JP3294530B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置の駆
動装置に係り、特に単純マトリクス型液晶表示装置にお
いて、表示むらの少ない液晶表示装置に関する。

【０００２】

【従来の技術】単純マトリックス形の液晶パネルを有す
る液晶表示装置の駆動方式として「液晶デバイスハンド
ブック」Ｐ．３９５〜Ｐ．３９９記載の電圧平均化方式
が広く採用されている。この方式は、液晶パネルの行に
対応する走査電極に、１本ずつ順次に選択走査電圧を１
走査期間ずつ印加し、１フレーム期間で全ての走査電極
を走査すると再び同じ動作を繰り返す。液晶パネルの列
に対応するデータ電極には、表示データの値に対応した
データ電圧を非選択走査電圧レベルを中心に印加する。
さらに、液晶印加電圧の極性を一定の期間毎に反転する
交流化動作を行う。

【０００３】一方、単純マトリックス形の液晶パネルを
有する液晶表示装置の別の駆動方式として、特開平６−
６７６２８記載の複数ライン選択駆動方式がある。この
方式において、液晶パネルの行に対応する走査電極に
は、複数行ずつ直交関数（例えばウォルシュ関数）に対
応した選択走査電圧を順次印加し、１フレーム期間と呼
ばれる期間で全ての走査電極を走査すると、再び同じ動
作を繰り返す。この動作を模式的に示したものが図２で
ある。図２は同時に選択するライン数が８の場合を示し
ている。液晶パネルの列に対応するデータ電極には、選
択走査されたラインにおける直交関数の値および表示デ
ータの値との一致数に対応したデータ電圧を印加する。

【０００４】ここで、電圧平均化法は交流化動作時にお
いて、データ電圧駆動手段（以下、データドライバと呼
ぶ）と走査電圧駆動手段（以下、走査ドライバと呼ぶ）
の電圧を走査ドライバの選択電圧付近までレベルシフト
するため、出力振幅は等しくなり、その値ＶLCDは走査
電極数Ｎとバイアス比と呼ばれる正の定数を用いて

【０００５】

【数１】

【０００６】で与えられる。これに対し、複数ライン選
択駆動方式におけるデータドライバ、走査ドライバの出
力振幅Ｖｇ、Ｖｆは，選択ライン数ｍと走査電極数Ｎを
用いて、各々、

【０００７】

【数２】

【０００８】

【数３】

【０００９】で与えられる。

【００１０】

【発明が解決しようとする課題】上記、従来液晶駆動方
式では、特定の表示パターンを表示したときにシャドー
イングと呼ばれる表示むらが発生する。この表示むらは
縦方向、横方向共に発生しており、このうち、縦方向の
シャドーイングは、データ電圧の変化歪み量が表示パタ
ーンにより異なり、表示を決定するある一周期における
印加電圧実効値が列毎に異なり、表示輝度差（表示む
ら）となって発生する。

【００１１】そこで、本発明の目的は、上記した単純マ
トリクス形液晶の駆動方式において、特に複数ライン選
択駆動方式において、データ電圧の波形歪みの差に起因
した縦方向のシャドーイングを低減することが可能な、
駆動方式および液晶表示装置を提供することにある。

【００１２】

【課題を解決するための手段】交差する走査電極とデー
タ電極の交点で各ドットが構成される液晶パネルと、前
記走査電極の内２本を１組とした走査電極群毎に、直交
関数データの値に従って、非選択電圧を中心としたプラ
ス側とマイナス側の極性を有する２レベルの選択電圧を
印加する走査ドライバと、前記データ電極に、前記選択
電圧が印加される走査電極群の各走査電極上の表示デー
タ値と、該各走査電極に与えられる直交関数データ値と
の一致数を、該走査電極群毎に合計し、該一致数合計値
に応じたデータ電圧を印加するデータドライバと、前記
液晶パネルを駆動するために必要なレベル数の電圧及び
前記走査ドライバと前記データドライバの電源電圧を発
生する電源手段を有する液晶表示装置において、前記デ
ータドライバ内に、該一致数合計値を１水平期間保持す
るラッチ回路と、該保持した一致数合計値と現在の一致
数合計値とを比較しそれらが異なった値となった場合に
補正信号を出力する補正信号生成回路と、該補正信号に
よりデータ電圧の電圧レベルを切り替える電圧選択回路
を設けたことを特徴とする液晶表示装置により、上記課
題は解決される。

【００１３】すなわち、１水平期間前の一致数合計値と
現在の一致数合計値が異なるとデータドライバの出力に
電圧変化が発生し、液晶の静電容量と配線等の抵抗成分
により電圧波形歪みが発生するため、この歪み分を補う
ことを目的に電圧レベルを切り替える手段を取った。ま
た、１水平期間前の一致数合計値と現在の一致数合計値
の差に応じて補正する電圧レベルを調整することでより
大きな効果が得られる。この場合、補正する電圧は振幅
調整、パルス幅調整等の手段を用いる。

【００１４】

【発明の実施の形態】以下、本発明の一実施例を、同時
選択ライン数ｍを２とした場合について、図１および図
３〜図１２を用いて説明する。

【００１５】図１は本発明の一実施例の電源回路出力、
液晶パネル印加電圧を示すタイミング図である。

【００１６】図１に示すようにデータドライバの出力電
圧は、連続する２水平期間について見ると前の１水平期
間から後の１水平期間において電圧レベルが変化した場
合その電圧変化レベルに応じて後の１水平期間中に電圧
レベルが変化する。つまり、Ｘ背景と記したデータドラ
イバの出力は、連続する第２、第３の水平期間で見ると
第２の水平期間のＶＸ１レベルから第３の水平期間のＶ
Ｘ０レベルに変化するため、第３の水平期間の途中でＳ
Ｃ１に同期してＶＸ０レベルからＶＸ０ａレベルに変化
する。さらにパターン部と記したデータドライバの出力
は、第２の水平期間のＶＸ１レベルから第３の水平期間
のＶＸ２レベルに変化するため、第３の水平期間の途中
でＳＣ１に同期してＶＸ２レベルからＶＸ２ａレベルに
変化する。また、第５の水平期間のＶＸ２レベルから第
６の水平期間のＶＸ０レベルに変化するため、第３の水
平期間の途中でＳＣ２に同期してＶＸ０レベルからＶＸ
０ａレベルに変化する。従って、１水平期間前のデータ
ダライバ出力と現在のデータドライバ出力が異なり変化
すると、液晶の静電容量と配線等の抵抗成分により電圧
波形歪みが発生するため、この歪み分を補うことを目的
に電圧レベルを切り替える手段を取った。さらにその変
化する電圧レベルに従い補正する電圧実効値（本実施例
ではパルス幅で制御）を変えている。この駆動方式を実
現するための液晶表示装置の一例を図３〜図１２に示
し、以下説明する。

【００１７】図３は本発明の一実施例の液晶表示装置の
構成を示すブロック図である。

【００１８】図３において、１０１は液晶パネルであ
り、本実施例では縦ｉドット、横ｊドットで構成される
ものとする。１０２は本発明の走査ドライバ、１０３は
本発明のデータドライバである。１０４は８ビットパラ
レルの表示データＤ７〜Ｄ０で、１０５は表示データ１
０４に同期したデータラッチクロックＣＬ２、１０６は
ラインクロックＣＬ１で、ラインクロック１０６の１周
期で１ラインのデータが送られている。１０７は先頭ラ
インクロックＦＬＭで、先頭ラインクロック１０７の１
周期は１フレーム期間である。１０８は表示オフ制御信
号ＤＩＳＰＯＦＦで，この信号が”０”のとき表示が停
止される。なお，これらの表示データおよび同期信号１
０４〜１０８は液晶コントローラ１０９から与えられ
る。１１４、１１５は液晶パネルを駆動させるための電
源電圧であり、１１６は液晶駆動電圧１１４、１１５を
生成する電源回路である。１１７、１１８は液晶駆動電
圧群１１４〜１１５の基となる外部電源電圧ＶＣＣ，Ｖ
ＥＥ（ＧＮＤ）、１１９は液晶駆動電圧群の電圧レベル
を調節する電圧ＶＣＯＮで，本実施例では表示システム
本体１２０から供給されるものとする。また、４１１、
４１２は走査ドライバ１０２で発生した直交関数であ
る。

【００１９】以下、図３に示す液晶表示装置の各ブロッ
クの動作について図４〜図１２を用いて説明する。

【００２０】まず、本発明の走査ドライバ１０２の一例
について図４〜図７を用いて説明する。図４は本発明の
走査ドライバ１０２の構成図であり、図５は走査ドライ
バ内部で発生させる直交関数を説明する図、図６は走査
ドライバ１０２の動作説明図、図７は走査ドライバ１０
２の動作タイミングを示す図である。

【００２１】本発明の走査ドライバ１０２は、図４に示
すように、入力信号レベルシフタ４０１、出力信号レベ
ルシフタ４０２、直交関数発生回路４０３，直交関数ラ
ッチ回路４０４、クロック制御回路４０５、走査ライン
セレクタ４０６，ラインラッチ４０７、液晶電圧レベル
シフタ４０８、液晶電圧デコーダ４０９、液晶電圧セレ
クタ４１０、液晶電圧出力端子Ｙ１〜Ｙｉで構成されて
いる。また、４１１、４１２は２ビットの直交関数Ｗ１
信号およびＷ２信号である。

【００２２】入力信号レベルシフタ４０１は、Ｖｃｃと
ＧＮＤ間レベルの入力信号群を、内部ロジック駆動用電
圧であるＶｙＣとＶｙＬ間レベルにレベルシフトするた
めの回路であり、出力信号レベルシフタ４０２は、反対
に内部ロジックで生成されるＶｙＣとＶｙＬ間レベルの
信号群を、ＶｃｃとＧＮＤ間レベルの信号群にレベルシ
フトするための回路である。この入力信号レベルシフタ
４０１以降の内部ロジックはＶｙＣとＶｙＬ間レベルで
動作する。

【００２３】直交関数発生回路４０３は，図５に示す直
交関数を発生する部分であり，先頭ライン信号ＦＬＭ信
号１０７のカウント値ＦＣ，およびラインクロックＣＬ
１信号１０６のカウント値ＬＣに基づき，Ｗ１信号４１
１，Ｗ２信号４１２を生成して出力する。

【００２４】直交関数ラッチ４０４は、直交関数発生回
路４０３で発生した直交関数Ｗ１信号４１１、Ｗ２信号
４１２をラインクロックＣＬ１信号１０６によりラッチ
し、ラッチ後の関数Ｗ１Ｌ信号４１３、Ｗ２Ｌ信号４１
４を出力する。

【００２５】クロック制御回路４０５は，ＦＬＭ信号１
０７を２ライン期間分遅らせて走査基準データＦＬＭ２
信号４１５を転送する。走査ラインセレクタ４０６は液
晶電圧出力端子数分のシフト回路からなり、クロック制
御部４０５からのＦＬＭ２信号４１５を、ラインクロッ
クＣＬ１信号１０６に従ってシフトさせ、ライン選択信
号Ｓ１〜Ｓｉを出力する。また、表示オフ制御ＤＩＳＰ
ＯＦＦ信号１０８が”０”の場合はこの回路のシフト動
作は停止してリセット状態となる。ラインラッチ４０７
は走査ラインセレクタからのライン選択信号をＣＬ１信
号１０６によりラッチする回路である。

【００２６】液晶電圧レベルシフタ４０８は，内部ロジ
ック電源電圧レベル（ＶｙＣとＶｙＬ間の電圧レベル）
の信号を液晶駆動用の高電圧ＶｙＨとＶｙＬ間レベルの
電圧に昇圧する回路である。以降、高電圧ＶｙＨとＶｙ
Ｌレベルで回路は動作する。液晶電圧デコーダ４０９お
よび液晶電圧セレクタ４１０は、ライン選択信号と直交
関数の組合せに従い，３レベルの液晶駆動用走査電圧の
中から１レベルを選択して出力する。例えば図６に示す
ように直交関数が”０”の時，ライン選択信号が”走査
（１）”状態ならばＶｙＬ電圧３０３が選択され，ライ
ン選択信号が”非走査（０）”状態ならばＶｙ０電圧３
０２が選択される。また，直交関数が”１”の時，ライ
ン選択信号が”走査（１）”状態ならばＶｙＨ電圧３０
１が選択され，ライン選択信号が”非走査”状態ならば
Ｖｙ０電圧３０２が選択される。なお，表示オフ制御信
号ＤＩＳＰＯＦＦ信号１０８が”０”ならば，全てのラ
イン選択信号が”非選択（０）”状態となり，Ｖｙ０電
圧３０２が出力される。

【００２７】以上の構成による走査ドライバ１０２の動
作タイミングを図７に示し説明する。

【００２８】クロック制御回路４０５においてＦＬＭ信
号をＣＬ１信号により２走査期間分遅らせたＦＬＭ２信
号４１５を生成する。直交関数発生回路４０３において
ＦＬＭ信号１０７のカウント値（ＦＣ）およびＦＬＭ信
号１０７によりリセットされたＣＬ１信号１０６のカウ
ント値（ＬＣ）に従い図５に示す直交関数Ｗ１およびＷ
２を生成する。走査ラインセレクタ４０６は、ＦＬＭ２
信号４１５によりリセットされ、ＣＬ１信号１０６のカ
ウント値（ＬＣＳ）をデコードしてライン選択信号Ｓ１
〜Ｓｉを生成する。つまり、ＬＣＳが１と２の時Ｓ１と
Ｓ２のみを”１”とし、ＬＣＳが３と４の時Ｓ３とＳ４
のみを”１”とし、以下同様に駆動する。液晶電圧デコ
ーダ４０９および液晶電圧セレクタ４１０は、ラインラ
ッチ回路４０８でＣＬ１によりラッチされたライン選択
信号Ｓ１〜Ｓｉと、直交関数ラッチ４０４からの直交関
数ＷＬ１およびＷＬ２の組合せに従い，３レベルの液晶
駆動用走査電圧ＶｙＬ、Ｖｙ０、ＶｙＨの中から１レベ
ルを選択して出力する。

【００２９】次に本発明のデータドライバ１０３の一例
について図８〜図１１を用いて説明する．図８は本発明
のデータドライバ１０３の構成図であり，図９、図１０
はデータドライバ１０３の動作説明図であり、図１１は
データドライバ１０３の動作タイミング図である。

【００３０】図８に示すようにデータドライバ１０３
は、ラッチアドレスセレクタ５０１、クロック制御回路
５０２、入力データラッチ回路Ａ５０３、ラインデータ
ラッチ回路Ｂ５０４、Ｃ５０５、Ｄ５０６、直交関数ラ
ッチ回路５０７、演算回路５０８、データラッチ回路Ｅ
５０９、Ｆ５１０、液晶電圧デコーダ５１１、比較回路
５１２、液晶電圧セレクタ５１３、液晶電圧出力端子Ｘ
１〜Ｘｊで構成されている。このデータドライバは５Ｖ
程度の低電圧ですべて駆動する。

【００３１】ラッチアドレスセレクタ５０１は入力デー
タラッチ回路Ａ５０３のデータ取り込み信号ＬＡＴＡ＿
を生成する回路であり、ラインクロックＣＬ１信号１０
６でリセットされ、データラッチクロックＣＬ２信号１
０５のカウント値に従って生成される。

【００３２】クロック制御部５０２は、ＣＬ１信号１０
６，先頭ラインクロックＦＬＭ信号１０７からデータラ
ッチ回路ＢのラッチクロックＬＡＴＢ、およびデータラ
ッチ回路Ｃ、ＤのラッチクロックＬＡＴＣＤを生成す
る。このラッチクロックは、ＦＬＭ信号１０７でリセッ
トされＣＬ１信号１０６が奇数ラインのとき出力するＬ
ＡＴＢ、ＣＬ１信号１０６が偶数のとき出力するＬＡＴ
ＣＤである。

【００３３】入力データラッチ回路Ａ５０３はラッチア
ドレスセレクタ５０１により生成されたデータ取り込み
信号ＬＡＴＡ＿により表示データＤ７〜Ｄ０を取り込む
回路である。データラッチ回路Ｂ５０４はクロック制御
回路５０２で生成したＬＡＴＢによりデータラッチ回路
Ａ５０３の出力する表示データを２ライン毎にラッチす
る回路である。データラッチ回路Ｃ５０５、Ｄ５０６は
クロック制御回路５０２で生成したＬＡＴＣＤによりデ
ータラッチ回路Ａ５０３、およびデータラッチ回路Ｂ５
０４の出力する表示データを２ライン毎にラッチする回
路であり、その出力を演算回路５０８に伝える。

【００３４】直交関数ラッチ回路５０７は，走査ドライ
バ１０２から与えられる直交関数Ｗ１信号４１１、Ｗ２
信号４１２をＣＬ１信号１０６によりラッチし、走査ド
ライバ１０２との出力同期を図るものである。

【００３５】演算回路５０８は，電圧出力端子数分の演
算回路で構成され，その１個は，図９に示すように、デ
ータラッチ回路Ｃ５０５、Ｄ５０６の出力値ＬＤＣ、Ｌ
ＤＤと直交関数ラッチ回路５０７でラッチした直交関数
Ｗ１Ｌ信号、Ｗ２Ｌ信号の値を一致回路により比較し，
検出された一致数を２ビットの一致数データＤｋ１、Ｄ
ｋ２として出力する。この一致数Ｄｋ１、Ｄｋ２は出力
同期を図るため，データラッチ回路Ｅ５０９、Ｆ５１０
にてＣＬ１信号１０６によりラッチされる。また，表示
オフ制御ＤＩＳＰＯＦＦ信号１０８が”０”ならば，一
致数データＤｋ１、Ｄｋ２は各々は強性的に”１”、”
０”となる。

【００３６】データラッチ回路Ｆ５１０は、データラッ
チ回路Ｅ５０９の出力ＤＫ１、ＤＫ２をＣＬ１信号１０
６によりラッチすることでＤＫ１、ＤＫ２を１水平期間
保持し、ＤＫ１Ｌ、ＤＫ２Ｌを出力する。

【００３７】比較回路５１２はデータラッチ回路Ｅ５０
９の出力ＬＤＥ１、ＬＤＥ２とデータラッチ回路Ｆ５１
０出力ＬＤＦ１、ＬＤＦ２とを比較して、図１０に示す
関係の比較結果信号ＨＳを出力する。すなわち、ＬＤＦ
１、ＬＤＦ２で表わされるＤＫＡと、ＬＤＥ１、ＬＤＥ
２で表わされるＤＫＢにより説明すると、出力ＨＳは、
（ＤＫＡ，ＤＫＢ）＝（０，０）（１，１）（２，２）
及び（０，１）（２，１）のときロー出力となり、（Ｄ
ＫＡ，ＤＫＢ）＝（２，０）（０，２）のときＳＣ２を
出力し、（ＤＫＡ，ＤＫＢ）＝（１，０）（１，２）の
ときＳＣ１を出力する。

【００３８】液晶電圧デコーダ５１１および液晶電圧セ
レクタ５１３はデータラッチ回路５０９の出力する一致
数データＬＤＥ１、ＬＤＥ２（ＤＫＢとして示す）、お
よび比較回路５１２の出力ＨＳに従い，５レベルの液晶
駆動用データ電圧の中から１レベル数を選択して出力す
る。例えば図１０に示すように一致数ＤｋＢが「０」の
場合、ＨＳがローの時Ｖｘ２電圧３０５が，ＨＳがハイ
の時Ｖｘ２ａ電圧３０８が選択され、一致数ＤｋＢが
「２」の場合、ＨＳがローの時Ｖｘ０電圧３０７が，Ｈ
Ｓがハイの時Ｖｘ０ａ電圧３０９が選択され、一致数Ｄ
ｋＢが「１」の場合、ＨＳに関係なくＶｘ１電圧３０６
が選択される。

【００３９】以上の構成によるデータドライバ１０３の
動作タイミングを図１０に示し説明する。

【００４０】ラッチアドレスセレクタ５０１は、ライン
クロックＣＬ１信号でリセットし、データラッチクロッ
クＣＬ２信号のカウント値に従ってＬＡＴＡ＿を生成さ
れる。クロック制御回路５０２は、ＦＬＭ信号とＣＬ１
信号により、周期が２ラインクロックであり奇数ライン
に出力するＬＡＴＢと偶数ラインに出力するＬＡＴＣＤ
を生成する。データラッチ回路Ａ５０３はデータ取り込
み信号ＬＡＴＡ＿により表示データＤ７〜Ｄ０を取り込
みＬＤＡを出力し、データラッチ回路Ｂ５０４はＬＡＴ
ＢによりＬＤＡを２ライン毎にラッチしＬＤＢを出力す
る。データラッチ回路Ｃ５０５、Ｄ５０６はＬＡＴＣＤ
によりＬＤＡ，ＬＤＢを２ライン毎にラッチする回路で
あり、その出力ＬＤＣ，ＬＤＤを演算回路５０８に伝え
る。演算回路５０８は，ＬＤＣ、ＬＤＤとＣＬ１信号で
ラッチした直交関数Ｗ１Ｌ信号、Ｗ２Ｌ信号の値を一致
回路により比較し，検出された一致数を２ビットの一致
数データＤｋ１、Ｄｋ２として出力する。この一致数Ｄ
ｋ１、Ｄｋ２は出力同期を図るため，データラッチ回路
Ｅ５０９においてＣＬ１信号によりラッチされＬＤＥ
１、ＬＤＥ２（ＤＫＢとして示す）となる。さらにＬＤ
Ｅ１、ＬＤＥ２はデータラッチ回路Ｆ５１０においてＣ
Ｌ１信号によりラッチされＬＤＦ１、ＬＤＦ２（ＤＫＡ
として示す）となる。

【００４１】比較回路５１２はデータラッチ回路Ｅ５０
９の出力ＤＫＢとデータラッチ回路Ｆ５１０出力ＤＫＡ
とを比較して、比較結果信号ＨＳを出力する。液晶電圧
デコーダ５１１および液晶電圧セレクタ５１３はデータ
ラッチ回路５０９の出力する一致数データＬＤＥ１、Ｌ
ＤＥ２、および比較回路５１２の出力ＨＳに従い，５レ
ベルの液晶駆動用データ電圧の中から１レベル数を選択
して出力する。例えば図１０に示すように一致数ＤｋＢ
が「０」の場合、ＨＳがローの時Ｖｘ２電圧３０５が，
ＨＳがハイの時Ｖｘ２ａ電圧３０８が選択され、一致数
ＤｋＢが「２」の場合、ＨＳがローの時Ｖｘ０電圧３０
７が，ＨＳがハイの時Ｖｘ０ａ電圧３０９が選択され、
一致数ＤｋＢが「１」の場合、ＨＳに関係なくＶｘ１電
圧３０６が選択される。

【００４２】つぎに，本発明の電源回路１１６の一例に
ついて図１２を用いて説明する。図１２は電源回路１１
６の構成図であり，液晶駆動用データ電圧Ｖｘ２とＶｘ
０の差が５［Ｖ］以下の場合を示す。図１２に示すよう
に、この電源回路１１６は、ＶＣＣ（５V）で駆動する
ＤＣーＤＣコンバータ３１０、分圧抵抗Ｒ１〜Ｒ８、オ
ペアンプ３１１により構成する。３０１〜３０４は走査
ドライバ電源電圧ＶｙＨ、Ｖｙ０、ＶｙＬ、ＶｙＣであ
り，本発明の走査ドライバ１０２へ供給される。また，
３０５〜３０９は液晶駆動用データ電圧Ｖｘ２，Ｖｘ
１，Ｖｘ０，Ｖｘ２ａ，Ｖｘ０ａであり、共に本発明の
データドライバ１０３へ供給される。

【００４３】走査ドライバ電源電圧ＶｙＨ電圧３０１、
ＶｙＬ電圧３０３、およびオペアンプ駆動電圧３２１、
３２２はそれぞれＤＣ−ＤＣコンバータ３１０により直
接生成され、このうちＶｙＨ電圧３０１とＶｙＬ電圧３
０２は調整電圧Ｖｃｏｎにより可変できるものとする。

【００４４】また，データドライバ１０３に供給するデ
ータ電圧３０５〜３０９および液晶駆動用非走査Ｖｙ０
電圧３０２、走査ドライバ電源ＶｙＣ電圧３０４は、走
査ドライバ電源ＶｙＨ電圧３０１とＶｙＬ電圧３０３間
を抵抗Ｒ１〜Ｒ６またはＲ７、Ｒ８で分圧することで生
成される。

【００４５】なお、この抵抗Ｒ１〜Ｒ６間には、Ｒ１＝
Ｒ６，Ｒ２＝Ｒ５，Ｒ３＝Ｒ４，という関係がある。ま
た，上記各電圧間には、 ＶｙＨ＞Ｖｙ０＞ＶｙＬ， ＶｙＨ−Ｖｙ０＝Ｖｙ０−ＶｙＬ， Ｖｘ２ａ＞Ｖｘ２＞Ｖｘ１＞Ｖｘ０＞Ｖｘ０ａ， Ｖｘ２ａ−Ｖｘ１＝Ｖｘ１−Ｖｘ０ａ， Ｖｘ２−Ｖｘ１＝Ｖｘ１−Ｖｘ０， Ｖｘ２ａ−Ｖｘ２＝Ｖｘ０−Ｖｘ０ａ＝ΔＶ， Ｖｙ０＝Ｖｘ１ ＶｙＣーＶｙＬ＝５［Ｖ］±１０％ の関係がある。走査ドライバの内部ロジックを正常に動
作させるためＶｙＣーＶｙＬ＝５［Ｖ］±１０％の関係
を常に保つ必要があり、これを実現するためにＲ５とＲ
６の抵抗比およびＶｃｏｎによるＶｙＨとＶｙＬの調整
幅を考慮することが必要である。なお、Ｖｘ２電圧３０
５とＶｘ０電圧３０７の電位差は数２で与えられ、Ｖｙ
Ｈ電圧３０１とＶｙＬ電圧３０３の電位差は数３で与え
られる。ここで液晶駆動用データ電圧３０５〜３０９お
よび液晶駆動用走査Ｖｙ０電圧３０２は、オペアンプ３
１１を用いたボルテージフォロア回路を介してインピー
ダンス変換を行い出力され、このオペアンプ３１１はオ
ペアンプ電源３２１、３２２を電源としている。尚、電
圧調整量ΔＶの値は、液晶パネルの配線抵抗、液晶の容
量、ドライバのオン抵抗、駆動周波数等の諸パラメータ
から換算して求める。以上、説明した，本発明の液晶表
示装置の走査電極駆動電圧およびデータ電極駆動電圧を
まとめ図１に示す。走査ドライバでは、ＦＬＭ信号及び
ＣＬ１信号により図５に示す直交関数Ｗ１およびＷ２を
生成し、内部の走査ラインセレクタで生成したライン選
択信号と、該直交関数Ｗ１およびＷ２（直交関数ラッチ
４０４からの直交関数ＷＬ１およびＷＬ２）の組合せに
従い，３レベルの液晶駆動用走査電圧ＶｙＬ、Ｖｙ０、
ＶｙＨの中から１レベルを選択して出力する。一方デー
タドライバでは２ライン分の表示データと直交関数の比
較演算を行い、その結果に応じ３レベルの液晶駆動用デ
ータ電圧Ｖｘ２、Ｖｘ１、Ｖｘ０の中から１レベルを選
択して出力する。さらにデータドライバでは、連続する
２水平期間において前の１水平期間から後の１水平期間
において電圧レベルが変化した場合その電圧変化レベル
に応じて後の１水平期間中に電圧レベルが変化するよう
に動作する。つまり、Ｘ背景と記したデータドライバの
出力は、第２の水平期間のＶＸ１レベルから第３の水平
期間のＶＸ０レベルに変化するため、第３の水平期間の
途中でＳＣ１に同期してＶＸ０レベルからＶＸ０ａレベ
ルに変化する。さらにパターン部と記したデータドライ
バの出力は、第２の水平期間のＶＸ１レベルから第３の
水平期間のＶＸ２レベルに変化するため、第３の水平期
間の途中でＳＣ１に同期してＶＸ２レベルからＶＸ２ａ
レベルに変化する。また、第５の水平期間のＶＸ２レベ
ルから第６の水平期間のＶＸ０レベルに変化するため、
第３の水平期間の途中でＳＣ２に同期してＶＸ０レベル
からＶＸ０ａレベルに変化する。従って、１水平期間前
のデータダライバ出力と現在のデータドライバ出力が異
なり変化すると、液晶の静電容量と配線等の抵抗成分に
より電圧波形歪みが発生するため、この歪み分により液
晶セルに印加される電圧実効値が減少するため、これを
補うことを目的に電圧レベルを切り替える手段を取っ
た。

【００４６】以上、第一の実施例では、データドライバ
の出力変化がＶｘ１からＶｘ０、Ｖｘ１からＶｘ２、Ｖ
ｘ０からＶｘ２、Ｖｘ２からＶｘ０に変化するときに出
力電圧レベルを変化させ電圧実効値の補正を行ったが、
これに限られることはない。例えば、第二の実施例とし
てデータドライバの出力変化がＶｘ１からＶｘ２、Ｖｘ
０からＶｘ２に変化するときのみに出力電圧レベルを変
化させ電圧実効値の補正を行う方法でも良い。この場
合、電圧のレベル補正はＶＸ２側のみとなりデータドラ
イバ内の液晶電圧セレクタはＶＸ２、ＶＸ１、ＶＸ０、
及びＶＸ２ａの４レベル電圧から１レベルを選択する形
態のセレクタとなるため、データドライバの回路規模を
縮小することが出来る。また、この方法の場合、削除し
たＶｘ１からＶｘ０、Ｖｘ２からＶｘ０に変化したとき
の電圧レベル補正分は、直交関数を数フレーム間周期と
することにより、Ｖｘ１からＶｘ２、Ｖｘ０からＶｘ２
に変化するタイミングに重複させることが可能である。
従って一回（１水平期間）の補正電圧値は第一の実施例
よりも第二の実施例の方が大きくなり、補正電圧の振幅
（ΔＶ）及び比較結果信号ＨＳのパルス幅を決定するＳ
Ｃ１、ＳＣ２のパルス幅を調整することで実現できる。

【００４７】

【発明の効果】上記本発明によれば、単純マトリクス形
液晶の駆動方式である複数行同時駆動方式において、デ
ータ電圧の波形歪みの差に起因した縦方向のシャドーイ
ングを低減させ、表示品質を向上させることが可能とな
る。

【００４８】つまり、従来技術では、データ電圧の波形
変化点数が多い表示パターンと少ない表示パターンとで
は、データドライバの出力電圧実効値が異なり、この結
果画面縦方向にシャドーイングが発生していた。これに
対して、本発明は、データドライバの出力電圧が変化す
るとその変化に応じた補正電圧が加えられ、データ電圧
が変化してもある一定の電圧実効値を保てるため、結果
としてシャドーイングを低減出来る。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の第１実施例の電源回路
出力、走査電圧およびデータ電圧を示す図である。

【図２】従来の走査電圧の電圧関数を示す図である。

【図３】本発明の第一実施例の液晶表示装置の構成図で
ある。

【図４】図３の走査ドライバのブロック図である。

【図５】図４の走査ドライバに内蔵される走査関数発生
回路の動作説明図である。

【図６】図４の走査ドライバの出力動作を説明する図で
ある。

【図７】図４の走査ドライバの出力タイミング動作を説
明する図である。

【図８】図３のデータドライバのブロック図である。

【図９】図８の演算回路の出力動作を説明する図であ
る。

【図１０】図８の比較回路および液晶電圧セレクタの出
力動作を説明する図である。

【図１１】図８のデータドライバの動作タイミングを説
明する図である。

【図１２】図３の電源回路の構成図である。

【符号の説明】

１０１…液晶パネル、１０２…走査ドライバ、１０３…
データドライバ、１０４…表示データ、１０５…データ
ラッチクロック、１０６…ラインクロック、１０７…先
頭ラインクロック、１０８…表示オフ制御信号、１０９
…液晶コントローラ、１１４、１１５…電源群、１１６
…電源回路、１１７、１１８…液晶駆動基準電圧、１１
９…液晶駆動電圧制御用電圧、１２０…表示システム本
体、３１０…ＤＣーＤＣコンバータ、３１１…オペアン
プ、４０１…入力信号レベルシフタ、４０２…出力信号
レベルシフタ、４０３…直交関数発生回路、４０４…直
交関数ラッチ、４０５…クロック制御回路、４０６…走
査ラインセレクタ、４０７…ラインラッチ、４０８…液
晶電圧レベルシフタ、４０９…液晶電圧デコーダ、４１
０…液晶電圧セレクタ、５０１…ラッチアドレスセレク
タ、５０２…クロック制御回路、５０３…入力データラ
ッチ回路Ａ、５０４…データラッチ回路Ｂ、５０５…デ
ータラッチ回路Ｃ、５０６…データラッチ回路Ｄ、５０
７…直交関数ラッチ回路、５０８…演算回路、５０９…
データラッチ回路Ｅ、５１０…データラッチ回路Ｆ、５
１１…液晶電圧デコーダ、５１２…比較回路、５１３…
液晶電圧セレクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 勉 神奈川県川崎市麻生区王禅寺1099番地株 式会社日立製作所システム開発研究所内 (72)発明者 松戸 利充 千葉県茂原市早野3300番地株式会社日立 製作所電子デバイス事業部内 (72)発明者 黒川 一成 千葉県茂原市早野3300番地株式会社日立 製作所電子デバイス事業部内 (56)参考文献 特開 平８−146382（ＪＰ，Ａ) 特開 平８−292744（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 545 G09G 3/36

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】走査電極とデータ電極とを有する液晶パネ
   ルと、 前記走査電極の内複数本を１組とした走査電極群毎に、
   直交関数データの値に従って、前記走査電極を選択する
   ための走査選択電圧を印加する走査電圧駆動手段と、前記走査電極群の 表示データ値と前記直交関数データ値
   との一致数を得、前記一致数に応じてデータ電圧を選択
   し、前記データ電極に印加するデータ電圧駆動手段と、 前記液晶パネルを駆動するために必要なレベル数の電圧
   及び前記走査電圧駆動手段と前記データ電圧駆動手段の
   電源電圧を発生する電源手段を有する液晶表示装置にお
   いて、 前記データ電圧駆動手段は、連続する２水平期間につい
   て前の１水平期間から後の１水平期間へ電圧レベルが変
   化する場合に、前記後の１水平期間中に電圧レベルを切
   り替え、且つ、前記前の１水平期間から前記後の１水平
   期間へ変化する電圧レベルに従って前記後の１水平期間
   中に切り替えられる電圧レベルのパルス幅を調整する液
   晶表示装置。
2. 【請求項２】前記一致数を１水平期間保持するラッチ回
   路と、前記前の１水平期間の前記一致数と前記後の１水
   平期間の前記一致数の組合せに従ってパルス幅が調整さ
   れた補正信号を出力する補正信号生成回路と、該補正信
   号により前記後の１水平期間の電圧レベルを切り替える
   電圧選択回路を有することを特徴とする請求項１に記載
   の液晶表示装置。
3. 【請求項３】前記一致数を１水平期間保持するラッチ回
   路と、該保持した一致数と保持しなかった一致数とを比
   較し、その比較結果に従ってパルス幅が調整された補正
   信号を出力する補正信号生成回路と、該補正信号により
   前記後の１水平期間の電圧レベルを切り替える電圧選択
   回路を有することを特徴とする請求項１に記載の液晶表
   示装置。
4. 【請求項４】前記データ電圧駆動手段は、前記前の１水
   平期間から前記後の１水平期間へ変化する電圧レベルが
   小さい場合は、前記後の１水平期間中に切り替えられる
   電圧レベルのパルス幅を小さくし、前記前の１水平期間
   から前記後の１水平期間へ変化する電圧レベルが大きい
   場合は、前記後の１水平期間中に切り替えられる電圧レ
   ベルのパルス幅を大きくする請求項１に記載の液晶表示
   装置。