KR100614472B1 - Signal transmission device, signal transmission method, electronic device, and electronic equipment - Google Patents

Signal transmission device, signal transmission method, electronic device, and electronic equipment Download PDF

Info

Publication number
KR100614472B1
KR100614472B1 KR1020030016010A KR20030016010A KR100614472B1 KR 100614472 B1 KR100614472 B1 KR 100614472B1 KR 1020030016010 A KR1020030016010 A KR 1020030016010A KR 20030016010 A KR20030016010 A KR 20030016010A KR 100614472 B1 KR100614472 B1 KR 100614472B1
Authority
KR
South Korea
Prior art keywords
parallel
serial
signal
transmission paths
sampling
Prior art date
Application number
KR1020030016010A
Other languages
Korean (ko)
Other versions
KR20030076297A (en
Inventor
가사이도시유키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030076297A publication Critical patent/KR20030076297A/en
Application granted granted Critical
Publication of KR100614472B1 publication Critical patent/KR100614472B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Near-Field Transmission Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명의 목적은, 신호를 전송할 때에, 저속 구동(저소비 전력)을 유지하면서도, 전송로를 감소시키는 것에 있다.An object of the present invention is to reduce a transmission path while maintaining a low speed drive (low power consumption) when transmitting a signal.

신호 전송 장치는, 동기하여 병렬로 출력되는 복수의 제 1 패러렐 신호 A1, …, An을, 적어도 1라인의 시리얼 신호 B1, …, Bn으로 변환하는 패러렐/시리얼 변환부(20)와, 패러렐/시리얼 변환부(20)에서 변환된 시리얼 신호 Bl, …, Bn을 전송하는 1개 또는 그 이상의 시리얼 전송로(22)를 갖는다.The signal transmission device includes a plurality of first parallel signals A 1 ,... , A n is at least one serial signal B 1 ,. , The parallel / serial conversion section 20 for converting to B n and the serial signal B l ,... Converted in the parallel / serial conversion section 20. , One or more serial transmission paths 22 for transmitting B n .

주사선 드라이버, 시리얼/패러렐 변환부, 메모리Scan Line Driver, Serial / Parallel Converter, Memory

Description

신호 전송 장치 및 신호 전송 방법, 전자 장치 및 전자 기기{SIGNAL TRANSMISSION DEVICE, SIGNAL TRANSMISSION METHOD, ELECTRONIC DEVICE, AND ELECTRONIC EQUIPMENT}SIGNAL TRANSMISSION DEVICE, SIGNAL TRANSMISSION METHOD, ELECTRONIC DEVICE, AND ELECTRONIC EQUIPMENT}

도 1은 본 발명의 제 1 실시예에 따른 전자 장치의 회로를 나타내는 도면.1 shows a circuit of an electronic device according to a first embodiment of the present invention.

도 2는 신호 전송 장치의 회로의 상세를 설명하는 도면.2 is a diagram illustrating details of a circuit of a signal transmission device.

도 3은 신호 전송 장치의 회로의 상세를 설명하는 도면.3 is a diagram illustrating details of a circuit of a signal transmission device.

도 4는 제 1 실시예에 따른 전자 장치의 구조를 설명하는 도면.4 is a diagram illustrating a structure of an electronic device according to a first embodiment.

도 5는 도 4의 V-V선 단면의 일부 확대도.Fig. 5 is an enlarged view of a portion of the V-V line cross section in Fig. 4.

도 6은 동작부의 상세를 설명하는 도면.6 is a diagram illustrating details of an operation unit.

도 7은 제 1 실시예에 따른 신호 전송 장치의 동작을 설명하는 도면.7 is a view for explaining the operation of the signal transmission apparatus according to the first embodiment.

도 8은 본 발명의 제 2 실시예에 따른 신호 전송 장치의 회로를 나타내는 도면.8 shows a circuit of a signal transmission device according to a second embodiment of the present invention.

도 9는 본 발명의 제 2 실시예에 따른 신호 전송 장치의 회로를 나타내는 도면.9 shows a circuit of a signal transmission device according to a second embodiment of the present invention.

도 10은 본 발명의 제 3 실시예에 따른 전자 장치의 회로의 일부를 나타내는 도면.10 is a diagram showing a part of a circuit of an electronic device according to a third embodiment of the present invention;

도 11은 도 10에 나타내는 전자 장치가 갖는 신호 전송 장치의 회로의 일부 를 나타내는 도면.FIG. 11 is a view showing a part of a circuit of a signal transmission device included in the electronic device shown in FIG. 10; FIG.

도 12는 본 실시예에 따른 반도체 장치를 갖는 전자 기기를 나타내는 도면.12 illustrates an electronic device having a semiconductor device according to the present embodiment.

도 13은 본 실시예에 따른 반도체 장치를 갖는 전자 기기를 나타내는 도면.Fig. 13 shows an electronic device having a semiconductor device according to the present embodiment.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 패러렐 신호 출력부10: parallel signal output unit

16 : 제 1 패러렐 전송로16: first parallel transmission line

20 : 패러렐/시리얼 변환부20: parallel / serial converter

22 : 시리얼 전송로22: serial transmission line

24 : 샘플링 스위치24: sampling switch

26 : 샘플링 스위칭 제어부26: sampling switching control

28 : 샘플링 스위칭 전송로28: sampling switching transmission path

30 : 시리얼/패러렐 변환부30: serial / parallel converter

32 : 제 2 패러렐 전송로32: second parallel transmission line

34 : 기억부34: memory

36 : 기억 매체36: storage medium

38 : 기입 스위치38: write switch

40 : 판독 스위치40: readout switch

42 : 기입 스위치 제어부42: write switch control unit

44 : 기입 스위칭 전송로44: write switching transmission path

46 : 판독 스위치 제어부46: read switch control unit

48 : 판독 스위칭 전송로48: readout switching transmission path

50 : 제 1 트랜지스터50: first transistor

52 : 제 2 트랜지스터52: second transistor

60 : 동작부60: operation unit

62 : 발광부62: light emitting unit

70 : 제 1 부품70: first part

72 : 제 2 부품72: second part

74 : 제 1 전송부74: first transmission unit

76 : 제 2 전송부76: second transmission unit

본 발명은 신호 전송 장치 및 신호 전송 방법, 전자 장치 및 전자 기기에 관한 것이다.The present invention relates to a signal transmission device, a signal transmission method, an electronic device, and an electronic device.

종래, 신호의 전송 방식으로는 시리얼(serial) 방식과 패러렐(parallel) 방식이 있었다. 시리얼 방식은, 예를 들면 대형의 액정 표시 장치에서의 구동 회로와 표시 패널의 신호의 송수신에 사용되었다. 이것에 의하면, 전송로에 신호를 시리얼로 전송하므로, 전송로를 감소시킬 수 있지만, 고속 구동이 필요하기 때문에 소비 전력이 크고, 노이즈가 발생하여 회로 동작이 불안정화되는 일이 있었다. 한편, 패러렐 방식은 예를 들면 소형의 액정 표시 장치에서의 구동 회로와 표시 패널 의 신호의 송수신에 사용되고 있다. 이것에 의하면, 복수의 전송로에 패러렐로 신호를 전송하므로, 저속 구동으로 충분하고, 소비 전력을 작게 할 수 있고, 노이즈의 발생도 적고, 회로 동작이 안정화되지만, 신호의 수에 따른 전송로가 필요하게 되는 결점이 있었다.Conventionally, a signal transmission method has been a serial method and a parallel method. The serial system has been used, for example, for transmission and reception of signals of drive circuits and display panels in large liquid crystal displays. According to this, since a signal is serially transmitted to the transmission path, the transmission path can be reduced. However, since high speed driving is required, power consumption is large, noise is generated, and circuit operation may become unstable. On the other hand, the parallel system is used for transmitting and receiving signals of a driving circuit and a display panel in a small liquid crystal display, for example. According to this, since parallel signals are transmitted to a plurality of transmission paths, low-speed driving is sufficient, power consumption can be reduced, noise is generated less, and circuit operation is stabilized. There was a flaw needed.

본 발명의 목적은, 신호를 전송할 때에, 저속 구동(저소비 전력)을 유지하면서도, 전송로를 감소시키는 것, 상세하게는 안정한 저속 동작과, 부품 간의 접속에 필요한 배선수나 접속부의 단자수의 저감을 양립시키는 것에 있다.SUMMARY OF THE INVENTION An object of the present invention is to reduce the transmission path while maintaining a low speed drive (low power consumption) when transmitting a signal, and in particular, to provide a stable low speed operation and to reduce the number of wires and the number of terminals required for connection between components. It is to make it compatible.

(1) 본 발명에 따른 신호 전송 장치는, 동기하여 병렬로 출력되는 복수의 제 1 패러렐 신호를, 적어도 1라인의 시리얼 신호로 변환하는 패러렐/시리얼 변환부와,(1) The signal transmission device according to the present invention includes: a parallel / serial conversion unit for converting a plurality of first parallel signals synchronously outputted in parallel into serial signals of at least one line;

상기 패러렐/시리얼 변환부에서 변환된 상기 시리얼 신호를 전송하는 1개 또는 그 이상의 시리얼 전송로One or more serial transmission paths for transmitting the serial signals converted by the parallel / serial converter;

를 갖는다.Has

본 발명에 의하면, 복수의 제 1 패러렐 신호를 적어도 1라인의 시리얼 신호로 변환하므로, 시리얼 전송로의 수를 감소시킬 수 있다.According to the present invention, since the plurality of first parallel signals are converted into at least one line serial signal, the number of serial transmission paths can be reduced.

(2) 이 신호 전송 장치에 있어서,(2) In this signal transmission device,

상기 시리얼 신호는 전류 신호로서 출력되어도 좋다.The serial signal may be output as a current signal.

(3) 이 신호 전송 장치에 있어서,(3) In this signal transmission apparatus,

상기 복수의 제 1 패러렐 신호를 출력하는 패러렐 신호 출력부를 더 가져도 좋다.You may further have a parallel signal output part which outputs the said 1st parallel signal.

(4) 이 신호 전송 장치에 있어서,(4) In this signal transmission apparatus,

상기 복수의 제 1 패러렐 신호를 전송하는 복수의 제 1 패러렐 전송로를 더 가져도 좋다.A plurality of first parallel transmission paths for transmitting the plurality of first parallel signals may be further provided.

(5) 이 신호 전송 장치에 있어서,(5) In this signal transmission apparatus,

상기 패러렐 신호 출력부와, 상기 복수의 제 1 패러렐 전송로와, 상기 패러렐/시리얼 변환부는 제 1 부품에 설치되어 있어도 좋다.The parallel signal output section, the plurality of first parallel transmission paths, and the parallel / serial conversion section may be provided in a first component.

(6) 이 신호 전송 장치에 있어서,(6) In this signal transmission apparatus,

상기 시리얼 신호를 복수의 제 2 패러렐 신호로 변환하는 시리얼/패러렐 변환부를 더 가져도 좋다.A serial / parallel converter may be further provided for converting the serial signal into a plurality of second parallel signals.

(7) 이 신호 전송 장치에 있어서,(7) In this signal transmission apparatus,

상기 복수의 제 2 패러렐 신호를 전송하는 복수의 제 2 패러렐 전송로를 더 가져도 좋다.A plurality of second parallel transmission paths for transmitting the plurality of second parallel signals may be further provided.

(8) 이 신호 전송 장치에 있어서,(8) In this signal transmission apparatus,

상기 시리얼/패러렐 변환부와 상기 복수의 제 2 패러렐 전송로는 제 2 부품에 설치되어 있어도 좋다.The serial / parallel converter and the plurality of second parallel transmission paths may be provided in the second component.

(9) 이 신호 전송 장치에 있어서,(9) In this signal transmission apparatus,

각각의 상기 시리얼 전송로는 상기 제 1 부품에 설치된 제 1 전송부와, 상기 제 2 부품에 설치된 제 2 전송부를 갖고, 상기 제 1 및 제 2 전송부는 접속되어 있 어도 좋다.Each said serial transmission path may have a 1st transmission part provided in the said 1st component, and a 2nd transmission part provided in the said 2nd component, The said 1st and 2nd transmission parts may be connected.

상술한 (1)∼(9)의 내용을 모두 갖는 신호 전송 장치에 의하면, 제 1 및 제 2 패러렐 전송로에 의해 제 1 및 제 2 패러렐 신호를 전송한다. 이것에 의하면, 신호를 패러렐 방식으로 전송하므로, 저속 구동으로 충분하고, 소비 전력을 작게 할 수 있고, 노이즈 등에 의한 동작의 불안정성을 해소할 수 있게 된다. 또한, 제 1 패러렐 신호는 시리얼 신호로 변환되므로, 제 1 패러렐 전송로의 수보다도 시리얼 전송로의 수가 적게 되어 있다. 따라서, 제 1 및 제 2 부품 간의 신호의 전송을 패러렐 방식으로 행하는 것보다도 전송로를 적게 할 수 있다. 그 결과, 시리얼 전송로의 피치를 넓게 할 수 있다. 또한, 시리얼 전송로의 요소인 제 1 및 제 2 전송부의 접속부의 수를 감소시킬 수 있으므로, 제 1 및 제 2 전송로의 위치 맞춤이 간단해지고, 위치 어긋남을 감소시킬 수도 있다.According to the signal transmission apparatus having all the contents of (1) to (9) described above, the first and second parallel signals are transmitted by the first and second parallel transmission paths. According to this, since the signal is transmitted in parallel, low speed driving is sufficient, power consumption can be reduced, and instability of operation due to noise or the like can be eliminated. In addition, since the first parallel signal is converted into a serial signal, the number of serial transmission paths is smaller than the number of first parallel transmission paths. Therefore, the transmission path can be made smaller than the parallel transmission of signals between the first and second components. As a result, the pitch of the serial transmission path can be widened. In addition, since the number of connecting portions of the first and second transmission sections, which are elements of the serial transmission path, can be reduced, the alignment of the first and second transmission paths can be simplified, and the positional shift can be reduced.

(10) 이 신호 전송 장치에 있어서,(10) In this signal transmission device,

상기 복수의 제 1 패러렐 신호는 n 라인의 패러렐 전송이 되는 것이고,The plurality of first parallel signals are parallel transmission of n lines,

상기 복수의 제 1 패러렐 전송로의 수는 n이며,The number of the plurality of first parallel transmission paths is n,

상기 시리얼 신호는 1 라인에 m개 연속하여 직렬 전송되는 것이고,The serial signal is serially transmitted m serially on one line,

상기 시리얼 신호는 n/m개의 라인으로 나누어 각각의 라인으로 직렬 전송되는 것이며,The serial signal is to be serially transmitted to each line divided into n / m lines,

상기 시리얼 전송로의 수는 n/m이고,The number of serial transmission paths is n / m,

상기 복수의 제 2 패러렐 전송로의 수는 n이어도 좋다.The number of the plurality of second parallel transmission paths may be n.

(11) 이 신호 전송 장치에 있어서,(11) In this signal transmission apparatus,

상기 복수의 제 1 패러렐 신호는 n 라인의 패러렐 전송이 되는 것이고,The plurality of first parallel signals are parallel transmission of n lines,

상기 복수의 제 1 패러렐 전송로의 수는 n이며,The number of the plurality of first parallel transmission paths is n,

상기 시리얼 신호는 x개의 라인으로 나누어 각각의 라인으로 직렬 전송되는 것이고,The serial signal is divided into x lines and serially transmitted on each line.

상기 시리얼 전송로의 수는 x이며,The number of the serial transmission paths is x,

상기 복수의 제 2 패러렐 전송로의 수는 n이어도 좋다.The number of the plurality of second parallel transmission paths may be n.

(12) 이 신호 전송 장치에 있어서,(12) In this signal transmission apparatus,

상기 복수의 제 1 패러렐 신호는 아날로그 신호이어도 좋다.The plurality of first parallel signals may be analog signals.

(13) 이 신호 전송 장치에 있어서,(13) In this signal transmission device,

상기 패러렐/시리얼 변환부는, 상기 복수의 제 1 패러렐 전송로 중 1 그룹의 전송로와, 1개의 상기 시리얼 전송로의 접속을 전환하는 샘플링 스위치를 가져도 좋다.The parallel / serial converter may have a sampling switch for switching the connection of one group of the plurality of first parallel transmission paths and the one serial transmission path.

(14) 이 신호 전송 장치에 있어서,(14) In this signal transmission apparatus,

복수의 상기 샘플링 스위치가 설치되고,A plurality of said sampling switches are provided,

각각의 상기 샘플링 스위치는 상기 1그룹의 제 1 패러렐 전송로 중 1개의 전송로와, 1개의 상기 시리얼 전송로 사이의 경로에 설치되어 있어도 좋다.Each said sampling switch may be provided in the path | route between one transmission path of the said 1st parallel transmission path, and one said serial transmission path.

(15) 이 신호 전송 장치에 있어서,(15) In this signal transmission apparatus,

상기 패러렐/시리얼 변환부는 상기 복수의 샘플링 스위치를 순번대로 온으로 하도록 제어하는 샘플링 스위치 제어부를 더 가져도 좋다.The parallel / serial converter may further include a sampling switch controller for controlling the plurality of sampling switches to be turned on in sequence.

(16) 이 신호 전송 장치에 있어서,(16) In this signal transmission apparatus,

상기 패러렐/시리얼 변환부는 상기 샘플링 스위치 제어부와 상기 복수의 샘플링 스위치의 제어 단자를 접속하는 복수의 샘플링 스위칭 전송로를 더 갖고,The parallel / serial converter further has a plurality of sampling switching transmission paths connecting the sampling switch control unit and control terminals of the plurality of sampling switches.

상기 샘플링 스위치 제어부는 상기 복수의 샘플링 스위칭 전송로에 순차적으로 샘플링 스위칭 신호를 전송하여도 좋다.The sampling switch control unit may sequentially transmit a sampling switching signal to the plurality of sampling switching transmission paths.

(17) 이 신호 전송 장치에 있어서,(17) In this signal transmission apparatus,

상기 복수의 샘플링 스위칭 전송로의 수는 m이어도 좋다.The number of the plurality of sampling switching transmission paths may be m.

(18) 이 신호 전송 장치에 있어서,(18) In this signal transmission apparatus,

상기 복수의 샘플링 스위칭 전송로의 수는 n/x이어도 좋다.The number of the plurality of sampling switching transmission paths may be n / x.

(19) 이 신호 전송 장치에 있어서,(19) In this signal transmission apparatus,

상기 시리얼/패러렐 변환부는 복수의 기억부를 갖고, 각각의 상기 기억부는 상기 시리얼 신호의 1개에 대응하는 정보를 기억하여도 좋다.The serial / parallel conversion section may have a plurality of storage sections, and each of the storage sections may store information corresponding to one of the serial signals.

(20) 이 신호 전송 장치에 있어서,(20) In this signal transmission device,

각각의 상기 기억부는 상기 정보를 기억하는 기억 매체와, 상기 기억 매체에 상기 정보를 기입하기 위한 기입 스위치와, 상기 기억 매체로부터 상기 정보를 판독하기 위한 판독 스위치를 가져도 좋다.Each of the storage units may have a storage medium for storing the information, a write switch for writing the information on the storage medium, and a read switch for reading the information from the storage medium.

(21) 이 신호 전송 장치에 있어서,(21) In this signal transmission device,

상기 시리얼/패러렐 변환부는 상기 복수의 기억부 중 1그룹의 기억부에서, 상기 기입 스위치를 순번대로 온으로 하도록 제어하는 기입 스위치 제어부를 더 가져도 좋다.The serial / parallel conversion section may further have a write switch control section for controlling the write switches to be sequentially turned on in one of the plurality of storage sections.

(22) 이 신호 전송 장치에 있어서,(22) In this signal transmission apparatus,

상기 시리얼/패러렐 변환부는 상기 기입 스위치 제어부와 상기 기입 스위치의 제어 단자를 접속하는 복수의 기입 스위칭 전송로를 더 갖고,The serial / parallel converter further has a plurality of write switching transmission paths connecting the write switch control unit and the control terminal of the write switch,

상기 기입 스위치 제어부는 상기 복수의 기입 스위칭 전송로에 순차적으로 기입 스위칭 신호를 전송하여도 좋다.The write switch control unit may transmit a write switching signal sequentially to the plurality of write switching transmission paths.

(23) 이 신호 전송 장치에 있어서,(23) In this signal transmission device,

상기 복수의 기입 스위칭 전송로의 수는 m이어도 좋다.The number of the plurality of write switching transmission paths may be m.

(24) 이 신호 전송 장치에 있어서,(24) In this signal transmission device,

상기 복수의 기입 스위칭 전송로의 수는 n/x이어도 좋다.The number of the plurality of write switching transmission paths may be n / x.

(25) 이 신호 전송 장치에 있어서,(25) In this signal transmission apparatus,

상기 기억 매체는 커패시터이고, 상기 정보로서 전하를 보유하여도 좋다.The storage medium is a capacitor and may hold electric charge as the information.

(26) 이 신호 전송 장치에 있어서,(26) In this signal transmission apparatus,

상기 복수의 제 2 패러렐 신호 각각은 전류 신호이어도 좋다.Each of the plurality of second parallel signals may be a current signal.

(27) 이 신호 전송 장치에 있어서,(27) In this signal transmission apparatus,

각각의 상기 기억부는 제 1 및 제 2 트랜지스터를 갖고,Each said storage part has a first and a second transistor,

상기 제 1 및 제 2 트랜지스터 각각은 제 1, 제 2 및 제 3 단자를 갖고,Each of the first and second transistors has first, second and third terminals,

상기 제 1 및 제 2 단자 간을 흐르는 전류가 상기 제 1 및 제 3 단자 간에 인가되는 전압에 의해 제어되고,A current flowing between the first and second terminals is controlled by a voltage applied between the first and third terminals,

상기 제 1 및 제 2 트랜지스터의 상기 제 1 단자끼리가 접속되고, 상기 제 3 단자끼리가 접속되고,The first terminals of the first and second transistors are connected, the third terminals are connected,

상기 제 1 트랜지스터의 상기 제 2 및 제 3 단자가 접속되고,The second and third terminals of the first transistor are connected,

1개의 상기 시리얼 전송로와 상기 제 1 트랜지스터의 상기 제 2 단자가 접속되고,The one serial transmission path and the second terminal of the first transistor are connected,

상기 복수의 제 2 패러렐 전송로 중 1개와 상기 제 2 트랜지스터의 상기 제 2 단자가 접속되고,One of the plurality of second parallel transmission paths and the second terminal of the second transistor are connected,

상기 커패시터는 상기 제 3 단자와, 상기 제 1 단자 사이에 접속되어 있어도 좋다.The capacitor may be connected between the third terminal and the first terminal.

(28) 이 신호 전송 장치에 있어서,(28) In this signal transmission apparatus,

상기 기입 스위치는 제 1 및 제 2 경로의 온·오프 동작을 행하고,The write switch performs on / off operation of the first and second paths,

상기 제 1 경로는 상기 제 1 트랜지스터의 상기 제 2 단자와 1개 상기 시리얼 전송로 사이에 있고,The first path is between the second terminal of the first transistor and one of the serial transmission paths,

상기 제 2 경로는 상기 제 1 경로와 상기 제 1 트랜지스터의 상기 제 2 단자 사이의 경로로부터 분기하여 상기 제 3 단자에 이르는 경로이어도 좋다.The second path may be a path branching from the path between the first path and the second terminal of the first transistor to the third terminal.

(29) 이 신호 전송 장치에 있어서,(29) In this signal transmission apparatus,

상기 제 1 및 제 2 트랜지스터는 전계 효과 트랜지스터로서, 상기 제 1 및 제 2 단자는 소스 및 드레인 단자이고, 상기 제 3 단자는 게이트 단자이어도 좋다.The first and second transistors may be field effect transistors, the first and second terminals may be source and drain terminals, and the third terminal may be a gate terminal.

(30) 이 신호 전송 장치에 있어서,(30) In this signal transmission device,

상기 복수의 기억부 중 적어도 1개의 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득이 같고,In at least one storage unit of the plurality of storage units, the gains of the first and second transistors are the same,

상기 적어도 1개의 기억부로의 입력 신호와 출력 신호의 크기가 같아도 좋다.The magnitude | size of the input signal and output signal to the said at least 1 memory part may be equal.

(31) 이 신호 전송 장치에 있어서,(31) In this signal transmission device,

상기 복수의 기억부 중 적어도 1개의 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득이 다르고,In at least one storage unit of the plurality of storage units, gains of the first and second transistors are different,

상기 적어도 1개의 기억부로의 입력 신호와 출력 신호의 크기가 달라도 좋다.The magnitude of the input signal and the output signal to the at least one storage unit may be different.

(32) 이 신호 전송 장치에 있어서,(32) In this signal transmission apparatus,

상기 시리얼 신호는 전압 신호로서 출력되고,The serial signal is output as a voltage signal,

상기 복수의 제 2 패러렐 신호 각각은 전압 신호이어도 좋다.Each of the plurality of second parallel signals may be a voltage signal.

(33) 이 신호 전송 장치에 있어서,(33) In this signal transmission apparatus,

상기 커패시터는 1개의 상기 시리얼 전송로와 상기 복수의 제 2 패러렐 전송로 중 1개를 접속하는 경로에 접속된 제 1 단자와, 일정 전위에 접속된 제 2 단자를 갖고,The capacitor has a first terminal connected to a path connecting one of the serial transmission path and one of the plurality of second parallel transmission paths, and a second terminal connected to a constant potential,

상기 기입 스위치는 상기 제 1 단자와 1개의 상기 시리얼 전송로 사이의 경로에 설치되고,The write switch is provided in a path between the first terminal and one serial transmission path;

상기 판독 스위치는, 상기 제 1 단자와 상기 복수의 제 2 패러렐 전송로 중 1개 사이의 경로에 설치되어 있어도 좋다.The read switch may be provided in a path between the first terminal and one of the plurality of second parallel transmission paths.

(34) 이 신호 전송 장치에 있어서,(34) In this signal transmission apparatus,

상기 제 1 단자와 상기 판독 스위치 사이에 접속된 버퍼를 더 가져도 좋다.You may further have a buffer connected between the said 1st terminal and the said read switch.

(35) 본 발명에 따른 전자 장치는, 상기 신호 전송 장치와,(35) An electronic device according to the present invention includes the signal transmission device;

상기 제 2 부품에 설치된 동작부An operating part installed on the second part

를 갖고,Has,

상기 복수의 제 1 패러렐 신호에 따라서 상기 동작부를 작동시킨다.The operation unit is operated in accordance with the plurality of first parallel signals.

(36) 이 전자 장치에 있어서,(36) In this electronic device,

상기 동작부는 표시부이며,The operation unit is a display unit,

상기 복수의 제 2 패러렐 전송로는 데이터선이어도 좋다.The plurality of second parallel transmission paths may be data lines.

(37) 이 전자 장치에 있어서,(37) In this electronic device,

상기 동작부는 복수의 발광부를 갖고 있어도 좋다.The operation portion may have a plurality of light emitting portions.

(38) 이 전자 장치에 있어서,(38) In this electronic device,

상기 복수의 발광부는 복수색의 광을 발하는 것이며, 각각의 발광부는 어느 1색의 광을 발하는 것이고,The plurality of light emitting parts emit light of a plurality of colors, and each of the light emitting parts emits light of any one color,

적어도 1색의 상기 발광부는 발광 효율이 다른 색의 발광부와 다르고,The light emitting part of at least one color is different from the light emitting part of different colors,

각각의 상기 기억부는 각 색의 상기 발광부에 대응하여 설치되고,Each of the storage units is provided corresponding to the light emitting units of respective colors,

상기 발광 효율에 따라서, 각각의 기억부에서 상기 제 1 및 제 2 트랜지스터의 이득비가 설정되어 있어도 좋다.Depending on the luminous efficiency, the gain ratios of the first and second transistors may be set in the respective storage units.

(39) 이 전자 장치에 있어서,(39) In this electronic device,

어느 1색의 상기 발광부에 대응하는 상기 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득비가 1이며,In the storage section corresponding to the light emitting section of any one color, the gain ratio of the first and second transistors is 1,

다른 2개 이상의 색의 상기 발광부에 대응하는 상기 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득비가 1 이외로 설정되어 있어도 좋다.In the storage section corresponding to the light emitting section of two or more different colors, the gain ratio of the first and second transistors may be set to other than one.

(40) 이 전자 장치에 있어서,(40) In this electronic device,

상기 복수의 발광부는 복수색의 광을 발하는 것이며, 각각의 발광부는 어느 1색의 광을 발하는 것이고,The plurality of light emitting parts emit light of a plurality of colors, and each of the light emitting parts emits light of any one color,

적어도 1색의 상기 발광부는 발광 효율이 다른 색의 발광부와 다르고,The light emitting part of at least one color is different from the light emitting part of different colors,

각각의 상기 버퍼는 각 색의 상기 발광부에 대응하여 설치되고,Each said buffer is provided corresponding to the said light emitting part of each color,

상기 발광 효율에 따라서, 상기 버퍼의 에너지 증폭율이 설정되어 있어도 좋다.The energy amplification ratio of the buffer may be set in accordance with the luminous efficiency.

(41) 이 전자 장치에 있어서,(41) In this electronic device,

상기 동작부에는 액정이 설치되어 있어도 좋다.Liquid crystal may be provided in the said operation part.

(42) 본 발명에 따른 전자 기기는, 상기 전자 장치와,(42) An electronic device according to the present invention includes the electronic device,

상기 전자 장치의 조작부An operation unit of the electronic device

를 갖는다.Has

(43) 본 발명에 따른 신호 전송 방법은, (a) 동기하여 병렬로 출력되는 복수의 제 1 패러렐 신호를, 패러렐 신호 출력부로부터 출력하여 복수의 제 1 패러렐 전송로에 전송하는 것,(43) The signal transmission method according to the present invention comprises (a) outputting a plurality of first parallel signals which are output in parallel in synchronization with each other by transmitting them from the parallel signal output section to the plurality of first parallel transmission paths,

(b) 패러렐/시리얼 변환부에 의해 상기 복수의 제 1 패러렐 신호를 적어도 1라인의 시리얼 신호로 변환하여 1 또는 그 이상의 시리얼 전송로에 전송하는 것, 및(b) converting the plurality of first parallel signals into at least one line serial signal by a parallel / serial conversion unit and transmitting them to one or more serial transmission paths, and

(c) 시리얼/패러렐 변환부에 의해 상기 시리얼 신호를 복수의 제 2 패러렐 신호로 변환하여 복수의 제 2 패러렐 전송로에 전송하는 것(c) converting the serial signal into a plurality of second parallel signals by a serial / parallel converter and transmitting the plurality of second parallel transmission paths;

을 포함하고,Including,

상기 패러렐 신호 출력부와, 상기 복수의 제 1 패러렐 전송로와, 상기 패러렐/시리얼 변환부는 제 1 부품에 설치되고,The parallel signal output unit, the plurality of first parallel transmission paths, and the parallel / serial conversion unit are provided in a first component,

상기 시리얼/패러렐 변환부와 상기 복수의 제 2 패러렐 전송로는 제 2 부품에 설치되고,The serial / parallel converter and the plurality of second parallel transmission paths are installed in a second component,

각각의 상기 시리얼 전송로는 상기 제 1 부품에 설치된 제 1 전송부와, 상기 제 2 부품에 설치된 제 2 전송부를 갖고, 상기 제 1 및 제 2 전송부는 접속되어 이루어진다.Each said serial transmission path has a 1st transmission part provided in the said 1st component, and the 2nd transmission part provided in the said 2nd component, The said 1st and 2nd transmission parts are connected.

본 발명에서는, 제 1 및 제 2 패러렐 전송로에 의해 제 1 및 제 2 패러렐 신호를 전송한다. 이것에 의하면, 신호를 패러렐 방식으로 전송하므로, 저속 구동으로 충분하고, 소비 전력을 작게 할 수 있고, 동작도 안정화된다. 또한, 제 1 패러렐 신호는 시리얼 신호로 변환되므로, 제 1 패러렐 전송로의 수보다도 시리얼 전송로의 수가 적게 되어 있다. 따라서, 제 1 및 제 2 부품 간의 신호의 전송을 패러렐 방식으로 행하는 것보다도 전송로를 적게 할 수 있다. 그 결과, 시리얼 전송로의 피치를 넓게 할 수 있다. 또한, 시리얼 전송로의 요소인 제 1 및 제 2 전송부의 접속부의 수를 감소시킬 수 있으므로, 제 1 및 제 2 전송로의 위치 맞춤이 간단해지고, 위치 어긋남을 감소시킬 수도 있다.In the present invention, the first and second parallel signals are transmitted by the first and second parallel transmission paths. According to this, since a signal is transmitted in parallel, low speed drive is enough, power consumption can be made small, and operation | movement is also stabilized. In addition, since the first parallel signal is converted into a serial signal, the number of serial transmission paths is smaller than the number of first parallel transmission paths. Therefore, the transmission path can be made smaller than the parallel transmission of signals between the first and second components. As a result, the pitch of the serial transmission path can be widened. In addition, since the number of connecting portions of the first and second transmission sections, which are elements of the serial transmission path, can be reduced, the alignment of the first and second transmission paths can be simplified, and the positional shift can be reduced.

(44) 이 신호 전송 방법에 있어서,(44) In this signal transmission method,

상기 (b) 공정에서, 샘플링 스위치에 의해 상기 복수의 제 1 패러렐 전송로 중 1그룹의 전송로와, 1개의 상기 시리얼 전송로의 접속을 전환해도 좋다.In the step (b), the sampling switch may switch the connection between one group of the plurality of first parallel transmission paths and one serial transmission path.

(45) 이 신호 전송 방법에 있어서,(45) In this signal transmission method,

복수의 상기 샘플링 스위치가 설치되고,A plurality of said sampling switches are provided,

각각의 상기 샘플링 스위치는 상기 1그룹의 전송로 중 1개의 전송로와, 1개의 상기 시리얼 전송로 사이의 경로에 설치되어 이루어지고,Each sampling switch is provided in a path between one transmission path of the one group and one serial transmission path,

상기 (b) 공정에서, 샘플링 스위치 제어부에 의해 상기 복수의 샘플링 스위치를 순번대로 온으로 하도록 제어하여도 좋다.In the step (b), the sampling switch control unit may control the plurality of sampling switches to be sequentially turned on.

(46) 이 신호 전송 방법에 있어서,(46) In this signal transmission method,

상기 패러렐/시리얼 변환부는 상기 샘플링 스위치 제어부와 상기 복수의 샘플링 스위치의 제어 단자를 접속하는 복수의 샘플링 스위칭 전송로를 더 갖고,The parallel / serial converter further has a plurality of sampling switching transmission paths connecting the sampling switch control unit and control terminals of the plurality of sampling switches.

상기 (b) 공정에서, 상기 샘플링 스위치 제어부에 의해 상기 복수의 샘플링 스위칭 전송로에, 순차적으로 샘플링 스위칭 신호를 전송하여도 좋다.In the step (b), a sampling switching signal may be sequentially transmitted to the plurality of sampling switching transmission paths by the sampling switch control unit.

(47) 이 신호 전송 방법에 있어서,(47) In this signal transmission method,

상기 시리얼/패러렐 변환부는 복수의 기억부를 갖고,The serial / parallel conversion section has a plurality of storage sections,

상기 (c) 공정에서, 각각의 상기 기억부에 상기 시리얼 신호의 1개에 대응하는 정보를 기억하여도 좋다.In the step (c), information corresponding to one of the serial signals may be stored in each of the storage units.

(48) 이 신호 전송 방법에 있어서,(48) In this signal transmission method,

각각의 상기 기억부는 상기 정보를 기억하는 기억 매체와, 상기 기억 매체에 상기 정보를 기입하기 위한 기입 스위치와, 상기 기억 매체로부터 상기 정보를 판독하기 위한 판독 스위치를 갖고,Each of the storage units has a storage medium for storing the information, a write switch for writing the information on the storage medium, and a read switch for reading the information from the storage medium,

상기 (c) 공정에서, 기입 스위치 제어부에 의해 상기 복수의 기억부 중 1그룹의 기억부에서, 상기 기입 스위치를 순번대로 온으로 하도록 제어하여도 좋다.In the step (c), the write switch control unit may control the write switch to be sequentially turned on in the storage unit of the group among the plurality of storage units.

(49) 이 신호 전송 방법에 있어서,(49) In this signal transmission method,

상기 시리얼/패러렐 변환부는 상기 기입 스위치 제어부와 상기 기입 스위치의 제어 단자를 접속하는 복수의 기입 스위칭 전송로를 더 갖고,The serial / parallel converter further has a plurality of write switching transmission paths connecting the write switch control unit and the control terminal of the write switch,

상기 (c) 공정에서, 상기 기입 스위치 제어부에 의해 상기 복수의 기입 스위칭 전송로에, 순차적으로 기입 스위칭 신호를 전송하여도 좋다.In the step (c), the write switch control unit may sequentially transmit a write switching signal to the plurality of write switching transfer paths.

(50) 이 신호 전송 방법에 있어서,(50) In this signal transmission method,

상기 기억 매체는 커패시터이며,The storage medium is a capacitor,

각각의 상기 기억부는 제 1 및 제 2 트랜지스터를 갖고,Each said storage part has a first and a second transistor,

상기 (c) 공정에서, 상기 제 1 트랜지스터를 흐르는 전류의 제어 전압에 따른 전하를 상기 커패시터에 축적하고, 상기 전하에 따른 전압에 의해 상기 제 2 트랜지스터를 제어하여, 상기 복수의 제 2 패러렐 전송로 중 1개에 전류를 흘려도 좋다.In the step (c), the charge according to the control voltage of the current flowing through the first transistor is accumulated in the capacitor, and the second transistor is controlled by the voltage according to the charge, so that the plurality of second parallel transmission paths are provided. You may flow a current into one of them.

(51) 이 신호 전송 방법에 있어서,(51) In this signal transmission method,

상기 복수의 기억부 중 적어도 1개의 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득이 같고,In at least one storage unit of the plurality of storage units, the gains of the first and second transistors are the same,

상기 (c) 공정에서, 상기 적어도 1개의 기억부에 입력된 전류와 같은 크기의 전류를 출력하여도 좋다.In the step (c), a current having the same magnitude as that of the current input to the at least one storage unit may be output.

(52) 이 신호 전송 방법에 있어서,(52) In this signal transmission method,

상기 복수의 기억부 중 적어도 1개의 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득이 다르고,In at least one storage unit of the plurality of storage units, gains of the first and second transistors are different,

상기 (c) 공정에서, 상기 적어도 1개의 기억부에 입력된 전류와 다른 크기의 전류를 출력하여도 좋다.In the step (c), a current having a different magnitude from the current input to the at least one storage unit may be output.

(53) 이 신호 전송 방법에 있어서,(53) In this signal transmission method,

상기 기억 매체는 커패시터이며,The storage medium is a capacitor,

상기 (c) 공정에서, 상기 커패시터에 전하를 축적하고, 상기 전하에 따른 전압을 상기 복수의 제 2 패러렐 전송로 중 1개에 인가하여도 좋다.In the step (c), charge may be accumulated in the capacitor, and a voltage corresponding to the charge may be applied to one of the plurality of second parallel transfer paths.

이하, 본 발명의 실시예에 대해서 도면을 참조해서 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described with reference to drawings.

(제 1 실시예)(First embodiment)

도 1은 본 발명의 제 1 실시예에 따른 전자 장치의 회로를 나타내는 도면이다. 전자 장치는 신호 전송 장치(1)를 갖는다. 도 2 및 도 3은 신호 전송 장치의 회로의 상세를 설명하는 도면이다.1 is a diagram illustrating a circuit of an electronic device according to a first embodiment of the present invention. The electronic device has a signal transmission device 1. FIG.2 and FIG.3 is a figure explaining the detail of the circuit of a signal transmission apparatus.

신호 전송 장치(1)는 패러렐 신호 출력부(10)를 갖는다. 도 2에 나타낸 바와 같이, 패러렐 신호 출력부(10)는 제 1 패러렐 신호 A1, …, An을 출력한다. 제 1 패러렐 신호 A1, …, An은 동기하여 출력한다. 제 1 패러렐 신호 A1, …, An의 수(예를 들면, 1 수평주사 기간에 화소에 공급되는 신호와 같은 수)는 n이다. 본 실시예에서는, 제 1 패러렐 신호 A1, …, An은 아날로그 신호(본 실시예에서는 전류 신호이지만 전압 신호이어도 좋음)이지만, 본 발명은 디지털 신호인 경우를 제외하는 것은 아니다.The signal transmission device 1 has a parallel signal output section 10. As shown in Fig. 2, the parallel signal output unit 10 includes the first parallel signals A 1 ,. , Prints A n . A first parallel signals A 1, ... , A n are output in synchronization. A first parallel signals A 1, ... , The number of A n (for example, the same number as the signal supplied to the pixel in one horizontal scanning period) is n. In the present embodiment, the first parallel signals A 1 ,... Although A n is an analog signal (in this embodiment, it is a current signal but may be a voltage signal), the present invention does not exclude the case of a digital signal.

패러렐 신호 출력부(10)는 메모리(예를 들면, 프레임 메모리)(12)을 갖고 있 어도 좋다. 전자 장치가 디스플레이인 경우, 메모리(12)에는 1 화면 또는 복수 화면을 표시하기 위한 신호가 축적된다. 메모리(12)에는 디지털 신호가 축적된다. 디지털 신호는 D/A 컨버터(14)에 의해 아날로그 신호로 변환하여도 좋다. 본 실시예에서는, D/A컨버터(14)로부터의 출력 신호(아날로그 신호)를 패러렐/시리얼 변환하지만, 변형예로서 패러렐/시리얼 변환된 디지털 신호를 D/A 컨버터에 입력하여도 좋다. 상세하게는, 메모리(12)로부터 패러렐 방식으로 출력된 디지털 신호를, 본 발명을 적용하여 패러렐/시리얼 변환하고, 시리얼 방식으로 출력된 디지털 신호를 D/A 변환하여도 좋다. 이렇게 함으로써 D/A 컨버터가 점유하는 회로 면적을 감소시킬 수 있다. 컬러 디스플레이에서는, 제 1 패러렐 신호 A1, …, An 각각은 1개의 화소를 구성하는 복수색(예를 들면, R, G, B)의 서브 화소 각각으로의 신호이어도 좋다. 단, 본 발명을 적용하여 패러렐/시리얼 변환하는 신호의 조합은 R, G, B에 한하지 않고, 필요에 따라 선택할 수 있다. 제 1 패러렐 신호 A1, …, An은 복수의 제 1 패러렐 전송로(예를 들면, 배선)(16)에 의해 전송된다. 제 1 패러렐 전송로(16)의 수는 n이다.The parallel signal output section 10 may have a memory (for example, a frame memory) 12. When the electronic device is a display, a signal for displaying one screen or a plurality of screens is stored in the memory 12. The digital signal is accumulated in the memory 12. The digital signal may be converted into an analog signal by the D / A converter 14. In this embodiment, the output signal (analog signal) from the D / A converter 14 is parallel / serial converted. However, as a modification, the parallel / serial converted digital signal may be input to the D / A converter. Specifically, the digital signal output from the memory 12 in a parallel manner may be subjected to parallel / serial conversion by applying the present invention, and the digital signal output in the serial manner may be D / A converted. This can reduce the circuit area occupied by the D / A converter. In the color display, the first parallel signal A 1 ,... Each of A n may be a signal to each of the sub-pixels of a plurality of colors (for example, R, G, and B) constituting one pixel. However, the combination of signals for parallel / serial conversion by applying the present invention is not limited to R, G, and B, and can be selected as necessary. A first parallel signals A 1, ... , A n is transmitted by the plurality of first parallel transmission paths (for example, wiring) 16. The number of the first parallel transmission paths 16 is n.

신호 전송 장치(1)는 패러렐/시리얼 변환부(20)를 갖는다. 패러렐/시리얼 변환부(20)는 제 1 패러렐 신호 A1, …, An을 적어도 1열의 시리얼 신호 B1, …, Bn으로 변환한다. 본 실시예에서는, 시리얼 신호 B1, …, Bn은 전류 신호이지만, 전압 신호이어도 좋다. 시리얼 신호 B1, …, Bn은 m개씩 1열을 이룬다. 컬러 디스플 레이에서는, 1열의 시리얼 신호(예를 들면, Bl, B2, B3)는 제 1 패러렐 신호 A1, …, An 중 1개의 화소를 구성하는 복수(예를 들면, 적(R), 녹(G), 청(B)의 3개)의 서브 화소에 대응하는 제 1 패러렐 신호 A1, …, An이어도 좋다.The signal transmission device 1 has a parallel / serial converter 20. The parallel / serial converting unit 20 performs the first parallel signal A 1 ,. , A n is at least one serial signal B 1 ,. , Convert to B n . In this embodiment, the serial signals B 1 ,... , B n is a current signal, but may be a voltage signal. Serial signal B 1 ,. , B n forms a column of m each. In the color display, the serial signals of one column (for example, B l , B 2 , B 3 ) are the first parallel signals A 1 ,. , First parallel signals A 1 ,... Corresponding to a plurality of sub-pixels constituting one pixel of A n (for example, three of red (R), green (G), and blue (B)). , A n may be sufficient.

변형예로서, 이웃끼리 위치하는 2개의 제 1 패러렐 전송로(16)에 의해 전송되는 2개의 제 1 패러렐 신호(예를 들면, A1, A2)를 1 열의 시리얼 신호(예를 들면, B1, B2)로 변환하여도 좋다. 또한, 시리얼 신호로 변환되는 제 1 패러렐 신호의 입력 회수는 4 이상이어도 좋고, 그 제 1 패러렐 신호가 전송되는 제 1 패러렐 전송로(16)는 이웃끼리 위치하고 있지 않아도 좋다.As a variant, two first parallel signals (e.g., A 1 and A 2 ) transmitted by two first parallel transmission paths 16 located adjacent to each other are converted into one serial signal (e.g., B). 1 , B 2 ). In addition, the input frequency of the 1st parallel signal converted into a serial signal may be four or more, and the 1st parallel transmission path 16 to which the 1st parallel signal is transmitted may not be located adjacent to each other.

시리얼 신호 B1, …, Bn의 열수는 n/m이다. 시리얼 신호 B1, …, Bn 은 1개 또는 그 이상의 시리얼 전송로(예를 들면, 배선)(22)에 의해 전송된다. 시리얼 전송로(22)의 수는 n/m이다.Serial signal B 1 ,. , The number of columns of B n is n / m. Serial signal B 1 ,. , B n is transmitted by one or more serial transmission paths (eg, wiring) 22. The number of serial transmission paths 22 is n / m.

패러렐/시리얼 변환부(20)는 1개 또는 복수의 샘플링 스위치(24)를 갖는다. 1개 또는 복수의 샘플링 스위치(24)는 복수의 제 1 패러렐 전송로(16) 중 1그룹의 전송로(예를 들면, 1열의 시리얼 신호 Bl, B2, B3으로 변환되는 제 1 패러렐 신호 Al, A2, A3을 전송하는 제 1 패러렐 전송로(16))와, 1개의 시리얼 전송로(22)의 접속을 전환한다. 복수의 샘플링 스위치(24)가 설치되는 경우, 각각의 샘플링 스위치(24)는 1그룹의 제 1 패러렐 전송로(16) 중 1개의 전송로와, 1개의 시리얼 전송로(22) 사이의 경로에 설치되어 이루어진다.The parallel / serial converter 20 has one or a plurality of sampling switches 24. One or a plurality of sampling switches 24 may be a first parallel channel which is converted into one group of transmission paths (for example, serial signals B 1 , B 2 , B 3 in one row) of the plurality of first parallel transmission paths 16. switches the signal a l, a 2, a in the first parallel transfer (16) to transfer 3), one connection on the serial transmission line (22). When a plurality of sampling switches 24 are provided, each sampling switch 24 is placed in a path between one of the first parallel transmission paths 16 in one group and one serial transmission path 22. It is installed.

패러렐/시리얼 변환부(20)는 샘플링 스위치 제어부(26)를 갖는다. 샘플링 스위치 제어부(26)는 복수의 샘플링 스위치(24)를 순번대로 온으로 하도록 제어한다. 또한, 모든 샘플링 스위치(24)를 반드시 온하지 않아도 좋다. 샘플링 스위치 제어부(26)와 복수의 샘플링 스위치(24)의 제어 단자는 복수의 샘플링 스위칭 전송로(28)에 의해 접속되어 있다. 샘플링 스위칭 전송로(28)의 수는 m(1열의 시리얼 신호(예를 들면 Bl, B2, B3)의 수)이다. 샘플링 스위치 제어부(26)는 복수의 샘플링 스위칭 전송로(28)에, 순차적으로 샘플링 스위칭 신호 ARi, AGi, ABi를 전송한다. 예를 들면, 샘플링 스위칭 신호 ARi가 전송되면, 제 1 패러렐 신호 Al(예를 들면, 컬러 디스플레이의 R의 신호)이 시리얼 신호 Bl로서 시리얼 전송로(22)에 전송되고, 샘플링 스위칭 신호 AGi가 전송되면, 제 1 패러렐 신호 A2(예를 들면, 컬러 디스플레이의 G의 신호)가 시리얼 신호 B2로서 같은 시리얼 전송로(22)에 전송되고, 샘플링 스위칭 신호 ABi가 전송되면, 제 1 패러렐 신호 A3(예를 들면, 컬러 디스플레이의 B의 신호)이 시리얼 신호 B3으로서 같은 시리얼 전송로(22)에 전송된다.The parallel / serial converter 20 has a sampling switch controller 26. The sampling switch control unit 26 controls the sampling switches 24 to be turned on in order. In addition, all the sampling switches 24 do not necessarily need to be turned on. The sampling switch control unit 26 and the control terminals of the plurality of sampling switches 24 are connected by the plurality of sampling switching transmission paths 28. The number of sampling switching transmission paths 28 is m (the number of serial signals (for example, B 1 , B 2 , B 3 ) in one column). The sampling switch control unit 26 sequentially transmits the sampling switching signals AR i , AG i , AB i to the plurality of sampling switching transmission paths 28. For example, when the sampling switching signal AR i is transmitted, the first parallel signal A 1 (for example, the signal of R of the color display) is transmitted to the serial transmission line 22 as the serial signal B 1 , and the sampling switching signal When AG i is transmitted, the first parallel signal A 2 (for example, the signal of G on the color display) is transmitted to the same serial transmission line 22 as the serial signal B 2 , and when the sampling switching signal AB i is transmitted, The first parallel signal A 3 (for example, the signal of B of the color display) is transmitted to the same serial transmission line 22 as the serial signal B 3 .

신호 전송 장치(1)는 시리얼/패러렐 변환부(30)을 갖는다. 도 3에 나타낸 바와 같이, 시리얼/패러렐 변환부(30)는 시리얼 신호 B1, …, Bn을 제 2 패러렐 신호 C1, …, Cn로 변환한다. 본 실시예에서는, 복수의 제 2 패러렐 신호 C1, …, Cn 각각은 전류 신호dl다. 제 2 패러렐 신호 C1, …, Cn의 수는 n(제 1 패러렐 신호 A1, …, An과 같은 수)이다. 제 2 패러렐 신호 C1, …, Cn은 복수의 제 2 패러렐 전송로(예를 들면, 배선)(32)에 의해 전송된다. 제 2 패러렐 전송로(32)의 수는 n(제 1 패러렐 전송로(16)와 같은 수)이다.The signal transmission device 1 has a serial / parallel converter 30. As shown in Fig. 3, the serial / parallel conversion section 30 is connected to the serial signals B 1 ,. , B n is the second parallel signal C 1 ,. , Convert to C n . In the present embodiment, the plurality of second parallel signals C 1 ,... , C n are each current signals dl. Second parallel signal C 1 ,. , The number of C n is n (the same number as the first parallel signal A 1 , ..., A n ). Second parallel signal C 1 ,. , C n is transmitted by a plurality of second parallel transmission paths (for example, wiring) 32. The number of the second parallel transmission paths 32 is n (the same number as the first parallel transmission paths 16).

시리얼/패러렐 변환부(30)는 복수의 기억부(34)을 갖는다. 각각의 기억부(34)는 시리얼 신호 B1, …, Bn의 1개에 대응하는 정보를 기억한다. 각각의 기억부(34)는 정보를 기억하는 기억 매체(36)와, 기억 매체(36)에 정보를 기입하기 위한 기입 스위치(38)와, 기억 매체(36)로부터 정보를 판독하기 위한 판독 스위치(40)를 갖는다. 기억 매체(36)는 커패시터(콘덴서)로서, 정보로서 전하를 보유하는 것이어도 좋다.The serial / parallel conversion section 30 has a plurality of storage sections 34. Each storage unit 34 has serial signals B 1 ,. Stores information corresponding to one of B n . Each storage unit 34 includes a storage medium 36 for storing information, a write switch 38 for writing information to the storage medium 36, and a read switch for reading information from the storage medium 36. 40. The storage medium 36 is a capacitor (capacitor) and may hold charge as information.

시리얼/패러렐 변환부(30)는 복수의 기억부(34) 중 1그룹의 기억부(34)(1열의 시리얼 신호(예를 들면 Bl, B2, B3)에 대응하는 정보를 기억하는 복수의 기억부(34))에서, 기입 스위치(38)를 순번대로 온으로 하도록 제어하는 기입 스위치 제어부(42)를 갖는다. 기입 스위치 제어부(42)와 기입 스위치(38)의 제어 단자는 복수의 기입 스위칭 전송로(44)에 의해 접속되어 있다. 기입 스위칭 전송로(44)의 수는 m (1열의 시리얼 신호(예를 들면 Bl, B2, B3)의 수)이다. 기입 스위치 제어부(42)는 복수의 기입 스위칭 전송로(44)에, 순차적으로 기입 스위칭 신호 IRi, IGi, IBi를 전송한다. 예를 들면, 기입 스위칭 신호 IRi 가 전송되면 시리얼 신호 Bl(예를 들면, 컬러 디스플레이의 R의 신호)이 기억되고, 기입 스위칭 신호 IGi가 전송되면 시리얼 신호 B2(예를 들면, 컬러 디스플레이의 G의 신호)가 기억되고, 기입 스위칭 신호 IBi가 전송되면 시리얼 신호 B3(예를 들면, 컬러 디스플레이의 B의 신호)이 기억된다.The serial / parallel conversion unit 30 stores information corresponding to one group of storage units 34 (one serial signal (for example, B 1 , B 2 , B 3 ) of the plurality of storage units 34). The plurality of storage sections 34 have a write switch control section 42 that controls the write switches 38 to be turned on in order. The write switch control section 42 and the control terminals of the write switch 38 are connected by a plurality of write switching transmission paths 44. The number of write switching transmission paths 44 is m (the number of serial signals (for example, B 1 , B 2 , B 3 ) in one column). The write switch control unit 42 sequentially transmits the write switching signals IR i , IG i , and IB i to the plurality of write switching transmission paths 44. For example, when the write switching signal IR i is transmitted, the serial signal B l (e.g., the signal of R on the color display) is stored, and when the write switching signal IG i is transmitted, the serial signal B 2 (e.g., color). The signal G of the display) is stored, and the serial signal B 3 (for example, the signal of B of the color display) is stored when the write switching signal IB i is transmitted.

시리얼/패러렐 변환부(30)는 판독 스위치(40)를 제어하는 판독 스위치 제어부(46)를 갖는다. 판독 스위치 제어부(46)와 판독 스위치(40)의 제어 단자는 판독 스위칭 전송로(48)에 의해 접속되어 있다. 판독 스위치 제어부(46)는 판독 스위칭 전송로(48)에 판독 스위칭 신호 Oi를 전송한다. 본 실시예에서는, 판독 스위칭 신호 Oi가 전송되면, 모든 기억부(34)의 정보가 일제히 판독된다. 이에 따라, 제 2 패러렐 신호 Cl, …, Cn이 출력된다.The serial / parallel conversion section 30 has a read switch control section 46 that controls the read switch 40. The read switch control section 46 and the control terminal of the read switch 40 are connected by the read switching transmission path 48. The read switch control section 46 transmits the read switching signal O i to the read switching transmission path 48. In the present embodiment, when the read switching signal O i is transmitted, the information of all the storage units 34 is read in unison. Accordingly, the second parallel signal C l ,... , C n is output.

각 기억부(34)는 제 1 및 제 2 트랜지스터(50, 52)를 갖는다. 도 3에 나타낸 제 1 및 제 2 트랜지스터(50, 52) 각각은 전계 효과 트랜지스터(예를 들면, MOS 트랜지스터)이지만, 바이폴라 트랜지스터이어도 좋다. 제 1 및 제 2 트랜지스터(50, 52) 각각은 제 1 및 제 2 단자(소스 및 드레인 단자)와, 제 3 단자(게이트 단자)를 갖는다. 제 1 및 제 2 단자(소스 및 드레인 단자) 간을 흐르는 전류가 제 1 단자(예를 들면, 소스 단자) 및 제 3 단자(게이트 단자) 간에 인가되는 전압 VGS에 의해 제어된다.Each storage unit 34 has first and second transistors 50 and 52. Each of the first and second transistors 50 and 52 shown in FIG. 3 is a field effect transistor (for example, a MOS transistor), but may be a bipolar transistor. Each of the first and second transistors 50, 52 has first and second terminals (source and drain terminals) and a third terminal (gate terminal). The current flowing between the first and second terminals (source and drain terminals) is controlled by the voltage V GS applied between the first terminal (eg, source terminal) and the third terminal (gate terminal).

각 기억부(34)는 커런트 미러 회로를 갖는다. 제 1 및 제 2 트랜지스터(50, 52)는 제 1 단자(예를 들면, 소스 단자)끼리가 접속되고, 제 3 단자(게이트 단자) 끼리가 접속되어 있다. 제 1 트랜지스터(50)는 제 2 단자(예를 들면, 드레인 단자) 및 제 3 단자(게이트 단자)가 접속되어 있다. 1개의 시리얼 전송로(22)와 제 1 트랜지스터(50)의 제 2 단자(예를 들면, 드레인 단자)가 접속되어 있다. 1개의 제 2 패러렐 전송로(32)와 제 2 트랜지스터(52)의 제 2 단자(예를 들면, 드레인 단자)가 접속되어 있다. 기억 매체(36)로서의 커패시터는 제 1 및 제 2 트랜지스터(50, 52)의 제 3 단자(게이트 단자)와, 제 1 및 제 2 트랜지스터(50, 52)의 제 1 단자(예를 들면, 소스 단자)의 사이에 접속되어 있다. 제 1 및 제 2 트랜지스터(50, 52)의 제 1 단자(예를 들면, 소스 단자)는 일정 전위(예를 들면, 접지 전위)에 접속되어 있다.Each storage unit 34 has a current mirror circuit. In the first and second transistors 50 and 52, first terminals (eg, source terminals) are connected to each other, and third terminals (gate terminals) are connected to each other. In the first transistor 50, a second terminal (for example, a drain terminal) and a third terminal (gate terminal) are connected. One serial transmission path 22 and a second terminal (for example, a drain terminal) of the first transistor 50 are connected. One second parallel transfer path 32 and a second terminal (for example, a drain terminal) of the second transistor 52 are connected. The capacitor as the storage medium 36 includes a third terminal (gate terminal) of the first and second transistors 50 and 52 and a first terminal (for example, a source) of the first and second transistors 50 and 52. Terminal). First terminals (eg, source terminals) of the first and second transistors 50 and 52 are connected to a constant potential (eg, ground potential).

적어도 1개의 기억부(34)에서, 제 1 및 제 2 트랜지스터(50, 52)의 이득이 같은 경우, 그 기억부(34)로의 입력 신호(예를 들면, 시리얼 신호 Bl)와 출력 신호(예를 들면, 제 2 패러렐 신호 Cl)의 크기가 같아진다. 적어도 1개의 기억부(34)에서, 제 1 및 제 2 트랜지스터(50, 52)의 이득이 다른 경우, 그 기억부(34)로의 입력 신호(예를 들면, 시리얼 신호 Bl)와 출력 신호(예를 들면, 제 2 패러렐 신호 Cl)의 크기가 다르다. 그 경우, 모든 시리얼 신호 B1, …, Bn을 같은 크기로 설정하고, 필요에 따라 제 2 패러렐 신호 C1, …, Cn의 크기를 다르게 할 수 있다.In the at least one storage unit 34, when the gains of the first and second transistors 50 and 52 are the same, the input signal (for example, the serial signal B 1 ) and the output signal (to the storage unit 34) ( For example, the magnitudes of the second parallel signal C 1 ) are the same. In the at least one storage unit 34, when the gains of the first and second transistors 50 and 52 are different, the input signal (for example, the serial signal B 1 ) and the output signal (to the storage unit 34) are different. For example, the magnitude of the second parallel signal C l ) is different. In that case, all serial signals B 1 ,... , B n are set to the same magnitude, and the second parallel signal C 1 ,... , The size of C n can be different.

기입 스위치(38)는 제 1 및 제 2 경로의 온·오프 동작을 행한다. 여기서, 제 1 경로는 제 1 트랜지스터(50)의 제 2 단자(예를 들면, 드레인 단자)와 1개의 시리얼 전송로(22) 사이에 있다. 제 2 경로는 제 1 경로와 제 1 트랜지스터(50)의 제 2 단자(예를 들면, 드레인 단자) 사이의 경로로부터 분기되어 제 3 단자(게이트 단자)에 이르는 경로이다.The write switch 38 performs on / off operation of the first and second paths. Here, the first path is between the second terminal (eg, drain terminal) of the first transistor 50 and one serial transmission path 22. The second path is a path branching from the path between the first path and the second terminal (eg, the drain terminal) of the first transistor 50 to the third terminal (gate terminal).

도 1에 나타낸 바와 같이, 본 실시예에 따른 전자 장치는 동작부(60)를 갖는다. 동작부(60)에는, 복수의 제 2 패러렐 신호 C1, …, Cn이 입력된다. 상기한 바와 같이, 제 2 패러렐 신호 C1, …, Cn은 제 1 패러렐 신호 A1, …, An 이 변환된 것이다. 따라서, 동작부(60)는 복수의 제 1 패러렐 신호 A1, …, An에 따라 동작한다고 말할 수 있다. 본 실시예에서는, 동작부(60)는 표시부이고, 제 2 패러렐 전송로(32)는 표시부로의 데이터선이다.As shown in FIG. 1, the electronic device according to the present embodiment has an operation unit 60. The operation unit 60 includes a plurality of second parallel signals C 1 ,... , C n is input. As described above, the second parallel signal C 1 ,... , C n is the first parallel signal A 1 ,. , A n is converted. Therefore, the operation unit 60 includes a plurality of first parallel signals A 1 ,. , A can be said to operate according to A n . In this embodiment, the operation unit 60 is a display unit, and the second parallel transmission path 32 is a data line to the display unit.

동작부(60)는 복수의 발광부(62)을 갖는다. 복수의 발광부(62)는 복수색의 광을 발하는 것이며, 각각의 발광부(62)는 어느 1색의 광을 발하는 것이어도 좋다. 적어도 1색의 발광부(62)는 발광 효율(예를 들면, 입력 에너지(예를 들면, 전류)에 대한 발광 에너지(예를 들면, 발광 휘도)의 비)가 다른 색의 발광부(62)와 다르게 되어 있어도 좋다. 각 발광부(62)는 서브 화소이며, 복수색(예를 들면, RGB)의 서브 화소에 의해 1개의 화소가 구성된다. 발광부(서브 화소)(62)의 배열은, 예를 들면 세로 스트라이프, 델타 배열, 정방 배열의 어느 것이어도 좋다. 복수의 발광부(62) 중, 주사선 드라이버(64)에 의해 선택된 1그룹의 발광부(62)에, 제 2 패러렐 전송로(데이터선)(32)로부터 제 2 패러렐 신호 C1, …, Cn(예를 들면, 전류 신호)이 입력된다. 주사선 드라이버(64)에는 복수의 주사선(66)이 접속되어 있고, 어느 1개의 주사선(66)에 입력된 주사 신호에 의해 온된 1그룹의 선택 스위치(68)에 접속된 1그룹의 발광부(62)에 제 2 패러렐 신호 C1, …, Cn이 입력된다.The operation unit 60 has a plurality of light emitting units 62. The plurality of light emitting parts 62 emit light of a plurality of colors, and each of the light emitting parts 62 may emit light of any one color. The light emitting unit 62 of at least one color has a light emitting unit 62 having a different color of light emission efficiency (for example, a ratio of light emission energy (for example, light emission luminance) to input energy (for example, current)). It may be different from. Each light emission part 62 is a sub pixel, and one pixel is comprised by the sub pixel of multiple colors (for example, RGB). The arrangement of the light emitting units (sub pixels) 62 may be any of vertical stripes, delta arrays, and square arrays, for example. The second parallel signal C 1 ,... From the second parallel transmission path (data line) 32 to the group of light emitting sections 62 selected by the scanning line driver 64 among the plurality of light emitting sections 62. , C n (eg, a current signal) is input. A plurality of scan lines 66 are connected to the scan line driver 64, and a group of light emitting units 62 connected to a group of select switches 68 turned on by a scan signal input to any one scan line 66. ), The second parallel signal C 1 ,. , C n is input.

또한, 각 색의 발광부(62)에 대응하여, 각각의 기억부(34)가 설치되어 있어도 좋다. 그리고, 발광 효율에 따라서, 각각의 기억부(34)에서 제 1 및 제 2 트랜지스터(50, 52)의 이득비(β21)가 설정되어 있어도 좋다. 예를 들면, 어느 1색의 발광부(62)에 대응하는 기억부(34)에서, 제 1 및 제 2 트랜지스터(50, 52)의 이득비(β21)가 1이며, 다른 2개 이상의 색의 발광부(62)에 대응하는 기억부(34)에서, 제 1 및 제 2 트랜지스터(50, 52)의 이득비(β21)가 1 이외로 설정되어 있어도 좋다.In addition, the memory units 34 may be provided corresponding to the light emitting units 62 of respective colors. The gain ratios β 2 / β 1 of the first and second transistors 50, 52 may be set in the storage units 34 in accordance with the luminous efficiency. For example, in the storage unit 34 corresponding to any one color light emitting unit 62, the gain ratios β 2 / β 1 of the first and second transistors 50 and 52 are 1, and the other 2 In the storage unit 34 corresponding to the light emitting unit 62 of two or more colors, the gain ratios β 2 / β 1 of the first and second transistors 50 and 52 may be set to other than one.

도 4는 본 실시예에 따른 전자 장치의 구조를 설명하는 도면이고, 도 5는 도 4의 Ⅴ-Ⅴ선 단면의 일부확대도이다. 전자 장치는 제 1 및 제 2 부품(70, 72)을 갖는다. 제 1 부품(70)은 예를 들면 플렉시블 기판이다. 패러렐 신호 출력부(10)와, 제 1 패러렐 전송로(16)와, 패러렐/시리얼 변환부(20)는 제 1 부품(70)에 설치되어 있다. 패러렐 신호 출력부(10)와, 제 1 패러렐 전송로(16)와, 패러렐/시리얼 변환부(20)는 1개의 집적회로 칩(예를 들면, 반도체 칩)에 내장되어 있어도 좋다. 집적회로 칩이 실장된 제 1 부품(70)의 패키지 형태는 TCP(Tape Carrier Package)이어도 좋다.FIG. 4 is a diagram illustrating a structure of an electronic device according to the present embodiment, and FIG. 5 is an enlarged view of a cross section taken along the line VV of FIG. 4. The electronic device has first and second components 70, 72. The first component 70 is, for example, a flexible substrate. The parallel signal output section 10, the first parallel transmission path 16, and the parallel / serial conversion section 20 are provided in the first component 70. The parallel signal output unit 10, the first parallel transmission path 16, and the parallel / serial conversion unit 20 may be incorporated in one integrated circuit chip (for example, a semiconductor chip). The package form of the first component 70 on which the integrated circuit chip is mounted may be a tape carrier package (TCP).

시리얼/패러렐 변환부(30)와 제 2 패러렐 전송로(32)는 제 2 부품(72)에 설치되어 있다. 제 2 부품(72)은 글래스 또는 플라스틱 등의 견고한 기판이어도 좋 고, 광투과성을 갖고 있어도 좋다. 또한, 동작부(60) 및 주사선 드라이버(64)도 제 2 부품(72)에 설치되어 있어도 좋고, 이 경우 제 2 부품(72)을 패널(예를 들면, 유기 EL(Electroluminescence) 패널 등의 표시 패널)이라고 칭해도 좋다. 시리얼/패러렐 변환부(30)와 제 2 패러렐 전송로(32)와 주사선 드라이버(64)는 제 2 부품(72) 상에 형성되어 있어도 좋다. 그 경우, 저온 다결정 실리콘 성막 기술을 적용하여도 좋다.The serial / parallel conversion unit 30 and the second parallel transmission path 32 are provided in the second component 72. The second component 72 may be a rigid substrate such as glass or plastic, or may have light transmittance. In addition, the operation part 60 and the scanning line driver 64 may also be provided in the 2nd component 72, and in this case, the 2nd component 72 is displayed in a panel (for example, display of an organic EL (Electroluminescence) panel etc.). Panel). The serial / parallel conversion unit 30, the second parallel transmission path 32, and the scan line driver 64 may be formed on the second component 72. In that case, the low-temperature polycrystalline silicon film-forming technique may be applied.

도 5에 나타낸 바와 같이, 제 1 및 제 2 부품(70, 72)은 고정되어 있다. 고정에는 접착제를 사용하여도 좋다. 각 시리얼 전송로(22)는 제 1 부품(70)에 설치된 제 1 전송부(74)와, 제 2 부품(72)에 설치된 제 2 전송부(76)를 갖는다. 그리고, 제 1 및 제 2 전송부(74, 76)는 접속되어 이루어진다. 제 1 및 제 2 전송부(74, 76)가 배선이면, 양자는 전기적으로 접속되어 있다. 그 접속에는, 이방성 도전 재료(이방성 도전막, 이방성 도전 페이스트 등)를 사용하여도 좋고, 절연성 접착제(페이스트)를 사용하여도 좋고, 금속 접합을 적용하여도 좋다.As shown in FIG. 5, the first and second components 70 and 72 are fixed. An adhesive may be used for fixing. Each serial transmission path 22 has a first transmission part 74 provided in the first component 70 and a second transmission part 76 provided in the second component 72. The first and second transmission units 74 and 76 are connected to each other. If the 1st and 2nd transmission parts 74 and 76 are wiring, they are electrically connected. For the connection, an anisotropic conductive material (anisotropic conductive film, anisotropic conductive paste or the like) may be used, an insulating adhesive (paste) may be used, or a metal joint may be applied.

본 실시예에서는, 제 1 및 제 2 패러렐 전송로(16, 32)에 의해 제 1 및 제 2 패러렐 신호 A1, …, An 및 C1, …, Cn을 전송한다. 이것에 의하면, 신호를 패러렐 방식으로 전송하므로, 저속 구동으로 충분하고, 소비 전력을 작게 할 수 있다. 또한, 제 1 패러렐 신호 A1, …, An은 시리얼 신호 Bl, …, Bn으로 변환되므로, 제 1 패러렐 전송로(16)의 수보다도 시리얼 전송로(22)의 수가 적게 되어 있다. 따라서, 제 1 및 제 2 부품(70, 72) 간의 신호 전송을 패러렐 방식으로 행하는 것보다 도, 전송로를 적게 할 수 있다. 그 결과, 시리얼 전송로(22)의 피치를 넓게 할 수 있다. 또한, 시리얼 전송로(22)의 요소인 제 1 및 제 2 전송부(74, 76)의 접속부의 수를 감소시킬 수 있으므로, 제 1 및 제 2 전송부(74, 76)의 위치 맞춤이 간단해지고, 위치 어긋남을 감소시킬 수도 있다.In the present embodiment, the first and second parallel signals A 1 ,... By the first and second parallel transmission paths 16, 32. , A n and C 1 ,. , Send C n . According to this, since a signal is transmitted in parallel, low speed drive is enough and power consumption can be made small. Further, the first parallel signal A 1 ,... , A n is the serial signal B l ,. , The number of serial transmission paths 22 is smaller than the number of first parallel transmission paths 16 since it is converted into B n . Therefore, the transmission path can be made smaller than the parallel transmission of signals between the first and second components 70 and 72. As a result, the pitch of the serial transmission line 22 can be widened. In addition, since the number of connection portions of the first and second transmission units 74 and 76 which are elements of the serial transmission line 22 can be reduced, the alignment of the first and second transmission units 74 and 76 is simple. It is also possible to reduce the misalignment.

본 실시예에 따른 전자 장치는 표시 장치(예를 들면, 디스플레이 모듈)이다. 그 일례로서, 동작부(60)를 갖는 제 2 부품(72)이 유기 EL(Electroluminescence) 패널인 예를 설명한다.The electronic device according to the present embodiment is a display device (for example, a display module). As an example thereof, an example in which the second component 72 having the operation unit 60 is an organic EL (Electroluminescence) panel will be described.

도 6은 동작부(60)의 상세를 설명하는 도면이다. 제 2 부품(72)은 기판이다. 제 2 부품(72)에는 선택 스위치(68)가 형성되어 있다. 선택 스위치(68)가 트랜지스터인 경우, 그 게이트 단자에 주사선(66)이 접속되고, 소스 및 드레인 단자의 한쪽에 제 2 패러렐 전송로(32)가 접속되며, 소스 및 드레인 단자의 다른쪽에 서브 화소 전극(78)이 접속되어 있다. 서브 화소 전극(78)에는 발광부(62)가 설치되어 있다. 발광부(62)는 R , G , B 중 어느 하나의 발광 재료를 갖고 있고, 정공 수송층이나 전자 수송층을 더 갖고 있어도 좋다. 발광 재료는 고분자 재료나 저분자 재료이어도 좋다. 이웃끼리의 발광부(62)는 뱅크부(80)로 구획되어 있다. 발광부(62)에는 대향 전극(82)이 형성되어 있다. 또한, 발광부(62)로부터의 광이 제 2 부품(72)로부터 출사되는 경우, 제 2 부품(72)은 광투과성을 갖고, 서브 화소 전극(78)도 광투과성을 갖는 재료(예를 들면, ITO(Indium Tin Oxide)) 등으로 형성한다.6 is a diagram for explaining the details of the operation unit 60. The second component 72 is a substrate. The selector switch 68 is formed in the second component 72. When the selection switch 68 is a transistor, the scan line 66 is connected to the gate terminal thereof, the second parallel transfer path 32 is connected to one of the source and drain terminals, and the subpixel is connected to the other of the source and drain terminals. The electrode 78 is connected. The light emitting part 62 is provided in the sub pixel electrode 78. The light emitting portion 62 may have any one of R, G, and B light emitting materials, and may further have a hole transporting layer or an electron transporting layer. The light emitting material may be a high molecular material or a low molecular material. The light emitting portion 62 of the neighbors is divided into a bank portion 80. The counter electrode 82 is formed in the light emitting portion 62. In addition, when light from the light emitting portion 62 is emitted from the second component 72, the second component 72 has a light transmittance, and the sub pixel electrode 78 also has a light transmittance material (for example, , Indium tin oxide (ITO), or the like.

도 7은 본 실시예에 따른 신호 전송 장치의 동작을 설명하는 도면으로서, 상 세하게는 1개의 주사선이 선택된 기간 1H에서의 제어 신호의 타이밍을 나타내는 도면이다.FIG. 7 is a diagram for explaining the operation of the signal transmission apparatus according to the present embodiment. In detail, FIG.

도 2에 나타낸 바와 같이, 제 1 패러렐 신호 A1, …, An을 패러렐 신호 출력부(10)로부터 출력하여 제 1 패러렐 전송로(16)에 전송한다. 모든 제 1 패러렐 신호 A1, …, An은 동시에 전송하여도 좋다.As shown in Fig. 2, the first parallel signals A 1 ,... , A n is output from the parallel signal output unit 10 and transmitted to the first parallel transmission path 16. All first parallel signals A 1 ,... , A n may be transmitted simultaneously.

제 1 패러렐 전송로(16)에 전송된 제 1 패러렐 신호 A1, …, An은 패러렐/시리얼 변환부(20)에 입력된다. 패러렐/시리얼 변환부(20)에 의해 제 1 패러렐 신호 A1, …, An을 적어도 1열의 시리얼 신호 Bl, …, Bn으로 변환하여 1개 또는 그 이상의 시리얼 전송로(22)에 전송한다. 패러렐/시리얼 변환부(20)에서는, 1개 또는 그 이상의 샘플링 스위치(24)에 의해 복수의 제 1 패러렐 전송로(16) 중 1그룹의 전송로(예를 들면, 1열의 시리얼 신호 Bl, B2, B3으로 변환되는 제 1 패러렐 신호 A1, A2, A3을 전송하는 제 1 패러렐 전송로(16))와, 1개의 시리얼 전송로(22)의 접속을 전환한다. 여기서, 샘플링 스위치 제어부(26)에 의해 샘플링 스위치(24)를 순번대로 온으로 하도록 제어하여도 좋다. 상세하게는, 샘플링 스위치 제어부(26)에 의해 샘플링 스위칭 전송로(28)에 도 7에 나타낸 바와 같이 순차적으로 샘플링 스위칭 신호 ARi, AGi, ABi를 전송하여도 좋다.... First parallel signals A 1 ,... Transmitted to the first parallel transmission path 16. , A n is input to the parallel / serial converter 20. The parallel / serial conversion section 20 causes the first parallel signal A 1 ,... , A n is at least one serial signal B l ,. , B n is converted into one or more serial transmission paths 22. In the parallel / serial converter 20, one or more sampling switches 24 are used to transmit one group of transmission paths (for example, serial signals B 1 , 1 of the plurality of first parallel transmission paths 16). B 2, and switches the first parallel signals a 1, a 2, a in the first parallel transfer (16) to transfer 3), one connection on the serial transmission line 22 to be converted to B 3. Here, the sampling switch control unit 26 may control the sampling switch 24 to be turned on in order. Specifically, the sampling switch control section 26 may sequentially transmit the sampling switching signals AR i , AG i , AB i to the sampling switching transmission path 28 as shown in FIG. 7.

시리얼 전송로(22)에 전송된 시리얼 신호 B1, …, Bn은 시리얼/패러렐 변환부(30)에 입력된다. 시리얼/패러렐 변환부(30)에 의해 시리얼 신호 B1, …, Bn을 제 2 패러렐 신호 C1, …, Cn으로 변환하여 제 2 패러렐 전송로(32)에 전송한다. 시리얼/패러렐 변환부(30)에서는, 각각의 기억부(34)에 시리얼 신호 Bl, …, Bn의 1개에 대응하는 정보를 기억한다. 예를 들면, 기입 스위치 제어부(42)에 의해 1그룹의 기억부(34)(1열의 시리얼 신호(예를 들면, Bl, B2, B3)에 대응하는 정보를 기억하는 복수의 기억부(34))에서, 기입 스위치(38)를 순번대로 온으로 하도록 제어 하여도 좋다. 상세하게는, 기입 스위치 제어부(42)에 의해 기입 스위칭 전송로(44)에, 도 7에 나타낸 바와 같이 순차적으로 기입 스위칭 신호 IRi, IGi, IBi를 전송하여도 좋다. 예를 들면, 샘플링 스위칭 신호 ARi가 입력되면, 시리얼 신호 Bl이 출력된다. 샘플링 스위칭 신호 ARi가 입력되고 있는 동안에 기입 스위칭 신호 IRi가 입력되므로, 대응하는 기억부(34)에 정보가 기억된다.Serial signals B 1 ,... Transmitted to the serial transmission path 22. , B n is input to the serial / parallel converter 30. The serial / parallel converter 30 causes the serial signals B 1 ,. , B n is the second parallel signal C 1 ,. , C n is converted and transmitted to the second parallel transmission path 32. In the serial / parallel converter 30, the serial signals B 1 ,... Stores information corresponding to one of B n . For example, a plurality of storage units for storing information corresponding to one group of storage units 34 (one serial signal (for example, B 1 , B 2 , B 3 ) by the write switch control unit 42). (34), the write switch 38 may be controlled to be turned on in order. In detail, the write switch control section 42 may sequentially transmit the write switching signals IR i , IG i , and IB i to the write switching transmission path 44 as shown in FIG. 7. For example, when the sampling switching signal AR i is input, the serial signal B l is output. Since the write switching signal IR i is input while the sampling switching signal AR i is being input, the information is stored in the corresponding storage unit 34.

시리얼 신호 Bl, …, Bn이 전류 신호인 경우의 각 기억부(34)의 동작을 설명한다. 예를 들면, 기입 스위치(38)가 온되어, 시리얼 신호 Bl이 입력될 때, 판독 스위치(40)는 오프되어 있다. 이 상태에서, 제 1 트랜지스터(50)에서는 시리얼 신호 Bl에 기초하여 제 3 단자(게이트 단자)에 인가되는 전압 VGS에 의해, 제 1 및 제 2 단자(소스 및 드레인 단자) 간에 전류가 흐른다. 또한, 전압 VGS에 따른 전하가 기억 매체(36)로서의 커패시터에 축적된다. 그 후에, 순차적으로 동일한 동작이 시리얼 신호 B2, B3에 대하여도 행해진다.Serial signal B l ,. The operation of each storage unit 34 when B n is a current signal will be described. For example, when the write switch 38 is turned on and the serial signal B 1 is input, the read switch 40 is turned off. In this state, in the first transistor 50, current flows between the first and second terminals (source and drain terminals) by the voltage V GS applied to the third terminal (gate terminal) based on the serial signal B 1 . . In addition, charges corresponding to the voltage V GS are stored in the capacitor as the storage medium 36. Thereafter, the same operation is sequentially performed on the serial signals B 2 and B 3 .

시리얼 신호 B1, …, Bn이 복수열로 나누어지는 경우, 모든 열에서 1개의 시리얼 신호에 따른 정보의 기억을 동시에 행하여도 좋다. 예를 들면, 시리얼 신호 B1, …, Bn이 3개의 신호씩 1열로 나누어져 있는 경우, 시리얼 신호 B1, B4, B7, …, Bn-2에 대해서 동시에 정보의 기억을 행하고, 다음에 시리얼 신호 B2, B5, B8, …, Bn-l에 대해서 동시에 정보의 기억을 행하며, 다음에 시리얼 신호 B3, B6, B9, …, Bn에 대해서 동시에 정보의 기억을 행하여도 좋다.Serial signal B 1 ,. When B n is divided into a plurality of columns, information corresponding to one serial signal may be simultaneously stored in all columns. For example, serial signals B 1 ,. , When B n is divided into one column of three signals, the serial signals B 1 , B 4 , B 7 ,. , Information is stored simultaneously for B n-2 , and then serial signals B 2 , B 5 , B 8 ,. And B nl at the same time to store information, and then serial signals B 3 , B 6 , B 9 ,. , Information may be stored simultaneously for B n .

그리고, 모든 기억부(34)에 정보를 기억하고, 기입 스위치(38)가 오프되고, 판독 스위치(40)가 온되면, 제 2 패러렐 신호(전류 신호) C1, …, Cn이 출력된다. 상세하게는, 기억 매체(36)로서의 커패시터에 축적된 전하에 의해 제 2 트랜지스터(52)가 제어되고, 제 1 및 제 2 단자(소스 및 드레인 단자)에 제 2 패러렐 신호(전류 신호) C1, …, Cn이 흐른다. 판독 스위치(40)는 도 7에 나타낸 바와 같이 판독 스위치 제어부(46)로부터의 판독 스위칭 신호 Oi에 의해 제어된다.Then, when information is stored in all of the storage units 34, the write switch 38 is turned off, and the read switch 40 is turned on, the second parallel signal (current signal) C 1 ,. , C n is output. Specifically, the second transistor 52 is controlled by the charge accumulated in the capacitor as the storage medium 36, and the second parallel signal (current signal) C 1 is provided at the first and second terminals (source and drain terminals). ,… , C n flows. The read switch 40 is controlled by the read switching signal O i from the read switch control section 46 as shown in FIG.

여기서, 제 1 및 제 2 트랜지스터(50, 52)의 이득이 같으면, 제 3 단자(게이트 단자)에 인가되는 전압 VGS가 같기 때문에, 입력 신호와 출력 신호가 같다. 즉, 입력된 시리얼 신호(예를 들면, Bl)와 같은 크기의 제 2 패러렐 신호(예를 들면, Cl)를 출력할 수 있다.Here, when the gains of the first and second transistors 50 and 52 are the same, since the voltage V GS applied to the third terminal (gate terminal) is the same, the input signal and the output signal are the same. That is, the second parallel signal (eg, C 1 ) having the same size as the input serial signal (eg, B 1 ) may be output.

제 1 및 제 2 트랜지스터(50, 52)의 이득이 다른 경우, 입력 신호와는 다른 크기의 신호를 출력할 수 있다. 예를 들면, 제 1 및 제 2 트랜지스터(50, 52)의 이득이 각각 β1, β2인 경우, 입력 신호 Iin과, 출력 신호 Iout은, When the gains of the first and second transistors 50 and 52 are different, a signal having a different magnitude from that of the input signal may be output. For example, when the gains of the first and second transistors 50 and 52 are β 1 and β 2 , respectively, the input signal I in and the output signal I out are

Iout = Iin×(β21)I out = I in × (β 2 / β 1 )

의 관계를 갖는다. 이것을 이용하여, 입력된 시리얼 신호(예를 들면, B3)와 다른 크기의 제 2 패러렐 신호(예를 들면, C3)를 출력할 수 있다. 유기 EL에서 1색(예를 들면, 청색)의 발광 재료의 발광 효율이 나쁜 경우, 그 색의 발광부(62)에 대응하는 기억부(34)에서,Has a relationship. By using this, a second parallel signal (eg, C 3 ) having a different magnitude from the input serial signal (eg, B 3 ) can be output. When the luminous efficiency of one color (for example, blue) light emitting material is poor in the organic EL, in the storage unit 34 corresponding to the light emitting unit 62 of that color,

1<β21 1 <β 2 / β 1

이 되도록, 제 1 및 제 2 트랜지스터(50, 52)를 선택하고, 다른 색의 발광부(62)로의 전류(제 2 패러렐 신호(예를 들면, Cl, C2))보다도 큰 전류(제 2 패러렐 신호(예를 들면, C3))를 청색의 발광부(62)에 입력할 수 있다. R, G, B에 대응하는 트랜지스터의 이득 계수를 적절하게 설정함으로써 색 밸런스 등의 조정이 가능하다.The first and second transistors 50 and 52 are selected so that the current larger than the current (the second parallel signal (for example, C 1 , C 2 )) to the light emitting part 62 of a different color is obtained. Two parallel signals (for example, C 3 ) can be input to the blue light emitting unit 62. By appropriately setting the gain coefficients of the transistors corresponding to R, G, and B, color balance and the like can be adjusted.

이상의 동작에서, 도 7에 나타낸 바와 같이, 1개의 주사선(66)이 선택된 기간 1H에서 제 1 패러렐 신호 A1, …, An이 시리얼 신호 B1, …, Bn , 제 2 패러렐 신호 C1, …, Cn로 변환되면서, 패러렐 신호 출력부(10)로부터 동작부(60)에 입력된다.In the above operation, as shown in Fig. 7, the first parallel signal A 1 ... , A n is the serial signal B 1 ,. , B n , second parallel signal C 1 ,. , While being converted to C n , is input from the parallel signal output unit 10 to the operation unit 60.

본 실시예에서는, 제 1 및 제 2 패러렐 신호 Al, …, An 및 C1, …, Cn 은 패러렐 방식으로 전송하므로, 저속 구동으로 충분하고, 소비 전력을 작게 할 수 있고, 회로의 동작도 안정하다. 또한, 독립된 부품 상에 형성된 회로의 접속 부분을 시리얼 전송으로 함으로써, 접속 단자수를 삭감할 수 있다. 또한, 시리얼화의 정도와, 패러렐화의 정도를 최적화함으로써, 접속 단자수와 동작의 안정성이나 저속화 등의 밸런스를 잡을 수 있다.In this embodiment, the first and second parallel signal A l, ... , A n and C 1 ,. Since C n is transmitted in a parallel manner, low speed driving is sufficient, power consumption can be reduced, and circuit operation is stable. Moreover, the number of connection terminals can be reduced by making serial transmission the connection part of the circuit formed on independent components. In addition, by optimizing the degree of serialization and the degree of parallelization, it is possible to balance the number of connection terminals, the stability of the operation, the reduction in speed, and the like.

또한, 제 1 및 제 2 트랜지스터(50, 52)의 이득비(커런트 미러 회로의 이득비)를 적절하게 설정함으로써, 예를 들면 휘도의 조정이나 색 밸런스의 조정이 가능하다. 예를 들면, R(적), G(녹), 및 B(청)에서, 커런트 미러 회로의 이득비를 적절하게 설정함으로써, 색 밸런스를 조정하는 것이 가능하다.In addition, by appropriately setting the gain ratios (gain ratios of the current mirror circuits) of the first and second transistors 50 and 52, for example, the luminance and the color balance can be adjusted. For example, in R (red), G (green), and B (blue), it is possible to adjust the color balance by appropriately setting the gain ratio of the current mirror circuit.

(제 2 실시예)(Second embodiment)

도 8 및 도 9는 본 발명의 제 2 실시예에 따른 신호 전송 장치의 회로를 나타내는 도면이다. 도 8에 나타낸 바와 같이, 신호 전송 장치는 패러렐 신호 출력부(110)를 갖는다. 패러렐 신호 출력부(110)는 메모리(12)나 D/A 컨버터(14)를 갖는 등, 제 1 실시예의 패러렐 신호 출력부(10)와 같아도 좋다. 신호 전송 장치는 패러렐/시리얼 변환부(120)를 갖는다. 도 9에 나타낸 바와 같이, 신호 전송 장치는 시리얼/패러렐 변환부(130)를 갖는다.8 and 9 are diagrams illustrating a circuit of a signal transmission apparatus according to a second embodiment of the present invention. As shown in FIG. 8, the signal transmission device has a parallel signal output unit 110. The parallel signal output unit 110 may be the same as the parallel signal output unit 10 of the first embodiment, such as having a memory 12 or a D / A converter 14. The signal transmission device has a parallel / serial converter 120. As shown in FIG. 9, the signal transmission device has a serial / parallel converter 130.

패러렐 신호 출력부(110)와 패러렐/시리얼 변환부(120)는 제 1 패러렐 전송로(116)에 의해 접속되어 있다. 패러렐/시리얼 변환부(120)와 시리얼/패러렐 변환 부(130)는 시리얼 전송로(122)에 의해 접속되어 있다. 시리얼/패러렐 변환부(130)에는 제 2 패러렐 전송로(132)가 접속되어 있다.The parallel signal output unit 110 and the parallel / serial converter 120 are connected by a first parallel transmission path 116. The parallel / serial converter 120 and the serial / parallel converter 130 are connected by a serial transmission path 122. The second parallel transmission path 132 is connected to the serial / parallel conversion unit 130.

본 실시예에서, 제 1 패러렐 신호 D1, …, Dn의 수는 n이다. 제 1 패러렐 전송로(116)의 수는 n이다. 제 2 패러렐 전송로(132)의 수는 n이다.In the present embodiment, the first parallel signal D 1 ,... , The number of D n is n. The number of first parallel transmission paths 116 is n. The number of second parallel transmission paths 132 is n.

시리얼 전송로(122)의 수는 x이다. 시리얼 신호 E1, …, En의 열수는 x이다. 예를 들면, 컬러 디스플레이에서, 3색의 서브 화소(R, G, B)에 대응하여, 제 1 패러렐 신호 Dl, …, Dn을 3열의 시리얼 신호 E1, …, En으로 변환하여도 좋다. 상세하게는,The number of serial transmission paths 122 is x. Serial signal E 1 ,. The number of columns of E n is x. For example, in the color display, the first parallel signals D 1 ,... Corresponding to the three sub-pixels R, G, and B are provided. , D n is the serial signal E 1 ,. May be converted to E n . Specifically,

1그룹의 제 1 패러렐 신호 D1, …, Dn/3을 1열의 시리얼 신호 E1, …, E n/3으로 변환하고,First parallel signal D 1 ,. , D n / 3 is the serial signal E 1 ,. , E n / 3 ,

1그룹의 제 1 패러렐 신호 D(n/3)+1, …, Dn/2를 1열의 시리얼 신호 E(n/3)+1 , …, En/2으로 변환하고,First parallel signal D (n / 3) +1 of one group; , D n / 2 is the serial signal E (n / 3) +1 in one column. , E n / 2 ,

1그룹의 제 1 패러렐 신호 D(n/2)+1, …, Dn을 1열의 시리얼 신호 E(n/2)+1, …, En으로 변환하여도 좋다.First parallel signal D (n / 2) +1 of one group; , D n is the serial signal E (n / 2) +1 of one column; May be converted to E n .

본 실시예에서는, 도 8에 나타낸 샘플링 스위치 제어부(126)에 접속된 샘플링 스위칭 전송로(128)의 수는 n/x이다. 또한, 도 9에 나타낸 기입 스위치 제어부(142)에 접속된 기입 스위칭 전송로(144)의 수는 n/x이다.In this embodiment, the number of sampling switching transmission paths 128 connected to the sampling switch control unit 126 shown in FIG. 8 is n / x. In addition, the number of the write switching transmission paths 144 connected to the write switch control unit 142 shown in FIG. 9 is n / x.

도 9에 나타낸 바와 같이, 1열의 시리얼 신호 E1, …, En/3은 1그룹의 제 2 패러렐 신호 F1, …, Fn/3으로 변환되고,As shown in Fig. 9, serial signals E 1 ,. , E n / 3 is the second parallel signal F 1 ,. , F n / 3 ,

1열의 시리얼 신호 E(n/3)+1, …, En/2은 1그룹의 제 2 패러렐 신호 F(n/3)+1 , …, Fn/2으로 변환되고,Serial signal E (n / 3) +1 in one row; , E n / 2 is the second parallel signal F (n / 3) +1,. , F n / 2 ,

1열의 시리얼 신호 E(n/2)+1, …, En은 1그룹의 제 2 패러렐 신호 F(n/2)+1, …, Fn으로 변환된다.Serial signal E (n / 2) +1 in one column; , E n is the second parallel signal F (n / 2) +1 of one group. , F n is converted.

그 외의 구성 및 동작은 제 1 실시예에서 설명한 내용과 같다. 본 실시예에서도, 제 1 실시예에서 설명한 효과를 달성할 수 있다.Other configurations and operations are the same as those described in the first embodiment. Also in this embodiment, the effects described in the first embodiment can be achieved.

(제 3 실시예)(Third embodiment)

도 10은 본 발명의 제 3 실시예에 따른 전자 장치의 회로의 일부를 나타내는 도면이고, 도 11은 도 10에 나타낸 전자 장치가 갖는 신호 전송 장치의 회로의 일부를 나타내는 도면이다. 도 10에 나타낸 바와 같이, 본 실시예에 따른 전자 장치는 동작부(260)를 갖는다. 동작부(260)는 액정(262)을 갖는다. 이 전자 장치는 액정 장치(액정 디스플레이, 액정 프로젝터 등)이다. 이 점 및 이에 따라 필요한 변경점을 제외하고는, 본 실시예의 동작부(260)에는 제 1 실시예에서 설명한 동작부(60)의 내용이 적용가능하다.FIG. 10 is a view showing a part of a circuit of an electronic device according to a third embodiment of the present invention, and FIG. 11 is a view showing a part of a circuit of a signal transmission device of the electronic device shown in FIG. 10. As shown in FIG. 10, the electronic device according to the present embodiment has an operation unit 260. The operation unit 260 has a liquid crystal 262. This electronic device is a liquid crystal device (liquid crystal display, liquid crystal projector, etc.). Except for this and the necessary modifications, the contents of the operation unit 60 described in the first embodiment are applicable to the operation unit 260 of the present embodiment.

도 11에 나타낸 바와 같이, 본 실시예에 따른 신호 전송 장치는 시리얼/패러렐 변환부(230)를 갖는다. 시리얼/패러렐 변환부(230)에는 시리얼 전송로(222)에 전송된 시리얼 신호 G1, …, Gn이 입력된다. 시리얼 신호 G1, …, Gn 은 본 실시예에서는 전압 신호이다. 시리얼 패러렐 변환부(230)로부터 제 2 패러렐 전송로(232)로 제 2 패러렐 신호 H1, …, Hn이 전송된다. 제 2 패러렐 신호 H1, …, Hn은 전압 신호이다. 본 실시예에서는, 전압 신호가 출력되므로, 액정(262)을 구동할 수 있다.As shown in FIG. 11, the signal transmission apparatus according to the present embodiment has a serial / parallel converter 230. The serial / parallel conversion unit 230 includes serial signals G 1 ,... Transmitted to the serial transmission path 222. , G n is input. Serial signal G 1 ,. , G n is a voltage signal in this embodiment. The second parallel signal H 1 ,... From the serial parallel converter 230 to the second parallel transmission path 232. , H n is transmitted. Second parallel signal H 1 ,. , H n is the voltage signal. In this embodiment, since the voltage signal is output, the liquid crystal 262 can be driven.

시리얼/패러렐 변환부(230)는 복수의 기억부(234)를 갖는다. 각 기억부(234)는 커패시터(236)를 갖는다. 커패시터(236)는 1개의 시리얼 전송로(222)와 1개의 제 2 패러렐 전송로(232)를 접속하는 경로에 접속된 제 1 단자와, 일정 전위(예를 들면, 접지 전위)에 접속된 제 2 단자를 갖는다. 기입 스위치(238)는 커패시터(236)의 제 1 단자와 1개의 시리얼 전송로(222) 사이의 경로에 설치되어 있다. 판독 스위치(248)는 제 1 단자와 1개의 제 2 패러렐 전송로(232)사이의 경로에 설치되어 있다. 제 1 단자와 판독 스위치(248) 사이에 버퍼(예를 들면, 전압 폴로워(voltage follower) 회로나 증폭 회로 등의 피드백 회로)(250)가 접속되어 있어도 좋다.The serial / parallel converter 230 has a plurality of memory units 234. Each memory unit 234 has a capacitor 236. The capacitor 236 includes a first terminal connected to a path connecting one serial transmission line 222 and one second parallel transmission path 232 and a first terminal connected to a predetermined potential (for example, a ground potential). It has two terminals. The write switch 238 is provided in the path between the first terminal of the capacitor 236 and one serial transmission path 222. The read switch 248 is provided in the path between the first terminal and one second parallel transmission path 232. A buffer (eg, a feedback circuit such as a voltage follower circuit or an amplifier circuit) 250 may be connected between the first terminal and the read switch 248.

본 실시예에 의하면, 커패시터(236)에 전하를 축적하고, 전하에 따른 전압을 복수의 제 2 패러렐 전송로(232)의 1개에 인가할 수 있다. 그 외의 구성 및 동작에는 제 1 실시예에서 설명한 내용을 적용할 수 있다. 본 실시예에서도 제 1 실시예에서 설명한 효과를 달성할 수 있다.According to the present embodiment, charges are accumulated in the capacitor 236, and a voltage corresponding to the charges can be applied to one of the plurality of second parallel transfer paths 232. The contents described in the first embodiment can be applied to other configurations and operations. In this embodiment as well, the effects described in the first embodiment can be achieved.

본 실시예는 본 발명을 적용한 액정 표시 장치이지만, 액정(262) 대신에 전 압 구동되는 발광부(예를 들면, 무기 EL 소자)를 갖는 전자 장치에 본 실시예의 내용을 적용하여도 좋다. 그 경우, 각 발광부에 대응하여, 각각의 버퍼(250)가 설치되어 있어도 좋다. 버퍼(250)가 증폭 회로인 경우, 각 발광부의 발광 효율(예를 들면, 전압에 대한 발광 에너지(예를 들면, 발광 휘도)의 비)에 따라서, 버퍼(250)의 에너지 증폭율(또는, 귀환 특성)을 설정하여도 좋다. 예를 들면, R, G, B에서, 귀환 특성을 제어함으로써, 발광부의 색 밸런스의 조정을 할 수 있다.Although the present embodiment is a liquid crystal display device to which the present invention is applied, the contents of the present embodiment may be applied to an electronic device having a light emitting portion (for example, an inorganic EL element) which is driven by voltage instead of the liquid crystal 262. In that case, each buffer 250 may be provided corresponding to each light emitting part. When the buffer 250 is an amplifying circuit, the energy amplification ratio of the buffer 250 (or, in accordance with the light emission efficiency (for example, the ratio of light emission energy (for example, light emission luminance) to voltage) of each light emitting unit), Feedback characteristics) may be set. For example, in R, G, and B, the color balance can be adjusted by controlling the feedback characteristics.

(그 외의 실시예)(Other Examples)

본 발명에 따른 전자 기기의 예로서, 도 12에는 상기한 전자 장치(디스플레이)(2100)와, 그 조작부(2200)를 갖는 노트형 퍼스널 컴퓨터(2000)가 도시되어 있다. 도 13에는, 상기한 전자 장치(디스플레이)(3100)와, 그 조작부(3200)를 갖는 휴대 전화(3000)가 도시되어 있다.As an example of an electronic device according to the present invention, FIG. 12 shows a notebook personal computer 2000 having the above-described electronic device (display) 2100 and its operation unit 2200. FIG. 13 shows a mobile phone 3000 having the above-described electronic device (display) 3100 and its operation unit 3200.

본 발명은 상기한 실시예에 한정되는 것이 아니라, 각종의 변형이 가능하다. 예를 들면, 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들면, 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 결과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.The present invention is not limited to the above embodiment, and various modifications are possible. For example, the present invention includes a configuration substantially the same as the configuration described in the embodiment (for example, a configuration in which the functions, methods and results are the same, or a configuration in which the objectives and results are the same). In addition, this invention includes the structure which substituted the non-essential part of the structure demonstrated in the Example. Moreover, this invention includes the structure which shows the effect and the same effect as the structure demonstrated in the Example, or the structure which can achieve the same objective. Moreover, this invention includes the structure which added a well-known technique to the structure demonstrated in the Example.

상술한 바와 같이 본 발명에 따르면, 신호를 패러렐 방식으로 전송하므로, 저속 구동(저소비 전력)을 유지하면서도, 전송로를 감소시킬 수 있고, 상세하게는 안정한 저속 동작을 행하면서, 부품 간의 접속에 필요한 배선수나 접속부의 단자수를 저감할 수 있다.As described above, according to the present invention, since the signal is transmitted in a parallel manner, the transmission path can be reduced while maintaining the low-speed driving (low power consumption), and in detail, it is necessary for the connection between the components while performing stable low-speed operation. The number of wirings and the number of terminals of a connection part can be reduced.

Claims (53)

동기(同期)하여 병렬로 출력되는 복수의 제 1 패러렐(parallel) 신호를, 적어도 1라인의 시리얼(serial) 신호로 변환하는 패러렐/시리얼 변환부와,A parallel / serial conversion unit for converting a plurality of first parallel signals that are output in synchronization in parallel to at least one serial signal; 상기 패러렐/시리얼 변환부에서 변환된 상기 시리얼 신호를 전송하는 1개 또는 그 이상의 시리얼 전송로와,One or more serial transmission paths for transmitting the serial signals converted by the parallel / serial converter; 상기 복수의 제 1 패러렐 신호를 출력하는 패러렐 신호 출력부와,A parallel signal output unit configured to output the plurality of first parallel signals; 상기 복수의 제 1 패러렐 신호를 전송하는 복수의 제 1 패러렐 전송로와,A plurality of first parallel transmission paths for transmitting the plurality of first parallel signals; 상기 시리얼 신호를, 복수의 제 2 패러렐 신호로 변환하는 시리얼/패러렐 변환부와,A serial / parallel converter for converting the serial signal into a plurality of second parallel signals; 상기 복수의 제 2 패러렐 신호를 전송하는 복수의 제 2 패러렐 전송로를 갖고,Has a plurality of second parallel transmission paths for transmitting the plurality of second parallel signals, 상기 패러렐 신호 출력부와 상기 복수의 제 1 패러렐 전송로와 상기 패러렐/시리얼 변환부는 제 1 부품에 설치되고,The parallel signal output unit, the plurality of first parallel transmission paths and the parallel / serial conversion unit are provided in a first component, 상기 시리얼/패러렐 변환부와 상기 복수의 제 2 패러렐 전송로는 제 2 부품에 설치되고,The serial / parallel converter and the plurality of second parallel transmission paths are installed in a second component, 각각의 상기 시리얼 전송로는 상기 제 1 부품에 설치된 제 1 전송부와 상기 제 2 부품에 설치된 제 2 전송부를 갖고, 상기 제 1 및 제2 전송부는 접속되어 이루어지는 신호 전송 장치.Each said serial transmission path has a 1st transmission part provided in the said 1st component, and a 2nd transmission part provided in the said 2nd component, The said 1st and 2nd transmission part are connected. 제 1 항에 있어서,The method of claim 1, 상기 시리얼 신호는 전류 신호로서 출력되는 신호 전송 장치.And the serial signal is output as a current signal. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 복수의 제 1 패러렐 신호는 n 라인의 패러렐 전송이 되는 것이고,The plurality of first parallel signals are parallel transmission of n lines, 상기 복수의 제 1 패러렐 전송로의 수는 n이며,The number of the plurality of first parallel transmission paths is n, 상기 시리얼 신호는 1라인에 m개 연속하여 직렬 전송되는 것이고,The serial signal is serially transmitted m serially in one line, 상기 시리얼 신호는 n/m개의 라인으로 나누어 각각의 라인으로 직렬 전송되는 것이며,The serial signal is to be serially transmitted to each line divided into n / m lines, 상기 시리얼 전송로의 수는 n/m이고,The number of serial transmission paths is n / m, 상기 복수의 제 2 패러렐 전송로의 수는 n인 신호 전송 장치.And the number of the plurality of second parallel transmission paths is n. 제 1 항에 있어서,The method of claim 1, 상기 복수의 제 1 패러렐 신호는 n 라인의 패러렐 전송이 되는 것이고,The plurality of first parallel signals are parallel transmission of n lines, 상기 복수의 제 1 패러렐 전송로의 수는 n이며,The number of the plurality of first parallel transmission paths is n, 상기 시리얼 신호는 x개의 라인으로 나누어 각각의 라인으로 직렬 전송되는 것이고,The serial signal is divided into x lines and serially transmitted on each line. 상기 시리얼 전송로의 수는 x이며,The number of the serial transmission paths is x, 상기 복수의 제 2 패러렐 전송로의 수는 n인 신호 전송 장치.And the number of the plurality of second parallel transmission paths is n. 제 1 항, 제 2 항, 제 10 항 또는 제 11 항 중의 어느 한 항에 있어서,The method according to any one of claims 1, 2, 10 or 11, 상기 복수의 제 1 패러렐 신호는 아날로그 신호인 신호 전송 장치.And the plurality of first parallel signals are analog signals. 제 10 항 또는 제 11 항에 있어서,The method of claim 10 or 11, 상기 패러렐/시리얼 변환부는 상기 복수의 제 1 패러렐 전송로 중 1 그룹의 전송로와, 1개의 상기 시리얼 전송로의 접속을 전환하는 샘플링 스위치를 갖는 신호 전송 장치.And the parallel / serial conversion section has a sampling switch for switching the connection of one group of the plurality of first parallel transmission paths and the connection of one serial transmission path. 제 13 항에 있어서,The method of claim 13, 복수의 상기 샘플링 스위치가 설치되고,A plurality of said sampling switches are provided, 각각의 상기 샘플링 스위치는 상기 1그룹의 제 1 패러렐 전송로 중 1개의 전송로와, 1개의 상기 시리얼 전송로 사이의 경로에 설치되어 이루어지는 신호 전송 장치.And each sampling switch is provided in a path between one of the first parallel transmission paths of the group and one serial transmission path. 제 14 항에 있어서,The method of claim 14, 상기 패러렐/시리얼 변환부는 상기 복수의 샘플링 스위치를 순번대로 온으로 하도록 제어하는 샘플링 스위치 제어부를 더 갖는 신호 전송 장치.And the parallel / serial converting unit further comprises a sampling switch control unit which controls the plurality of sampling switches to be sequentially turned on. 제 15 항에 있어서,The method of claim 15, 상기 패러렐/시리얼 변환부는 상기 샘플링 스위치 제어부와 상기 복수의 샘플링 스위치의 제어 단자를 접속하는 복수의 샘플링 스위칭 전송로를 더 갖고,The parallel / serial converter further has a plurality of sampling switching transmission paths connecting the sampling switch control unit and control terminals of the plurality of sampling switches. 상기 샘플링 스위치 제어부는 상기 복수의 샘플링 스위칭 전송로에, 순차적으로 샘플링 스위칭 신호를 전송하는 신호 전송 장치.And the sampling switch control unit sequentially transmits a sampling switching signal to the plurality of sampling switching transmission paths. 제 10 항에 있어서,The method of claim 10, 상기 패러렐/시리얼 변환부는 상기 복수의 제 1 패러렐 전송로 중 1 그룹의 전송로와, 1개의 상기 시리얼 전송로의 접속을 전환하는 복수의 샘플링 스위치를 갖고,The parallel / serial converter has a plurality of sampling switches for switching a connection of one group of the plurality of first parallel transmission paths and one serial transmission path, 각각의 상기 샘플링 스위치는 상기 1 그룹의 제 1 패러렐 전송로 중 1개의 전송로와, 1개의 상기 시리얼 전송로 사이의 경로에 설치되고,Each said sampling switch is installed in a path between one of said first parallel transmission paths of said group and one said serial transmission path, 상기 패러렐/시리얼 변환부는 상기 복수의 샘플링 스위치를 순번대로 온으로 하도록 제어하는 샘플링 스위치 제어부를 더 갖고,The parallel / serial converter further includes a sampling switch controller for controlling the plurality of sampling switches to be sequentially turned on, 상기 패러렐/시리얼 변환부는 상기 샘플링 스위치 제어부와 상기 복수의 샘플링 스위치의 제어 단자를 접속하는 복수의 샘플링 스위칭 전송로를 더 갖고,The parallel / serial converter further has a plurality of sampling switching transmission paths connecting the sampling switch control unit and control terminals of the plurality of sampling switches. 상기 샘플링 스위치 제어부는 상기 복수의 샘플링 스위칭 전송로에, 순차적으로 샘플링 스위칭 신호를 전송하고,The sampling switch control unit sequentially transmits a sampling switching signal to the plurality of sampling switching transmission paths. 상기 복수의 샘플링 스위칭 전송로의 수는 m인 신호 전송 장치.And the number of the plurality of sampling switching transmission paths is m. 제 11 항에 있어서,The method of claim 11, 상기 패러렐/시리얼 변환부는 상기 복수의 제 1 패러렐 전송로 중 1 그룹의 전송로와, 1개의 상기 시리얼 전송로의 접속을 전환하는 복수의 샘플링 스위치를 갖고,The parallel / serial converter has a plurality of sampling switches for switching a connection of one group of the plurality of first parallel transmission paths and one serial transmission path, 각각의 상기 샘플링 스위치는 상기 1 그룹의 제 1 패러렐 전송로 중 1개의 전송로와, 1개의 상기 시리얼 전송로 사이의 경로에 설치되고,Each said sampling switch is installed in a path between one of said first parallel transmission paths of said group and one said serial transmission path, 상기 패러렐/시리얼 변환부는 상기 복수의 샘플링 스위치를 순번대로 온으로 하도록 제어하는 샘플링 스위치 제어부를 더 갖고,The parallel / serial converter further includes a sampling switch controller for controlling the plurality of sampling switches to be sequentially turned on, 상기 패러렐/시리얼 변환부는 상기 샘플링 스위치 제어부와 상기 복수의 샘플링 스위치의 제어 단자를 접속하는 복수의 샘플링 스위칭 전송로를 더 갖고,The parallel / serial converter further has a plurality of sampling switching transmission paths connecting the sampling switch control unit and control terminals of the plurality of sampling switches. 상기 샘플링 스위치 제어부는 상기 복수의 샘플링 스위칭 전송로에, 순차적으로 샘플링 스위칭 신호를 전송하고,The sampling switch control unit sequentially transmits a sampling switching signal to the plurality of sampling switching transmission paths. 상기 복수의 샘플링 스위칭 전송로의 수는 n/x인 신호 전송 장치.And the number of the plurality of sampling switching transmission paths is n / x. 제 10 항 또는 제 11 항에 있어서,The method of claim 10 or 11, 상기 시리얼/패러렐 변환부는 복수의 기억부를 갖고, 각각의 상기 기억부는 상기 시리얼 신호 중 1개에 대응하는 정보를 기억하는 신호 전송 장치.And said serial / parallel conversion section has a plurality of storage sections, and each said storage section stores information corresponding to one of said serial signals. 제 19 항에 있어서,The method of claim 19, 각각의 상기 기억부는 상기 정보를 기억하는 기억 매체와, 상기 기억 매체에 상기 정보를 기입하기 위한 기입 스위치와, 상기 기억 매체로부터 상기 정보를 판독하기 위한 판독 스위치를 갖는 신호 전송 장치.Wherein each of said storage sections has a storage medium for storing the information, a write switch for writing the information on the storage medium, and a read switch for reading the information from the storage medium. 제 20 항에 있어서,The method of claim 20, 상기 시리얼/패러렐 변환부는 상기 복수의 기억부 중 1그룹의 기억부에서, 상기 기입 스위치를 순번대로 온으로 하도록 제어하는 기입 스위치 제어부를 더 갖는 신호 전송 장치.And the serial / parallel conversion section further comprises a write switch control section for controlling the write switches to be sequentially turned on in one group of the plurality of storage sections. 제 21 항에 있어서,The method of claim 21, 상기 시리얼/패러렐 변환부는 상기 기입 스위치 제어부와 상기 기입 스위치의 제어 단자를 접속하는 복수의 기입 스위칭 전송로를 더 갖고,The serial / parallel converter further has a plurality of write switching transmission paths connecting the write switch control unit and the control terminal of the write switch, 상기 기입 스위치 제어부는 상기 복수의 기입 스위칭 전송로에, 순차적으로 기입 스위칭 신호를 전송하는 신호 전송 장치.And the write switch control unit sequentially transmits a write switching signal to the plurality of write switching transmission paths. 제 10 항에 있어서,The method of claim 10, 상기 시리얼/패러렐 변환부는 복수의 기억부를 갖고, 각각의 상기 기억부는 상기 시리얼 신호 중 1개에 대응하는 정보를 기억하고,The serial / parallel conversion section has a plurality of storage sections, each of the storage sections stores information corresponding to one of the serial signals, 각각의 상기 기억부는 상기 정보를 기억하는 기억 매체와, 상기 기억 매체에 상기 정보를 기입하기 위한 기입 스위치와, 상기 기억 매체로부터 상기 정보를 판독하기 위한 판독 스위치를 갖고,Each of the storage units has a storage medium for storing the information, a write switch for writing the information on the storage medium, and a read switch for reading the information from the storage medium, 상기 시리얼/패러렐 변환부는 상기 복수의 기억부 중 1 그룹의 기억부에서, 상기 기입 스위치를 순번대로 온으로 하도록 제어하는 기입 스위치 제어부를 더 갖고,The serial / parallel conversion section further has a write switch control section for controlling the write switches to be sequentially turned on in the storage section of the group of the plurality of storage sections, 상기 시리얼/패러렐 변환부는 상기 기입 스위치 제어부와 상기 기입 스위치의 제어 단자를 접속하는 복수의 기입 스위칭 전송로를 더 갖고,The serial / parallel converter further has a plurality of write switching transmission paths connecting the write switch control unit and the control terminal of the write switch, 상기 기입 스위치 제어부는 상기 복수의 기입 스위칭 전송로에, 순차적으로 기입 스위칭 신호를 전송하고,The write switch control unit sequentially transmits a write switching signal to the plurality of write switching transmission paths, 상기 복수의 기입 스위칭 전송로의 수는 m인 신호 전송 장치.And the number of the plurality of write switching transmission paths is m. 제 11 항에 있어서,The method of claim 11, 상기 시리얼/패러렐 변환부는 복수의 기억부를 갖고, 각각의 상기 기억부는 상기 시리얼 신호 중 1개에 대응하는 정보를 기억하고,The serial / parallel conversion section has a plurality of storage sections, each of the storage sections stores information corresponding to one of the serial signals, 각각의 상기 기억부는 상기 정보를 기억하는 기억 매체와, 상기 기억 매체에 상기 정보를 기입하기 위한 기입 스위치와, 상기 기억 매체로부터 상기 정보를 판독하기 위한 판독 스위치를 갖고,Each of the storage units has a storage medium for storing the information, a write switch for writing the information on the storage medium, and a read switch for reading the information from the storage medium, 상기 시리얼/패러렐 변환부는 상기 복수의 기억부 중 1 그룹의 기억부에서, 상기 기입 스위치를 순번대로 온으로 하도록 제어하는 기입 스위치 제어부를 더 갖고,The serial / parallel conversion section further has a write switch control section for controlling the write switches to be sequentially turned on in the storage section of the group of the plurality of storage sections, 상기 시리얼/패러렐 변환부는 상기 기입 스위치 제어부와 상기 기입 스위치의 제어 단자를 접속하는 복수의 기입 스위칭 전송로를 더 갖고,The serial / parallel converter further has a plurality of write switching transmission paths connecting the write switch control unit and the control terminal of the write switch, 상기 기입 스위치 제어부는 상기 복수의 기입 스위칭 전송로에, 순차적으로 기입 스위칭 신호를 전송하고,The write switch control unit sequentially transmits a write switching signal to the plurality of write switching transmission paths, 상기 복수의 기입 스위칭 전송로의 수는 n/x인 신호 전송 장치.And the number of the plurality of write switching transmission paths is n / x. 제 20 항에 있어서,The method of claim 20, 상기 기억 매체는 커패시터로서, 상기 정보로서 전하를 보유하는 신호 전송 장치.And the storage medium is a capacitor, and retains charge as the information. 제 25 항에 있어서,The method of claim 25, 상기 복수의 제 2 패러렐 신호 각각은 전류 신호인 신호 전송 장치.And each of the plurality of second parallel signals is a current signal. 제 26 항에 있어서.The method of claim 26. 각각의 상기 기억부는 제 1 및 제 2 트랜지스터를 갖고,Each said storage part has a first and a second transistor, 상기 제 1 및 제 2 트랜지스터 각각은 제 1, 제 2 및 제 3 단자를 갖고,Each of the first and second transistors has first, second and third terminals, 상기 제 1 및 제 2 단자 간을 흐르는 전류가 상기 제 1 및 제 3 단자 간에 인가되는 전압에 의해 제어되고,A current flowing between the first and second terminals is controlled by a voltage applied between the first and third terminals, 상기 제 1 및 제 2 트랜지스터의 상기 제 1 단자끼리가 접속되고, 상기 제 3 단자끼리가 접속되고,The first terminals of the first and second transistors are connected, the third terminals are connected, 상기 제 1 트랜지스터의 상기 제 2 및 제 3 단자가 접속되고,The second and third terminals of the first transistor are connected, 1개의 상기 시리얼 전송로와 상기 제 1 트랜지스터의 상기 제 2 단자가 접속되고,The one serial transmission path and the second terminal of the first transistor are connected, 상기 복수의 제 2 패러렐 전송로 중 1개와 상기 제 2 트랜지스터의 상기 제 2 단자가 접속되고,One of the plurality of second parallel transmission paths and the second terminal of the second transistor are connected, 상기 커패시터는 상기 제 3 단자와, 상기 제 1 단자 사이에 접속되어 이루어지는 신호 전송 장치.And the capacitor is connected between the third terminal and the first terminal. 제 27 항에 있어서,The method of claim 27, 상기 기입 스위치는 제 1 및 제 2 경로의 온·오프 동작을 행하고,The write switch performs on / off operation of the first and second paths, 상기 제 1 경로는 상기 제 1 트랜지스터의 상기 제 2 단자와 1개의 상기 시리얼 전송로 사이에 있고,The first path is between the second terminal of the first transistor and one serial transmission path, 상기 제 2 경로는 상기 제 1 경로와 상기 제 1 트랜지스터의 상기 제 2 단자 사이의 경로로부터 분기하여 상기 제 3 단자에 이르는 경로인 신호 전송 장치.And the second path is a path branching from the path between the first path and the second terminal of the first transistor to the third terminal. 제 27 항에 있어서,The method of claim 27, 상기 제 1 및 제 2 트랜지스터는 전계 효과 트랜지스터로서, 상기 제 1 및 제 2 단자는 소스 및 드레인 단자이고, 상기 제 3 단자는 게이트 단자인 신호 전송 장치.And the first and second transistors are field effect transistors, wherein the first and second terminals are source and drain terminals, and the third terminal is a gate terminal. 제 27 항에 있어서,The method of claim 27, 상기 복수의 기억부 중 적어도 1개의 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득이 같고,In at least one storage unit of the plurality of storage units, the gains of the first and second transistors are the same, 상기 적어도 1개의 기억부로의 입력 신호와 출력 신호의 크기가 같은 신호 전송 장치.And a signal transmission device having the same magnitude of an input signal and an output signal to the at least one storage unit. 제 27 항에 있어서,The method of claim 27, 상기 복수의 기억부 중 적어도 1개의 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득이 다르고,In at least one storage unit of the plurality of storage units, gains of the first and second transistors are different, 상기 적어도 1개의 기억부로의 입력 신호와 출력 신호의 크기가 다른 신호 전송 장치.And a signal transmission device having different magnitudes of an input signal and an output signal to the at least one storage unit. 제 25 항에 있어서,The method of claim 25, 상기 시리얼 신호는 전압 신호로서 출력되고,The serial signal is output as a voltage signal, 상기 복수의 제 2 패러렐 신호 각각은 전압 신호인 신호 전송 장치.And each of the plurality of second parallel signals is a voltage signal. 제 32 항에 있어서,The method of claim 32, 상기 커패시터는 1개의 상기 시리얼 전송로와 상기 복수의 제 2 패러렐 전송로 중 1개를 접속하는 경로에 접속된 제 1 단자와, 일정 전위에 접속된 제 2 단자를 갖고,The capacitor has a first terminal connected to a path connecting one of the serial transmission path and one of the plurality of second parallel transmission paths, and a second terminal connected to a constant potential, 상기 기입 스위치는 상기 제 1 단자와 1개의 상기 시리얼 전송로 사이의 경로에 설치되고,The write switch is provided in a path between the first terminal and one serial transmission path; 상기 판독 스위치는 상기 제 1 단자와 상기 복수의 제 2 패러렐 전송로 중의 1개 사이의 경로에 설치되어 이루어지는 신호 전송 장치.The read switch is provided in a path between the first terminal and one of the plurality of second parallel transmission paths. 제 33 항에 있어서,The method of claim 33, wherein 상기 제 1 단자와 상기 판독 스위치 사이에 접속된 버퍼를 더 갖는 신호 전송 장치.And a buffer connected between the first terminal and the read switch. 신호 전송 장치와,Signal transmission device, 동작부를 갖고,Has an operating unit, 상기 신호 전송 장치는,The signal transmission device, 동기하여 병렬로 출력되는 복수의 제 1 패러렐 신호를 적어도 1 라인의 시리얼 신호로 변환하는 패러렐/시리얼 변환부와,A parallel / serial converter for converting a plurality of first parallel signals synchronously outputted in parallel into serial signals of at least one line; 상기 패러렐/시리얼 변환부에서 변환된 상기 시리얼 신호를 전송하는 1개 또는 그 이상의 시리얼 전송로와,One or more serial transmission paths for transmitting the serial signals converted by the parallel / serial converter; 상기 복수의 제 1 패러렐 신호를 출력하는 패러렐 신호 출력부와,A parallel signal output unit configured to output the plurality of first parallel signals; 상기 복수의 제 1 패러렐 신호를 전송하는 복수의 제 1 패러렐 전송로와,A plurality of first parallel transmission paths for transmitting the plurality of first parallel signals; 상기 시리얼 신호를 복수의 제 2 패러렐 신호로 변환하는 시리얼/패러렐 변환부와,A serial / parallel converter configured to convert the serial signal into a plurality of second parallel signals; 상기 복수의 제 2 패러렐 신호를 전송하는 복수의 제 2 패러렐 전송로를 갖고,Has a plurality of second parallel transmission paths for transmitting the plurality of second parallel signals, 상기 패러렐 신호 출력부와, 상기 복수의 제 1 패러렐 전송로와, 상기 패러렐/시리얼 변환부는 제 1 부품에 설치되어 이루어지고,The parallel signal output unit, the plurality of first parallel transmission paths, and the parallel / serial conversion unit are provided in a first component, 상기 시리얼/패러렐 변환부와, 상기 복수의 제 2 패러렐 전송로는 제 2 부품에 설치되어 이루어지고,The serial / parallel conversion unit and the plurality of second parallel transmission paths are installed in a second component, 상기 동작부는 상기 제 2 부품에 설치되고,The operation unit is installed in the second component, 각각의 상기 시리얼 전송로는 상기 제 1 부품에 설치된 제 1 전송부와 상기 제 2 부품에 설치된 제 2 전송부를 갖고, 상기 제 1 및 제 2 전송부는 접속되고,Each of the serial transmission paths has a first transmission part provided in the first part and a second transmission part provided in the second part, the first and second transmission parts being connected, 상기 복수의 제 1 패러렐 신호에 따라서 상기 동작부를 작동시키는 전자 장치.The electronic device operates the operation unit according to the plurality of first parallel signals. 제 35 항에 있어서,36. The method of claim 35 wherein 상기 동작부는 표시부이며,The operation unit is a display unit, 상기 복수의 제 2 패러렐 전송로는 데이터선인 전자 장치.And the plurality of second parallel transmission paths are data lines. 제 36 항에 있어서,The method of claim 36, 상기 동작부는 복수의 발광부를 갖는 전자 장치.The operation unit has a plurality of light emitting unit. 제 37 항에 있어서,The method of claim 37, 상기 시리얼/패러렐 변환부는 복수의 기억부를 갖고, 각각의 상기 기억부는 상기 시리얼 신호 중 1개에 대응하는 정보를 기억하고,The serial / parallel conversion section has a plurality of storage sections, each of the storage sections stores information corresponding to one of the serial signals, 각각의 상기 기억부는 상기 정보를 기억하는 기억 매체와, 상기 기억 매체에 상기 정보를 기입하기 위한 기입 스위치와, 상기 기억 매체로부터 상기 정보를 판독하기 위한 판독 스위치를 갖고,Each of the storage units has a storage medium for storing the information, a write switch for writing the information on the storage medium, and a read switch for reading the information from the storage medium, 상기 기억 매체는 커패시터로서, 상기 정보로서 전하를 보유하고,The storage medium is a capacitor, which holds charge as the information, 상기 복수의 제 2 패러렐 신호 각각은 전류 신호이고,Each of the plurality of second parallel signals is a current signal, 각각의 상기 기억부는 제 1 및 제 2 트랜지스터를 갖고,Each said storage part has a first and a second transistor, 상기 제 1 및 제 2 트랜지스터 각각은 제 1, 제 2 및 제 3 단자를 갖고,Each of the first and second transistors has first, second and third terminals, 상기 제 1 및 제 2 단자 간을 흐르는 전류가 상기 제 1 및 제 3 단자 간에 인가되는 전압에 의해 제어되고,A current flowing between the first and second terminals is controlled by a voltage applied between the first and third terminals, 상기 제 1 및 제 2 트랜지스터의 상기 제 1 단자끼리가 접속되고, 상기 제 3 단자끼리가 접속되고,The first terminals of the first and second transistors are connected, the third terminals are connected, 상기 제 1 트랜지스터의 상기 제 2 및 제 3 단자가 접속되고,The second and third terminals of the first transistor are connected, 1개의 상기 시리얼 전송로와 상기 제 1 트랜지스터의 상기 제 2 단자가 접속되고,The one serial transmission path and the second terminal of the first transistor are connected, 상기 복수의 제 2 패러렐 전송로 중 1개와 상기 제 2 트랜지스터의 상기 제 2 단자가 접속되고,One of the plurality of second parallel transmission paths and the second terminal of the second transistor are connected, 상기 커패시터는 상기 제 3 단자와, 상기 제 1 단자 사이에 접속되어 이루어지고,The capacitor is connected between the third terminal and the first terminal, 상기 복수의 기억부 중 적어도 1개의 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득이 다르고,In at least one storage unit of the plurality of storage units, gains of the first and second transistors are different, 상기 적어도 1개의 기억부로의 입력 신호와 출력 신호의 크기가 다르고,Magnitudes of an input signal and an output signal to the at least one storage unit are different; 상기 복수의 발광부는 복수색의 광을 발하는 것이며, 각각의 발광부는 어느 1색의 광을 발하는 것이고,The plurality of light emitting parts emit light of a plurality of colors, and each of the light emitting parts emits light of any one color, 적어도 1색의 상기 발광부는 발광 효율이 다른 색의 발광부와 다르고,The light emitting part of at least one color is different from the light emitting part of different colors, 각각의 상기 기억부는 각 색의 상기 발광부에 대응하여 설치되고,Each of the storage units is provided corresponding to the light emitting units of respective colors, 상기 발광 효율에 따라서 각각의 기억부에서 상기 제 1 및 제 2 트랜지스터의 이득비가 설정되어 이루어지는 전자 장치.And the gain ratios of the first and second transistors are set in the storage units according to the luminous efficiency. 제 38 항에 있어서,The method of claim 38, 어느 1색의 상기 발광부에 대응하는 상기 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득비가 1이며,In the storage section corresponding to the light emitting section of any one color, the gain ratio of the first and second transistors is 1, 다른 2개 이상의 색의 상기 발광부에 대응하는 상기 기억부에서 상기 제 1 및 제 2 트랜지스터의 이득비가 1 이외로 설정되어 이루어지는 전자 장치.The electronic device of which the gain ratio of the said 1st and 2nd transistor is set to other than 1 in the said memory | storage part corresponding to the said light emitting part of two or more other colors. 제 37 항에 있어서,The method of claim 37, 상기 제 1 단자와 상기 판독 스위치 사이에 접속된 버퍼를 더 갖고,Further having a buffer connected between said first terminal and said read switch, 상기 시리얼/패러렐 변환부는 복수의 기억부를 갖고, 각각의 상기 기억부는 상기 시리얼 신호 중 1개에 대응하는 정보를 기억하고,The serial / parallel conversion section has a plurality of storage sections, each of the storage sections stores information corresponding to one of the serial signals, 각각의 상기 기억부는 상기 정보를 기억하는 기억 매체와, 상기 기억 매체에 상기 정보를 기입하기 위한 기입 스위치와, 상기 기억 매체로부터 상기 정보를 판독하기 위한 판독 스위치를 갖고,Each of the storage units has a storage medium for storing the information, a write switch for writing the information on the storage medium, and a read switch for reading the information from the storage medium, 상기 기억 매체는 커패시터로서, 상기 정보로서 전하를 보유하고,The storage medium is a capacitor, which holds charge as the information, 상기 시리얼 신호는 전압 신호로서 출력되고,The serial signal is output as a voltage signal, 상기 복수의 제 2 패러렐 신호 각각은 전압 신호이고,Each of the plurality of second parallel signals is a voltage signal, 상기 커패시터는 1개의 상기 시리얼 전송로와 상기 복수의 제 2 패러렐 전송로 중 1개를 접속하는 경로에 접속된 제 1 단자와, 일정 전위에 접속된 제 2 단자를 갖고,The capacitor has a first terminal connected to a path connecting one of the serial transmission path and one of the plurality of second parallel transmission paths, and a second terminal connected to a constant potential, 상기 기입 스위치는 상기 제 1 단자와 1개의 상기 시리얼 전송로 사이의 경로에 설치되고,The write switch is provided in a path between the first terminal and one serial transmission path; 상기 판독 스위치는 상기 제 1 단자와 상기 복수의 제 2 패러렐 전송로 중 1개 사이의 경로에 설치되어 이루어지고,The read switch is provided in a path between the first terminal and one of the plurality of second parallel transmission paths, 상기 복수의 발광부는 복수색의 광을 발하는 것이며, 각각의 발광부는 어느 1색의 광을 발하는 것이고,The plurality of light emitting parts emit light of a plurality of colors, and each of the light emitting parts emits light of any one color, 적어도 1색의 상기 발광부는 발광 효율이 다른 색의 발광부와 다르고,The light emitting part of at least one color is different from the light emitting part of different colors, 각각의 상기 버퍼는 각 색의 상기 발광부에 대응하여 설치되고,Each said buffer is provided corresponding to the said light emitting part of each color, 상기 발광 효율에 따라서 상기 버퍼의 에너지 증폭율이 설정되어 이루어지는 전자 장치.The energy amplification ratio of the buffer is set in accordance with the luminous efficiency. 제 35 항에 있어서,36. The method of claim 35 wherein 상기 동작부에는 액정이 설치되어 이루어지는 전자 장치.The electronic device is provided with a liquid crystal in the operation unit. 제 35 항 내지 제 41 항 중 어느 한 항에 기재된 전자 장치와,The electronic device according to any one of claims 35 to 41, 상기 전자 장치의 조작부An operation unit of the electronic device 를 갖는 전자 기기.Electronic device having. (a) 동기하여 병렬로 출력되는 복수의 제 1 패러렐 신호를, 패러렐 신호 출력부로부터 출력하여 복수의 제 1 패러렐 전송로에 전송하는 것,(a) synchronously outputting a plurality of first parallel signals output in parallel from the parallel signal output section to be transmitted to the plurality of first parallel transmission paths, (b) 패러렐/시리얼 변환부에 의해 상기 복수의 제 1 패러렐 신호를, 적어도 1라인의 시리얼 신호로 변환하여 1 또는 그 이상의 시리얼 전송로에 전송하는 것, 및(b) converting the plurality of first parallel signals into at least one line serial signal by means of a parallel / serial conversion unit and transmitting them to one or more serial transmission paths, and (c) 시리얼/패러렐 변환부에 의해 상기 시리얼 신호를, 복수의 제 2 패러렐 신호로 변환하여 복수의 제 2 패러렐 전송로에 전송하는 것(c) converting the serial signal into a plurality of second parallel signals by a serial / parallel converter and transmitting the plurality of second parallel transmission paths; 을 포함하고,Including, 상기 패러렐 신호 출력부와, 상기 복수의 제 1 패러렐 전송로와, 상기 패러렐/시리얼 변환부는 제 1 부품에 설치되고,The parallel signal output unit, the plurality of first parallel transmission paths, and the parallel / serial conversion unit are provided in a first component, 상기 시리얼/패러렐 변환부와, 상기 복수의 제 2 패러렐 전송로는 제 2 부품에 설치되고,The serial / parallel conversion unit and the plurality of second parallel transmission paths are installed in a second component, 각각의 상기 시리얼 전송로는 상기 제 1 부품에 설치된 제 1 전송부와, 상기 제 2 부품에 설치된 제 2 전송부를 갖고, 상기 제 1 및 제 2 전송부는 접속되어 이루어지는 신호 전송 방법.Each of the serial transmission paths has a first transmission part provided in the first part, a second transmission part provided in the second part, and the first and second transmission parts are connected. 제 43 항에 있어서,The method of claim 43, 상기 (b) 공정에서, 샘플링 스위치에 의해, 상기 복수의 제 1 패러렐 전송로 중 1그룹의 전송로와, 1개의 상기 시리얼 전송로의 접속을 전환하는 신호 전송 방법.In the step (b), a sampling switch switches a connection between one group of transmission paths of the plurality of first parallel transmission paths and one serial transmission path. 제 44 항에 있어서,The method of claim 44, 복수의 상기 샘플링 스위치가 설치되고,A plurality of said sampling switches are provided, 각각의 상기 샘플링 스위치는 상기 1그룹의 전송로 중 1개의 전송로와, 1개의 상기 시리얼 전송로의 사이의 경로에 설치되어 이루어지고,Each sampling switch is provided in a path between one of the transmission paths of the group and one of the serial transmission paths, 상기 (b) 공정에서, 샘플링 스위치 제어부에 의해 상기 복수의 샘플링 스위치를 순번대로 온으로 하도록 제어하는 신호 전송 방법.And in the step (b), controlling the sampling switches to turn on the plurality of sampling switches in order. 제 45 항에 있어서,The method of claim 45, 상기 패러렐/시리얼 변환부는 상기 샘플링 스위치 제어부와 상기 복수의 샘플링 스위치의 제어 단자를 접속하는 복수의 샘플링 스위칭 전송로를 더 갖고,The parallel / serial converter further has a plurality of sampling switching transmission paths connecting the sampling switch control unit and control terminals of the plurality of sampling switches. 상기 (b) 공정에서, 상기 샘플링 스위치 제어부에 의해 상기 복수의 샘플링 스위칭 전송로에 순차적으로 샘플링 스위칭 신호를 전송하는 신호 전송 방법.And (b) in the step (b), sequentially transmitting sampling switching signals to the plurality of sampling switching transmission paths by the sampling switch control unit. 제 43 항에 있어서,The method of claim 43, 상기 시리얼/패러렐 변환부는 복수의 기억부를 갖고,The serial / parallel conversion section has a plurality of storage sections, 상기 (c) 공정에서, 각각의 상기 기억부에 상기 시리얼 신호 중 1개에 대응하는 정보를 기억하는 신호 전송 방법.In the step (c), storing information corresponding to one of the serial signals in each of the storage units. 제 47 항에 있어서,The method of claim 47, 각각의 상기 기억부는 상기 정보를 기억하는 기억 매체와, 상기 기억 매체에 상기 정보를 기입하기 위한 기입 스위치와, 상기 기억 매체로부터 상기 정보를 판독하기 위한 판독 스위치를 갖고,Each of the storage units has a storage medium for storing the information, a write switch for writing the information on the storage medium, and a read switch for reading the information from the storage medium, 상기 (c) 공정에서, 기입 스위치 제어부에 의해 상기 복수의 기억부 중 1그룹의 기억부에서, 상기 기입 스위치를 순번대로 온으로 하도록 제어하는 신호 전송 방법.In the step (c), the write switch control unit controls the write switch to turn on the write switch sequentially in the storage unit of the plurality of storage units. 제 48 항에 있어서,49. The method of claim 48 wherein 상기 시리얼/패러렐 변환부는 상기 기입 스위치 제어부와 상기 기입 스위치의 제어 단자를 접속하는 복수의 기입 스위칭 전송로를 더 갖고,The serial / parallel converter further has a plurality of write switching transmission paths connecting the write switch control unit and the control terminal of the write switch, 상기 (c) 공정에서, 상기 기입 스위치 제어부에 의해 상기 복수의 기입 스위칭 전송로에 순차적으로 기입 스위칭 신호를 전송하는 신호 전송 방법.And in the step (c), sequentially transmitting a write switching signal to the plurality of write switching transmission paths by the write switch control unit. 제 48 항 또는 제 49 항에 있어서,The method of claim 48 or 49, 상기 기억 매체는 커패시터이며,The storage medium is a capacitor, 각각의 상기 기억부는 제 1 및 제 2 트랜지스터를 갖고,Each said storage part has a first and a second transistor, 상기 (c) 공정에서, 상기 제 1 트랜지스터를 흐르는 전류의 제어 전압에 따른 전하를 상기 커패시터에 축적하고, 상기 전하에 따른 전압에 의해 상기 제 2 트랜지스터를 제어하여, 상기 복수의 제 2 패러렐 전송로 중 1개에 전류를 흐르게 하는 신호 전송 방법.In the step (c), the charge according to the control voltage of the current flowing through the first transistor is accumulated in the capacitor, and the second transistor is controlled by the voltage according to the charge, so that the plurality of second parallel transmission paths are provided. A signal transmission method that causes a current to flow in either. 제 50 항에 있어서,51. The method of claim 50, 상기 복수의 기억부 중 적어도 1개의 기억부에서 상기 제 1 및 제 2 트랜지스터의 이득이 같고,The gain of the first and second transistors is the same in at least one of the plurality of storage units, 상기 (c) 공정에서, 상기 적어도 1개의 기억부에 입력된 전류와 같은 크기의 전류를 출력하는 신호 전송 방법.And in the step (c), outputting a current having the same magnitude as that input to the at least one storage unit. 제 50 항에 있어서,51. The method of claim 50, 상기 복수의 기억부 중 적어도 1개의 기억부에서, 상기 제 1 및 제 2 트랜지스터의 이득이 다르고,In at least one storage unit of the plurality of storage units, gains of the first and second transistors are different, 상기 (c) 공정에서, 상기 적어도 1개의 기억부에 입력된 전류와 다른 크기의 전류를 출력하는 신호 전송 방법.In the step (c), outputting a current having a magnitude different from that of the current input to the at least one storage unit. 제 48 항 또는 제 49 항에 있어서,The method of claim 48 or 49, 상기 기억 매체는 커패시터이고,The storage medium is a capacitor, 상기 (c) 공정에서, 상기 커패시터에 전하를 축적하고, 상기 전하에 따른 전압을 상기 복수의 제 2 패러렐 전송로 중 1개에 인가하는 신호 전송 방법.In the step (c), accumulating charge in the capacitor, and applying a voltage according to the charge to one of the plurality of second parallel transfer paths.
KR1020030016010A 2002-03-18 2003-03-14 Signal transmission device, signal transmission method, electronic device, and electronic equipment KR100614472B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00073864 2002-03-18
JP2002073864A JP2003273749A (en) 2002-03-18 2002-03-18 Signal transmission device and method thereof, and electronic device and appliance

Publications (2)

Publication Number Publication Date
KR20030076297A KR20030076297A (en) 2003-09-26
KR100614472B1 true KR100614472B1 (en) 2006-08-23

Family

ID=27800363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030016010A KR100614472B1 (en) 2002-03-18 2003-03-14 Signal transmission device, signal transmission method, electronic device, and electronic equipment

Country Status (6)

Country Link
US (1) US7145542B2 (en)
EP (1) EP1349140A3 (en)
JP (1) JP2003273749A (en)
KR (1) KR100614472B1 (en)
CN (1) CN1270286C (en)
TW (1) TWI276033B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376526A3 (en) * 2002-06-26 2004-12-08 Pioneer Corporation Display panel drive device, data transfer system and data reception device
KR100517363B1 (en) 2003-11-26 2005-09-28 엘지전자 주식회사 Apparatus For Driving Plasma Display Panel
JP4908784B2 (en) * 2004-06-30 2012-04-04 キヤノン株式会社 Display element drive circuit, image display device, and television device
CN100433088C (en) * 2004-06-30 2008-11-12 佳能株式会社 Driving circuit of display element, image display apparatus, and television apparatus
JP4311340B2 (en) * 2004-11-10 2009-08-12 ソニー株式会社 Constant current drive
US8635316B2 (en) * 2007-10-12 2014-01-21 Pie Digital, Inc. System and method for automatic configuration and management of home network devices
EP2325833A4 (en) * 2008-09-30 2013-09-04 Sharp Kk Display panel and display panel inspection method
JP6679317B2 (en) * 2016-01-13 2020-04-15 株式会社ジャパンディスプレイ Signal supply circuit and display device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330489A (en) 1991-02-19 1992-11-18 Yokogawa Electric Corp Liquid crystal display device
JPH05204339A (en) 1992-01-27 1993-08-13 Hitachi Ltd Device for driving liquid crystal
JP2915223B2 (en) 1992-09-16 1999-07-05 株式会社東芝 Liquid crystal display
JPH0756543A (en) 1993-08-20 1995-03-03 Fujitsu Ltd Driving circuit for liquid crystal display device
JPH0916128A (en) 1995-06-29 1997-01-17 Matsushita Electric Ind Co Ltd Integrated circuit for driving display panel and liquid crystal display device
EP0923067B1 (en) 1997-03-12 2004-08-04 Seiko Epson Corporation Pixel circuit, display device and electronic equipment having current-driven light-emitting device
US5959601A (en) * 1997-03-18 1999-09-28 Ati Technologies, Inc Method and apparatus for parallel in serial out transmission
JP3148151B2 (en) * 1997-05-27 2001-03-19 日本電気株式会社 Method and apparatus for reducing output deviation of liquid crystal driving device
US6825836B1 (en) * 1998-05-16 2004-11-30 Thomson Licensing S.A. Bus arrangement for a driver of a matrix display
JP2001075524A (en) 1999-09-03 2001-03-23 Rohm Co Ltd Display device
JP4700190B2 (en) 1999-12-27 2011-06-15 株式会社半導体エネルギー研究所 Image display device and driving method thereof
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
JP5008223B2 (en) 2000-01-31 2012-08-22 株式会社半導体エネルギー研究所 Active matrix display device
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
KR100327374B1 (en) 2000-03-06 2002-03-06 구자홍 an active driving circuit for a display panel
TW554323B (en) * 2000-05-29 2003-09-21 Toshiba Corp Liquid crystal display device and data latching circuit
GB2367176A (en) * 2000-09-14 2002-03-27 Sharp Kk Active matrix display and display driver
WO2002077957A1 (en) 2001-03-22 2002-10-03 Mitsubishi Denki Kabushiki Kaisha Self-luminous display
JP2003022057A (en) 2001-07-09 2003-01-24 Alps Electric Co Ltd Image signal driving circuit and display device equipped with image signal driving circuit
JP2003077663A (en) 2001-09-03 2003-03-14 Pioneer Electronic Corp Capacitive light emitting element panel
JP4191931B2 (en) 2001-09-04 2008-12-03 東芝松下ディスプレイテクノロジー株式会社 Display device

Also Published As

Publication number Publication date
KR20030076297A (en) 2003-09-26
TW200305135A (en) 2003-10-16
EP1349140A3 (en) 2005-02-09
CN1270286C (en) 2006-08-16
JP2003273749A (en) 2003-09-26
US20030174108A1 (en) 2003-09-18
US7145542B2 (en) 2006-12-05
CN1445743A (en) 2003-10-01
EP1349140A2 (en) 2003-10-01
TWI276033B (en) 2007-03-11

Similar Documents

Publication Publication Date Title
CN111048041B (en) Pixel circuit, driving method thereof, display panel and display device
CN111128079B (en) Pixel circuit, driving method thereof, display panel and display device
US7091937B2 (en) Display device
JP4589614B2 (en) Image display device
US7224303B2 (en) Data driving apparatus in a current driving type display device
US7692673B2 (en) Display device and demultiplexer
CN101266997B (en) Light emitting device
CN100409292C (en) Display and method for driving same
CN111243496B (en) Pixel circuit, driving method thereof and display device
US7239567B2 (en) Light emitting display and data driver there of
US8305325B2 (en) Color display apparatus and active matrix apparatus
CN104900192A (en) Shift register unit, driving method, grid driving circuit and display device thereof
US11341917B2 (en) Light emitting display device and driving method thereof
CN113096600B (en) Folding display panel, folding display device, driving method of folding display device and electronic equipment
CN107515689B (en) Display panel, display device, and driving method of display panel
KR100614472B1 (en) Signal transmission device, signal transmission method, electronic device, and electronic equipment
JP2007133351A (en) Display unit, active matrix device, and driving method thereof
US20060038755A1 (en) Light emitting device and method thereof
KR101137710B1 (en) Display device
KR20050036042A (en) Electro luminescence display device
JP2003036054A (en) Display device
US20220335866A1 (en) Sensing circuit for detecting characteristics of display panel and display driver integrated circuit including the same
US7009589B1 (en) Active matrix type electroluminescence display device
JP3903770B2 (en) Data line drive circuit
WO2004102516A1 (en) Active matrix type display device and digital-analog converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150803

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180720

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 14