KR100611395B1 - Method for forming of semiconductor device - Google Patents

Method for forming of semiconductor device Download PDF

Info

Publication number
KR100611395B1
KR100611395B1 KR1020040046762A KR20040046762A KR100611395B1 KR 100611395 B1 KR100611395 B1 KR 100611395B1 KR 1020040046762 A KR1020040046762 A KR 1020040046762A KR 20040046762 A KR20040046762 A KR 20040046762A KR 100611395 B1 KR100611395 B1 KR 100611395B1
Authority
KR
South Korea
Prior art keywords
photoresist
thickness
photoresist pattern
dicd
semiconductor device
Prior art date
Application number
KR1020040046762A
Other languages
Korean (ko)
Other versions
KR20050121590A (en
Inventor
양현조
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040046762A priority Critical patent/KR100611395B1/en
Publication of KR20050121590A publication Critical patent/KR20050121590A/en
Application granted granted Critical
Publication of KR100611395B1 publication Critical patent/KR100611395B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning

Abstract

본 발명은 단차를 갖는 반도체 기판 위에 형성되는 포토레지스트 패턴의 DICD가 증가되는 것을 방지하여 브릿지 현상을 최소화하는 반도체 소자의 제조 방법에 관한 것으로, 단차를 가지는 반도체 기판 위에 도전막을 증착하는 단계와, 도전막 위에 포토레지스트를 도포하되, 포토레지스트의 두께에 따라 보강 간섭과 상쇄 간섭이 교번하여 나타나는 스윙 커브의 상쇄 간섭에 해당하는 지점의 포토레지스트의 두께와 동일한 두께만큼 도포하는 단계와, 포토레지스트에 노광 및 현상 공정을 진행하여 포토레지스트 패턴을 형성하는 단계를 포함한다.The present invention relates to a method of manufacturing a semiconductor device that minimizes bridge phenomenon by preventing DICD of a photoresist pattern formed on a semiconductor substrate having a step. The method includes: depositing a conductive film on a semiconductor substrate having a step; Applying a photoresist onto the film, applying a thickness equal to the thickness of the photoresist at a point corresponding to the destructive interference of the swing curve in which the constructive and destructive interferences alternate with the thickness of the photoresist; And performing a developing process to form a photoresist pattern.

포토레지스트, 노광, 스윙커브, 상쇄간섭, 보강간섭, DICD, 브릿지Photoresist, exposure, swing curve, offset interference, constructive interference, DICD, bridge

Description

반도체 소자의 제조 방법{Method for forming of semiconductor device} Method for manufacturing a semiconductor device {Method for forming of semiconductor device}             

도 1은 일반적인 포토레지스트 두께에 따른 포토레지스트의 반사 스윙 커프를 나타낸 그래프이다.1 is a graph showing a reflective swing cuff of a photoresist according to a general photoresist thickness.

도 2a 및 도 2b는 종래의 반도체 제조 방법에 따른 포토레지스트 패턴의 형성 과정을 설명하기 위해 나타낸 도면이다.2A and 2B are diagrams for explaining a process of forming a photoresist pattern according to a conventional semiconductor manufacturing method.

도 3은 종래의 반도체 제조 방법에 따라 형성된 포토레지스트 패턴의 문제점을 나타낸 SEM 사진이다.3 is a SEM photograph showing a problem of a photoresist pattern formed according to a conventional semiconductor manufacturing method.

도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 따라 포토레지스트 패턴을 형성하는 과정을 설명하기 위해 나타낸 도면이다.
4A and 4B are diagrams for explaining a process of forming a photoresist pattern according to a method of manufacturing a semiconductor device according to an embodiment of the present invention.

- 도면의 주요부분에 대한 부호의 설명 -   -Explanation of symbols for the main parts of the drawings-

100 : 반도체 기판 110 : 비트라인 콘택100 semiconductor substrate 110 bit line contact

120 : 도전막 130 : 포토레지스트120: conductive film 130: photoresist

135 : 포토레지스트 패턴
135: photoresist pattern

본 발명은 반도체 소자의 제조 분야에 관한 것으로, 보다 상세하게는 포토레지스트 패턴의 DICD(develop inspection critical dimension)의 증가를 방지하는 개선 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of fabrication of semiconductor devices, and more particularly, to an improvement method for preventing an increase in development inspection critical dimension (DICD) of a photoresist pattern.

반도체 소자 제조 공정에서 포토레지스트 패턴의 DICD 균일도 저하는 반도체 기판 상의 단차에 의하여 발생한다. DICD 균일도 저하의 원인에 대하여 도 1, 도 2a 및 도 2b를 참고로 하여 보다 상세하게 설명한다.In the semiconductor device manufacturing process, the decrease in the DICD uniformity of the photoresist pattern is caused by the step on the semiconductor substrate. The cause of the decrease in the uniformity of the DICD will be described in more detail with reference to FIGS. 1, 2A, and 2B.

우선, 도 1은 일반적인 포토레지스트 두께에 따른 포토레지스트 반사 스윙 커프를 나타낸 그래프로, x축은 포토레지스트 두께의 변화를 나타내고, y축은 두께에 상관없이 동일한 시간 동안 노광하여 정의된 포토레지스트 패턴의 DICD의 변화를 나타내고 있다.First, FIG. 1 is a graph showing a photoresist reflective swing cuff according to a general photoresist thickness, in which the x-axis shows the change of the photoresist thickness, and the y-axis shows the DICD of the photoresist pattern defined by exposure for the same time regardless of the thickness. It shows a change.

도 1에 도시한 바와 같이, 일반적으로 포토레지스트는 두께 변화에 따라 반사도가 변화하며, 이에 따라, 상쇄 간섭과 보강 간섭이 교번되어 나타나는 스윙 커브 효과(swing curve effect)가 발생한다. 스윙 커브 효과는 포토레지스트 조건이 동일한 상태에서 포토레지스트를 노광하여 포토레지스트 패턴을 정의할 때, 하부 단차에 따라 포토레지스트 패턴의 DICD를 불균일하게 한다.As shown in FIG. 1, in general, the reflectivity of a photoresist changes according to a change in thickness, and thus, a swing curve effect occurs in which destructive interference and constructive interference alternate. The swing curve effect makes the DICD of the photoresist pattern non-uniform according to the lower step when defining the photoresist pattern by exposing the photoresist under the same photoresist conditions.

즉, 상기 스윙 커프 효과에 의해 포토레지스트를 동일한 시간 동안 노광하여 포토레지스트 패턴을 정의하게 되면, 스윙 커프의 탑(top) 지점(Q)인 상쇄 간섭이 일어나는 지점에서는 포토레지스트 패턴의 DICD가 크게 정의되는 반면, 바닥(bottom) 지점인 보강 간섭(P)이 일어나는 지점에서는 포토레지스트 패턴의 DICD가 작게 정의된다.That is, when the photoresist is defined by exposing the photoresist for the same time by the swing cuff effect, the DICD of the photoresist pattern is largely defined at the point where destructive interference occurs, which is the top point Q of the swing cuff. On the other hand, the DICD of the photoresist pattern is defined small at the point where constructive interference P occurs, which is a bottom point.

그러면, 이하 종래의 반도체 제조 방법에 따라 제조된 포토레지스트 패턴에 대하여 상세히 설명한다. Next, a photoresist pattern manufactured according to a conventional semiconductor manufacturing method will be described in detail.

도 2a 및 도 2b는 종래의 반도체 제조 방법에 따른 포토레지스트 패턴의 형성 과정을 설명하기 위해 순차적으로 나타낸 공정 단면도이고, 도 3은 종래의 반도체 제조 방법에 따라 형성된 포토레지스트 패턴의 문제점을 나타낸 SEM 사진이다. 2A and 2B are cross-sectional views sequentially illustrating a process of forming a photoresist pattern according to a conventional semiconductor manufacturing method, and FIG. 3 is a SEM photograph showing a problem of a photoresist pattern formed according to a conventional semiconductor manufacturing method. to be.

먼저, 도 2a에 도시한 바와 같이, 비트라인 콘택(110)이 형성된 반도체 기판(100) 위에 비트라인을 이룰 도전막(120)을 형성한 후, 그 위에 포토레지스트(130)를 도포한다. 이때, 포토레지스트(130)는 노광 시간을 감소시킬 수 있는 즉, 도 1의 스윙 커브의 바닥(bottom) 지점(P)인 보강 간섭이 일어나는 지점의 포토레지스트 두께를 기준으로 그 두께만큼 도전막(120) 위에 전체적으로 도포한다. 이때, 도전막(120) 위에 도포된 포토레지스트(130)는 비트라인 콘택(110)의 과도 식각에 의해 생긴 도전막(120)의 단차로 인하여 비트라인 콘택(110)과 대응하는 도전막(120) 위에서 그 외 영역에 비해 두꺼운 두께를 가지게 형성된다.First, as shown in FIG. 2A, a conductive film 120 for forming a bit line is formed on the semiconductor substrate 100 on which the bit line contact 110 is formed, and then a photoresist 130 is coated thereon. In this case, the photoresist 130 may reduce the exposure time, that is, the conductive film (the thickness of the photoresist at the point where the constructive interference, which is the bottom point P of the swing curve of FIG. 1, occurs). 120) on the whole. In this case, the photoresist 130 coated on the conductive layer 120 may have a conductive layer 120 corresponding to the bit line contact 110 due to the step difference between the conductive layer 120 caused by the excessive etching of the bit line contact 110. ) Is formed to have a thicker thickness than the other areas.

이어, 도 2b의 A에 도시한 바와 같이, 상기 포토레지스트(130)를 노광 및 현상하여 도전막(120) 위에 비트라인 형성 영역을 정의하는 포토레지스트 패턴(135)을 형성한다.Subsequently, as shown in FIG. 2B, the photoresist 130 is exposed and developed to form a photoresist pattern 135 defining a bit line formation region on the conductive layer 120.

그러나, 도 2의 B 즉, 포토레지스트 두께의 변화에 따른 스윙 커프 효과에 따른 그래프에 나타낸 바와 같이, 비트라인 콘택(110)의 상부에 형성되는 포토레지 스트 패턴(135)의 DICD(s)는 그 외의 영역에 형성된 포토레지스트 패턴(135)의 DICD(r)에 비해 크게 형성된다. 이는 비트라인 콘택(110)과 대응하는 영역에 형성된 포토레지스트 패턴(135)의 두께가 그 외의 영역에 형성된 포토레지스트 패턴(135)의 두께에 비해 두껍게 형성되기 때문이다. 이와 같이, 큰 DICD를 가지는 비트라인 콘택(110)과 대응하는 영역에 형성된 포토레지스트 패턴(135)은 이웃하는 포토레지스트 패턴(135)과 연결되어 브릿지(bridge) 현상(도 3의 "Z" 참조)을 유발하고, 그 결과, 반도체 소자의 수율을 감소시킨다.
However, as shown in B of FIG. 2, that is, a graph of a swing cuff effect according to a change in photoresist thickness, the DICD (s) of the photoresist pattern 135 formed on the bit line contact 110 is It is formed larger than the DICD (r) of the photoresist pattern 135 formed in other regions. This is because the thickness of the photoresist pattern 135 formed in the region corresponding to the bit line contact 110 is formed thicker than the thickness of the photoresist pattern 135 formed in the other region. As such, the photoresist pattern 135 formed in the region corresponding to the bit line contact 110 having the large DICD is connected to the neighboring photoresist pattern 135 to form a bridge phenomenon (see “Z” in FIG. 3). ), And as a result, the yield of the semiconductor device is reduced.

따라서, 본 발명이 이루고자 하는 기술적 과제는 단차를 가지는 반도체 기판 위에 형성되는 포토레지스트 패턴의 DICD가 증가하는 것을 방지하는 반도체 소자의 제조 방법을 제공하는 데 있다.
Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device which prevents the increase in the DICD of the photoresist pattern formed on the semiconductor substrate having the step difference.

상기한 목적을 달성하기 위해 본 발명은 단차를 가지는 반도체 기판 위에 도전막을 증착하는 단계와, 상기 도전막 위에 포토레지스트를 도포하되, 상기 포토레지스트의 두께에 따라 보강 간섭과 상쇄 간섭이 교번하여 나타나는 스윙 커브의 상쇄 간섭에 해당하는 지점의 포토레지스트의 두께와 동일한 두께만큼 도포하는 단계와, 상기 포토레지스트에 노광 및 현상 공정을 진행하여 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 마련한다. In order to achieve the above object, the present invention comprises the steps of depositing a conductive film on a semiconductor substrate having a step, and applying a photoresist on the conductive film, the swing appears alternately constructive and destructive interference depending on the thickness of the photoresist Providing a method of manufacturing a semiconductor device, comprising applying a thickness equal to the thickness of the photoresist at a point corresponding to the destructive interference of the curve, and forming a photoresist pattern by performing an exposure and development process on the photoresist; do.                     

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

이제 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 도 1 및 도 4a와 도 4b를 참고로 하여 상세하게 설명한다.Now, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 4A and 4B.

도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 따라 포토레지스트 패턴을 형성하는 과정을 설명하기 위해 나타낸 도면이다.4A and 4B are diagrams for explaining a process of forming a photoresist pattern according to a method of manufacturing a semiconductor device according to an embodiment of the present invention.

우선, 도 4a에 도시한 바와 같이, 비트라인 콘택(110)이 형성된 반도체 기판(100) 위에 비트라인을 이룰 도전막(120)을 형성한 후, 그 위에 포토레지스트(130)를 도포한다. 이때, 포토레지스트(130)는 도 1의 스윙 커브의 탑(top) 지점(Q)인 상쇄 간섭이 일어나는 지점의 포토레지스트 두께를 기준으로 그 두께만큼 도전막(120) 위에 전체적으로 도포한다. 이때, 도전막(120) 위에 도포된 포토레지스트(130)는 비트라인 콘택(110)의 과도 식각에 의해 생긴 도전막(120)의 단차로 인하여 비트라인 콘택(110)과 대응하는 도전막(120) 위에서 그 외 영역에 비해 두꺼운 두께를 가지게 형성된다.First, as shown in FIG. 4A, a conductive film 120 for forming a bit line is formed on the semiconductor substrate 100 on which the bit line contact 110 is formed, and then a photoresist 130 is applied thereon. In this case, the photoresist 130 is generally applied on the conductive film 120 by the thickness based on the photoresist thickness of the point where the destructive interference occurs, which is the top point Q of the swing curve of FIG. 1. In this case, the photoresist 130 coated on the conductive layer 120 may have a conductive layer 120 corresponding to the bit line contact 110 due to the step difference between the conductive layer 120 caused by the excessive etching of the bit line contact 110. ) Is formed to have a thicker thickness than the other areas.

이어, 도 4b의 B에 도시한 바와 같이, 상기 포토레지스트(130)를 노광 및 현 상하여 도전막(120) 위에 비트라인 형성 영역을 정의하는 포토레지스트 패턴(135)을 형성한다.Subsequently, as shown in FIG. 4B, the photoresist 130 is exposed and developed to form a photoresist pattern 135 defining a bit line formation region on the conductive layer 120.

이때, 포토레지스트 패턴(135)은 도 4의 B 즉, 포토레지스트 두께의 변화에 따른 스윙 커프 효과에 따른 그래프에 나타낸 바와 같이, 비트라인 콘택(110)의 상부에 형성되는 포토레지스트 패턴(135)의 DICD(s)가 그 외의 영역에 형성된 포토레지스트 패턴(135)의 DICD(r)에 비해 작게 형성된다. In this case, the photoresist pattern 135 is a photoresist pattern 135 formed on the bit line contact 110, as shown in B of Figure 4, that is, a graph of the swing cuff effect according to the change in the photoresist thickness The DICD (s) is smaller than the DICD (r) of the photoresist pattern 135 formed in the other regions.

보다 상세하게는, 본 발명은 상기 포토레지스트(130)를 도포할 때, 도 1의 스윙 커브의 탑(top) 지점(Q)인 상쇄 간섭이 일어나는 지점의 포토레지스트 두께를 기준으로 그 두께만큼 도포하여 비트라인 콘택(110)으로 인한 단차로 인하여 비트라인 콘택(110) 상부의 포토레지스트 두께가 그 외 영역에 비해 더 두껍게 형성되나, 이는 포토레지스트 두께의 변화에 따른 스윙 커브(도 4의 B 참조)에 따라, 그 이외의 영역은 상쇄 간섭이 일어나는 지점의 두께에 맞춰 도포된 반면에, 비트라인 콘택(100) 상부의 포토레지스트는 보강 간섭이 일어나는 지점에 더 가깝기 때문에 비록 두께가 더 두껍다 할지라도 비트라인 콘택(110)과 대응하는 영역에 위치하는 포토레지스트 패턴의 DICD(s)는 그 외의 영역에 형성되는 포토레지스트 패턴의 DICD(r)보다 작게 형성된다. More specifically, the present invention is applied by the thickness of the photoresist 130, based on the thickness of the photoresist at the point where the destructive interference occurs, which is the top point (Q) of the swing curve of Figure 1 Therefore, due to the step due to the bit line contact 110, the photoresist thickness on the bit line contact 110 is formed thicker than the other areas, which is a swing curve according to the change of the photoresist thickness (see FIG. 4B). The other areas are applied to the thickness of the point where the destructive interference occurs, while the photoresist on top of the bitline contact 100 is closer to the point where constructive interference occurs, even though the thickness is thicker. The DICD (s) of the photoresist pattern positioned in the region corresponding to the bit line contact 110 is formed smaller than the DICD (r) of the photoresist pattern formed in the other region.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

상기한 바와 같이 본 발명은 반도체 기판 상에 형성된 구조물에 의한 단차에 의하여 영역별로 포토레지스트 두께가 변화할 경우에도 포토레지스트 패턴의 DICD의 증가를 방지할 수 있다.As described above, the present invention can prevent an increase in the DICD of the photoresist pattern even when the photoresist thickness is changed for each region due to the step due to the structure formed on the semiconductor substrate.

그 결과, 증가된 포토레지스트 패턴의 DICD로 인하여 서로 이웃하는 포토레지스트 패턴이 연결되는 브릿지 현상을 제거할 수 있어 반도체 소자의 수율을 향상 시킬 수 있다. As a result, the bridge phenomenon in which neighboring photoresist patterns are connected due to DICD of the increased photoresist pattern can be eliminated, and thus the yield of the semiconductor device can be improved.

Claims (1)

단차를 가지는 반도체 기판 위에 도전막을 증착하는 단계와,Depositing a conductive film on a semiconductor substrate having a step, 상기 도전막 위에 포토레지스트를 도포하되, 상기 포토레지스트의 두께에 따라 보강 간섭과 상쇄 간섭이 교번하여 나타나는 스윙 커브의 상쇄 간섭에 해당하는 지점의 포토레지스트의 두께와 동일한 두께만큼 도포하는 단계와,Applying a photoresist on the conductive layer, and applying the same thickness as the thickness of the photoresist at a point corresponding to the destructive interference of the swing curve in which constructive and destructive interference alternately appear according to the thickness of the photoresist; 상기 포토레지스트에 노광 및 현상 공정을 진행하여 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.And forming a photoresist pattern by performing an exposure and development process on the photoresist.
KR1020040046762A 2004-06-22 2004-06-22 Method for forming of semiconductor device KR100611395B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046762A KR100611395B1 (en) 2004-06-22 2004-06-22 Method for forming of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046762A KR100611395B1 (en) 2004-06-22 2004-06-22 Method for forming of semiconductor device

Publications (2)

Publication Number Publication Date
KR20050121590A KR20050121590A (en) 2005-12-27
KR100611395B1 true KR100611395B1 (en) 2006-08-11

Family

ID=37293715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046762A KR100611395B1 (en) 2004-06-22 2004-06-22 Method for forming of semiconductor device

Country Status (1)

Country Link
KR (1) KR100611395B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028558A (en) * 1999-09-22 2001-04-06 윤종용 Method of forming photoresist film on a underlying layer with step height

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028558A (en) * 1999-09-22 2001-04-06 윤종용 Method of forming photoresist film on a underlying layer with step height

Also Published As

Publication number Publication date
KR20050121590A (en) 2005-12-27

Similar Documents

Publication Publication Date Title
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
KR100843553B1 (en) Patterning Method Of Organic materials Of Organic Electric Device and Organic Thin Film Transistor and Organic Electronic Emitting Device
JP2004134574A (en) Manufacturing method of semiconductor device
KR100611395B1 (en) Method for forming of semiconductor device
US6638664B2 (en) Optical mask correction method
KR100752180B1 (en) method for fabricating contact hole of semiconductor device
KR20000009376A (en) Method for manufacturing a phase shift mask
KR100492779B1 (en) A semiconductor device
TWI792776B (en) Process flow of manufacturing a semiconductor device and system for manufacturing a semiconductor device
US6316340B1 (en) Photolithographic process for preventing corner rounding
US6265114B1 (en) Method of generating mask data in fabricating semiconductor devices
KR20020036384A (en) Planarization method for semiconductor device
KR100928512B1 (en) Manufacturing method of semiconductor device
KR20030092569A (en) Method for manufacturing a semiconductor device
KR100510754B1 (en) Test mask creation considering for etching bias
KR100615815B1 (en) Method for exposure protecting defocus of edge shot in wafer
KR970009826B1 (en) Formation of half-tone phase shift mask
KR100370163B1 (en) Method for manufacturing semiconductor device
KR100358161B1 (en) Method for manufacturing semiconductor device
KR20020056385A (en) Method for fabricating contact in semiconductor device
KR100399889B1 (en) Method for forming photoresist pattern of semiconductor device
KR100349365B1 (en) Method for forming metal wiring of semiconductor device
KR20060131131A (en) Method for forming micropattern in semiconductor device
KR19980077148A (en) Method for forming bit line contact pattern using mask for forming device isolation layer pattern in semiconductor device
KR20060037824A (en) Photomask for storage node and method for fabricating storage node pattern using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee