KR100610890B1 - 플라즈마 표시 패널의 휘도 편차 저감 방법 - Google Patents

플라즈마 표시 패널의 휘도 편차 저감 방법 Download PDF

Info

Publication number
KR100610890B1
KR100610890B1 KR1020040062187A KR20040062187A KR100610890B1 KR 100610890 B1 KR100610890 B1 KR 100610890B1 KR 1020040062187 A KR1020040062187 A KR 1020040062187A KR 20040062187 A KR20040062187 A KR 20040062187A KR 100610890 B1 KR100610890 B1 KR 100610890B1
Authority
KR
South Korea
Prior art keywords
luminance
subfield
sustain
cumulative
period
Prior art date
Application number
KR1020040062187A
Other languages
English (en)
Other versions
KR20060013290A (ko
Inventor
한정관
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040062187A priority Critical patent/KR100610890B1/ko
Publication of KR20060013290A publication Critical patent/KR20060013290A/ko
Application granted granted Critical
Publication of KR100610890B1 publication Critical patent/KR100610890B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 표시 패널의 로드 이펙트 방지 방법에 관한 것이다.
본 발명은 a) 윈도 사이즈가 변할 때 각 누적 서브필드에 의하여 표시되는 휘도를 측정하는 제1 단계, b) 각 윈도 사이즈에서 누적 서브필드가 표시될 때 나타나는 휘도로부터 각 서브필드의 서스테인 구간에서 나타나는 휘도의 누적된 크기를 측정하는 제2 단계, c) 각 윈도 사이즈에서 각 서브필드의 서스테인 구간에서 나타나는 휘도의 누적된 크기로부터 각 서브필드별 서스테인 구간에서의 실제 휘도를 계산하는 제3 단계, d) 각 윈도 사이즈에서 서브필드의 가중치에 따른 이상적인 휘도를 계산하는 제4 단계, e) 각 윈도 사이즈에서 실제 휘도와 오차 휘도의 차인 오차 휘도를 계산하는 제5 단계, f) 오차 휘도를 슷테인 펄스의 개수로 환산하여 보정용 서스테인 펄스의 개수를 구하는 제6 단계 및 g) 각 윈도 사이즈에서의 보정용 서스테인 펄스의 개수를 통하여 각 서브필드가 특정 윈도 사이즈에서 표시될 때 인가될 서스테인 펄스의 개수를 보정하는 제7 단계를 포함한다.
이와 같은 본 발명은 로드 이펙트에 따른 휘도 편차를 서스테인 펄스의 개수를 이용하여 보정함으로서 양자화 노이즈를 최소화할 수 있다.

Description

플라즈마 표시 패널의 휘도 편차 저감 방법{Method for Reducing Brightness Deviation of Plasma Display Panel}
도 1은 일반적인 교류형 플라즈마 표시 패널을 구성하는 하나의 방전셀을 확대 도시한 것이다.
도 2는 플라즈마 표시 패널을 통한 계조 표현을 위한 서브필드별 가중치의 관계를 나타낸 도면이다.
도 3은 플라즈마 표시 패널에서 발생하는 로드 이펙트(load effect)를 설명하기 위한 설명이다.
도 4는 로드 이펙트에 의한 플라즈마 표시 패널의 휘도 변화를 측정한 도표이다.
도 5는 본 발명에 따른 로드 이펙트 방지 방법의 순서도이다.
도 6은 일반적인 플라즈마 표시 패널의 선택쓰기/선택소거 구동을 위한 파형도이다.
도 7은 누적 서브필드가 표시될 때의 휘도 구성을 나타낸 것이다.
본 발명은 플라즈마 표시 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 표시 패널의 로드 이펙트에 따른 휘도 편차를 줄이는 방법에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 표시 패널(Plasma Display Panel)이 주목받고 있다. 플라즈마 표시 패널은 통상 디지털 비디오 데이터에 따라 화소들 각각의 가스 방전 기간을 조절함으로써 화상을 표시한다. 이러한 플라즈마 표시 패널로는 도 1과 같이 3전극을 구비하고 교류 전압에 의해 구동되는 교류형 플라즈마 표시 패널이 대표적이다.
도 1은 종래의 교류형 플라즈마 표시 패널을 구성하는 하나의 방전셀을 확대 도시한 것이다.
도 1에 도시된 방전셀(30)은 상부 기판(10) 상에 순차적으로 형성된 서스테인 전극쌍(12A, 12B), 상부 유전체층(14) 및 보호막(16)을 갖는 상판과, 하부 기판(18) 상에 순차적으로 형성된 데이터 전극(20), 하부 유전체층(22), 격벽(24) 및 형광체층(26)을 갖는 하판을 구비한다.
서스테인 전극쌍(12A, 12B) 각각은 투명 전극과, 그 투명 전극의 높은 저항을 보상하기 위한 금속 전극으로 구성된다. 이러한 서스테인 전극쌍(12A, 12B)은 스캔 전극(12A)과 서스테인 전극(12B)으로 분리된다. 스캔 전극(12A)은 어드레스 방전을 위한 스캔 신호와 서스테인 방전을 위한 서스테인 신호를, 서스테인 전극(12B)은 서스테인 신호를 주로 공급한다. 데이터 전극(20)은 상기 서스테인 전극쌍(12A, 12B)과 교차하여 형성된다. 이 데이터 전극(20)은 어드레스 방전을 위한 데이터 신호를 공급한다.
상부 유전체층(14)과 하부 유전체층(22)에는 방전으로 생성된 전하들이 축적된다. 보호막(16)은 방전시 스퍼터링으로 인한 상부 유전체층(14)의 손상을 방지하고 2차 전자의 방출 효율을 증가시킨다. 이러한 유전체층(14, 22)과 보호막(16)은 외부에서 인가되는 방전전압을 낮출 수 있게 한다.
격벽(24)은 상하부 기판(10, 18)과 함께 방전 공간을 마련한다. 그리고, 격벽(24)은 데이터 전극(20)과 나란하게 형성되어 가스 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다.
형광체층(26)은 하부 유전체층(22) 및 격벽(24)의 표면에 도포되어 적색, 녹색 또는 청색 가시광을 발생한다. 방전 공간에는 가스방전을 위한 He, Ne, Ar, Xe, Kr 등의 불활성 가스, 이들이 조합된 방전 가스, 또는 방전에 의해 자외선을 발생시킬 수 있는 엑시머(Excimer) 가스가 충진된다.
이러한 구조의 방전셀(30)은 데이터 전극(20)과 스캔 전극(12A)에 의한 대향 방전으로 선택된 후 서스테인 전극쌍(12A, 12B)에 의한 면방전으로 방전을 유지한다. 이에 따라, 방전셀(30)에서는 서스테인 방전시 발생되는 자외선에 의해 형광체(26)가 발광함으로써 가시광이 방출된다.
이 경우, 방전셀(30)은 비디오 데이터에 따라 서스테인 방전 기간, 즉 서스테인 방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다. 그리고, 적색, 녹색, 청색 형광체(26)가 각각 도포된 3개의 방전셀들의 조합으로 한 화소의 칼러를 구현한다.
도 2는 플라즈마 표시 패널을 통한 계조 표현을 위한 서브필드별 가중치의 관계를 나타낸 도면이다. 일반적인 플라즈마 표시 패널의 구동에서는 계조가 표현되기 위하여 가중치가 할당된 서브 필드의 조합이 이용된다. 이 때, 사용되는 서브필드의 개수는 8개 이상이며 256개 이상의 계조가 표현될 수 있다.
도 2에 도시된 바와 같이 13개의 서브 필드 각각에 할당된 가중치의 총합이 300일 경우 13개의 서브필드의 조합에 의하여 표현될 수 있는 계조의 수는 300개이다. 1번 서브필드(1sf)부터 9번 서브필드(9sf)까지는 선택적 쓰기 구동에 의하여 표현되고, 10번 서브필드(10sf)부터 13번 서브필드(13sf)까지는 선택적 소거 구동에 의하여 표현된다.
이 때, 각 서브필드에 할당된 가중치의 비는 해당 서브필드가 이용될 때 표시되어야 하는 이상적인 휘도의 비를 의미한다. 예를 들어, 1번 서브필드(1sf)가 이용될 때 표시되는 휘도와 2번 서브필드(2sf)가 이용될 때 표시되는 휘도의 이상적인 비는 1:2가 되어야 한다.
도 3은 플라즈마 표시 패널에서 발생하는 로드 이펙트(load effect)를 설명하기 위한 설명이다. 로드 이펙트란 동일한 개수의 서스테인 펄스가 인가되었을 때 턴온된 셀의 면적에 따라 표시되는 휘도의 크기가 다르게 나타나는 현상이다.
도 3에 도시된 바와 같이, 동일한 개수의 서스테인 펄스가 공급되었을 때 플라즈마 표시 패널의 턴온된 셀의 면적에 따라 휘도가 다름을 알 수 있다. 즉, 좌측에 도시된 A영역의 휘도가 우측에 도시된 B 영역의 휘도보다 작다.
동일한 개수의 서스테인 펄스를 이용하여 A영역의 셀과 B영역의 셀이 동일한 휘도를 표시하려면 B영역의 셀들에 공급되는 에너지보다 A영역의 셀들에 공급되는 에너지가 커야 한다. 즉, 동일한 에너지가 공급되었을 때 턴온되는 셀의 면적이 크면 클수록 휘도는 작아진다.
이러한 플라즈마 표시 패널의 로드 이펙트 때문에 각 서브필드에 할당된 가중치에 따라 서스테인 방전이 일어날 경우 턴온되는 셀의 면적에 따라 각 서브필드별 휘도의 비가 달라진다.
즉, 이상적으로는 플라즈마 표시 패널의 턴온된 셀의 면적이 변하더라도 각 서브필드의 사용에 의한 휘도의 비는 각 서브필드에 할당된 가중치의 비와 동일하여야 한다.
그러나 로드 이펙트의 영향 때문에 각 서브필드의 이용에 따른 A 영역의 휘도의 비는 각 서브필드에 할당된 가중치의 비와 일치하지 않고, 각 서브필드의 이용에 따른 B 영역의 휘도의 비는 각 서브필드에 할당된 가중치의 비와 일치하지 않는다.
도 4는 로드 이펙트에 의한 플라즈마 표시 패널의 휘도 변화를 측정한 도표이다. 도 4의 도표는 윈도 사이즈(window size)가 100%에서 4%까지 변할 때 도 2에서의 가중치가 각각 할당된 13개의 서브필드를 통하여 플라즈마 표시 패널이 표시하는 화상의 휘도를 나타낸 것이다.
이 때, 윈도 사이즈는 전체 화면 면적에 대한 턴온된 셀의 면적의 비를 의미한다. 또한, a_bsf(c)는 a번 서브필드부터 b번 서브필드까지 순차적으로 표시된다는 것을 의미하고 c는 a번 서브필드부터 b번 서브필드까지의 각 서브필드의 가중치의 합이다. 이후에서는 a_bsf(c)를 a번부터 b번까지의 누적 서브필드라 한다.
가중치의 누적은 1,3,6,……,211,255,300이기 때문에 이상적인 휘도의 비는 1:3:6:……:211:255:300이 되어야 한다. 하지만, 도 4에 도시된 바와 같이, 로드 이펙트 때문에 각 윈도 사이즈에 따라 휘도의 비가 이상적인 휘도의 비와 다르다.
이러한 로드 이펙트의 영향으로 면적에 따른 각 서브필드별 휘도의 비가 가중치의 비와 일치하지 않음으로써 양자화 노이즈가 발생하여 플라즈마 표시 패널의 화질을 떨어뜨린다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 플라즈마 표시 패널에서 턴온된 총 셀들의 면적이 변하더라도 각 서브필드별 휘도의 비와 가중치의 비 간의 차이를 줄임으로써 양자화 오차를 최소화하기 위한 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위하여 본 발명은 a) 윈도 사이즈가 변할 때 각 누적 서브필드에 의하여 표시되는 휘도를 측정하는 제1 단계, b) 각 윈도 사이즈에서 누적 서브필드가 표시될 때 나타나는 휘도로부터 각 서브필드의 서스테인 구간에서 나타나는 휘도의 누적된 크기를 측정하는 제2 단계, c) 각 윈도 사이즈에서 각 서브필드의 서스테인 구간에서 나타나는 휘도의 누적된 크기로부터 각 서브필드별 서스테인 구간에서의 실제 휘도를 계산하는 제3 단계, d) 각 윈도 사이즈에서 서브필드의 가중치에 따른 이상적인 휘도를 계산하는 제4 단계, e) 각 윈도 사이즈에서 실제 휘도와 오차 휘도의 차인 오차 휘도를 계산하는 제5 단계, f) 오차 휘도를 슷 테인 펄스의 개수로 환산하여 보정용 서스테인 펄스의 개수를 구하는 제6 단계 및 g) 각 윈도 사이즈에서의 보정용 서스테인 펄스의 개수를 통하여 각 서브필드가 특정 윈도 사이즈에서 표시될 때 인가될 서스테인 펄스의 개수를 보정하는 제7 단계를 포함한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.
본 발명에 따른 로드 이펙트 방지 방법은 각 서브필드에 할당되는 서스테인 펄스의 개수를 조절하여 각 서브필드에서 실제적으로 표시되는 휘도의 비가 서브필드의 가중치의 비 즉, 각 서브필드에서 표시되는 이상적인 휘도의 비가 되도록 보정한다.
도 5는 본 발명에 따른 로드 이펙트 방지 방법의 순서도이다.
이와 같이 로드 이펙트에 의한 휘도비의 불일치를 보정하기 위하여 먼저 윈도 사이즈가 변할 때 각 누적 서브필드에 의하여 표시되는 휘도를 측정한다(S510). 즉, 도 4에 도시된 바와 같이, 100%에서 4% 사이의 윈도 사이즈마다 1번 서브필드(1sf)를 표시할 때 나타나는 휘도, 1번과 2번까지의 누적 서브필드(1_2sf(3))가 표시될 때 나타나는 휘도, 1번부터 3번까지의 누적 서브필드(1_3sf(6))가 표시될 때 나타나는 휘도, ……, 1번부터 13번까지의 누적 서브필드(1_13sf(300))가 표시될 때 나타나는 휘도를 측정한다.
이 때, 각 서브필드의 서스테인 구간에서 인가되는 서스테인 펄스의 개수는 각 서브필드의 가중치와 같게 한다. 예를 들어, 누적 서브필드(1_13sf(300))의 가중치의 합은 300이므로 1번 서브필드부터 13번 서브필드 각각에 할당된 가중치와 동일한 서스테인 펄스가 각 서브필드가 표시될 때 인가되어 총 300개의 서스테인 펄스가 인가된다.
다음으로 각 누적 서브필드가 표시될 때 나타나는 휘도로부터 각 서브필드의 서스테인 구간에서 나타나는 휘도의 누적된 크기를 측정한다(S520).
각 서브필드는 리셋 구간, 스캔 구간 및 서스테인 구간을 포함한다. 각 서브필드가 표시될 때 나타나는 휘도는 리셋 구간에서 발생하는 휘도, 스캔 구간에서 나타나는 휘도 및 서스테인 구간에서 나타나는 휘도를 포함한다.
따라서, 각 서브필드에 할당된 가중치에 해당하는 휘도는 서스테인 구간에서 발생하는 휘도만을 의미하므로 누적 서브필드가 표시될 때 나타나는 휘도에서 각 서브필드의 리셋 구간에서 발생하는 휘도와 스캔 구간에서 발생하는 휘도를 빼주면 누적 서브필드의 서스테인 구간에서 발생하는 휘도, 즉 누적 서스테인 휘도가 도출된다.
예를 들어, 누적 서브필드(1_8sf(85))의 누적 서스테인 휘도는 누적 서브필드(1_8sf(85))가 표시될 때 나타나는 휘도에서 1번부터 8번 서브필드 각각에 포함된 리셋 구간의 휘도와 스캔 구간의 휘도를 빼주면 된다.
이하에서 누적 서스테인 휘도의 계산을 보다 상세하게 설명한다.
도 6은 일반적인 플라즈마 표시 패널의 선택쓰기/선택소거 구동을 위한 파형도이다. 선택적 쓰기 구동에 사용되는 1번부터 9번까지의 서브필드 각각은 리셋 구간, 스캔 구간 및 서스테인 구간을 포함하며, 선택적 소거 구동에 사용되는 10번부터 13번까지의 서브필드 각각은 스캔 구간 및 서스테인 구간을 포함한다.
또한, 각 서브필드의 서스테인 구간은 다시 초기 서스테인 구간(sus_first), 메인 서스테인 구간(sus_main) 및 최종 서스테인 구간(sus_last)을 포함한다.
초기 서스테인 구간(sus_first)이 필요한 이유는 라인 수의 증가로 초기에 스캔된 라인과 최후에 스캔된 라인 사이의 시간차가 많이 나기 때문에 초기 스캔 과정에서 선택된 셀의 벽전하가 손실된 가능성이 크므로 초기 서스테인 구간(sus_first)에서 펄스 폭이 큰 서스테인 펄스를 인가함으로써 손실된 벽전하를 보상하기 위해서이다. 최종 서스테인 구간(sus_last)에서는 메인 서스테인 구간이 끝난 후 다음 서브필드와 연결을 위하여 펄스 폭이 큰 서스테인 펄스가 인가된다.
따라서, 누적 서브필드가 표시될 때 나타나는 휘도의 구성은 도 7에 도시된 표와 같다. SW는 선택적 쓰기 구동을, SE는 선택적 소거 구동을 나타낸다.
예를 들어, 1번 서브필드(1sf)의 가중치는 1이므로 1번 서브필드(1sf)의 휘도 구성은 리셋 구간의 휘도(SW_reset), 스캔 구간의 휘도(SW_scan), 초기 서스테인 구간의 휘도(SW1st) 및 최종 서스테인 구간의 휘도(SW_last)를 포함한다.
누적 서브필드 1_4sf(11)의 휘도는 누적 서브필드 1_3sf(6)의 휘도, 4번 서브필드(4sf)의 리셋 구간의 휘도(SW_reset), 4번 서브필드(4sf)의 스캔 구간의 휘도(SW_scan), 4번 서브필드(4sf)의 가중치(5)에 해당하는 초기 서스테인 구간의 휘도(SW1st)와 4개의 서스테인 펄스로 이루어진 메인 서스테인 구간(main 4) 및 최종 서스테인 구간의 휘도(SW_last)를 포함한다.
누적 서브필드 1_9sf(126)의 휘도는 누적 서브필드 1_8sf(85)의 휘도, 9번 서브필드(9sf)의 리셋 구간의 휘도(SW_reset), 9번 서브필드(9sf)의 스캔 구간의 휘도(SW_scan), 9번 서브필드(9sf)의 가중치(41)에 해당하는 초기 서스테인 구간의 휘도(SW1st)와 40개의 서스테인 펄스로 이루어진 메인 서스테인 구간(main 40)의 휘도, 최종 서스테인 구간의 휘도(SW_last) 및 10번 서브필드(10sf)의 스캔시 발생하는 휘도(SE_scan)를 포함한다.
누적 서브필드 1_12sf(255)의 휘도는 누적 서브필드 1_11sf(211)의 휘도, 12번 서브필드(12sf)의 가중치(44)에 해당하는 초기 서스테인 구간의 휘도(SE1st)와 43개의 서스테인 펄스로 이루어진 메인 서스테인 구간(main 43)의 휘도, 최종 서스테인 구간의 휘도(SE_last) 및 13번 서브필드(13sf)의 스캔시 발생하는 휘도(SE_scan)를 포함한다.
누적된 서스테인 펄스의 휘도를 구하기 위해서는 1sf(0)의 값을 측정해야 한다. 즉, 서스테인 펄스가 인가되지 않는 1번 서브필드가 표시될 때의 휘도가 측정되고 1sf(1)의 휘도에서 1sf(0)의 휘도를 빼면 초기 서스테인 구간의 휘도(SW1st)가 구해진다. 마찬가지로 10sf(0)의 휘도와 10sf(1)의 휘도가 측정되면 초기 서스테인 구간의 휘도(SE1st)가 구해진다.
동일한 윈도 사이즈에서는 리셋 구간의 휘도(SW_reset), 스캔 구간의 휘도(SW_scan, SE_scan) 및 초기 서스테인 구간의 휘도(SW1st, SE1st)는 각 서브필드에서 동일하므로 초기 서스테인 구간의 휘도(SW1st, SE1st)가 정해지면 각 서브 필드의 서스테인 구간에서의 휘도 합인 누적 서스테인 휘도가 계산될 수 있다.
누적 서스테인 휘도가 계산되면 각 서브필드별 서스테인 구간에서의 실제 휘도(B_real)가 계산될 수 있다(S530).
예를 들어, 1_2sf(3)의 누적 서스테인 휘도는 1번 서브필드(1sf)와 2번 서브필드(2sf)의 서스테인 구간에서 표시되는 휘도의 합이므로 2번 서브필드(2sf)의 서스테인 구간만의 실제 휘도(B_real)는 1번 서브필드와 2번 서브필드의 가중치의 합에 대한 2번 서브필드의 가중치의 비(2/3)를 1_2sf(3)의 누적 서스테인 휘도에 곱해주면 계산된다.
1_13sf(300)의 누적 서스테인 휘도는 1번 서브필드(1sf)부터 13번 서브필드(13sf)의 서스테인 구간에서 표시되는 휘도의 합이므로 13번 서브필드(13sf)의 서스테인 구간만의 실제 휘도(B_real)는 1번 서브필드부터 13번 서브필드의 가중치의 합에 대한 13번 서브필드의 가중치의 비(45/300)를 1_13sf(300)의 누적 서스테인 휘도에 곱해주면 계산된다.
이와 같은 방법으로 각 윈도 사이즈에서 각 서브필드의 서스테인 구간에서의 실제 휘도(B_real)가 계산될 수 있다.
각 윈도 사이즈에서 각 서브필드의 서스테인 구간에서의 실제 휘도(B_real)가 계산되면, 각 윈도 사이즈에서 서브필드의 가중치에 따른 이상적인 휘도(B_ideal)가 계산될 수 있다(S540).
즉, 각 윈도 사이즈에서 1sf(1)의 서스테인 구간에서의 휘도는 가중치 1에 해당하는 휘도이므로 1sf(1)의 서스테인 구간에서의 실제 휘도(B_real)가 기준 휘도(B_ref)가 된다. 따라서, 기준 휘도(B_ref)에 가중치를 곱하면 각 서브필드의 서스테인 구간에서의 이상적인 휘도(B_ideal)가 계산된다.
이와 같이 각 윈도 사이즈에서 각 서브필드의 서스테인 구간에서의 실제 휘 도(B_real)와 이상적인 휘도(B_ideal)가 계산되면, 실제 휘도(B_real)와 이상적인 휘도(B_ideal)의 차인 오차 휘도(B_error=B_ideal-B_real)가 계산될 수 있다(S550).
오차 휘도(B_error)가 계산되면, 계산된 오차 휘도(B_error)가 서스테인 펄스의 개수로 환산된다(S560).
즉, 각 윈도 사이즈에서 각 서브필드의 서스테인 구간에서의 실제 휘도(B_real)를 해당 서브필드의 가중치로 나누면 단위 가중치당 실제 휘도가 계산된다. 앞서 기재한 바와 같이 서스테인 펄스의 개수는 가중치와 동일하므로 단위 가중치당 실제 휘도는 서스테인 펄스 1개당 실제 휘도(B_real_unit)가 된다.
따라서, 오차 휘도(B_error)를 서스테인 펄스 1개당 실제 휘도(B_real_unit)로 나누면, 각 윈도 사이즈에서의 오차 휘도(B_error)가 서스테인 펄스의 개수로 환산된다.
이하에서는 오차 휘도(B_error)가 서스테인 펄스의 개수로 환산된 것을 보정용 서스테인 펄스의 개수(N_sus_corr)라 한다.
이와 같이 계산된 각 윈도 사이즈에서의 보정용 서스테인 펄스의 개수(N_sus_corr)를 통하여 각 서브필드가 특정 윈도 사이즈에서 표시될 때 인가될 서스테인 펄스의 개수를 보정한다(S570).
따라서, 각 서브필드의 서스테인 구간에서의 휘도와 각 서브필드의 가중치의 비의 차이가 최소화되므로 로드 이펙트로 인한 양자화 노이즈를 최소화할 수 있다.
이 때, 각 윈도 사이즈는 APL(Average Picture Level) 값과 비례하므로 각 APL 값에 따라 보정용 서스테인 펄스의 개수(N_sus_corr)가 매칭될 수 있기 때문에 각 APL 값에 할당된 서스테인 펄스의 개수 또한 보정될 수 있다.
한편, 본 발명의 실시예에서는 플라즈마 표시 패널의 구동 방법 중 선택적 쓰기/선택적 소거(SWSE : Selective Write Selective Erase) 구동을 예로 들어 로드 이펙트로 인한 휘도 편차를 줄이는 알고리즘(Algorithm)에 대해 설명하고 있지만, 본 발명의 기술 사상이 결코 이에 한정되는 것은 아니다. 즉, 본 발명의 기술 사상에 따른 로드 이펙트로 인한 휘도 편차를 줄이는 알고리즘은 완전 선택적 쓰기(Full_SW)에도 얼마든지 적용될 수 있다.
또한, 본 발명의 실시예에서는 서브필드의 개수가 13개이고, 각 서브필드별 가중치가 1, 2, 3, 5, 8, 13, 21, 32, 41, 42, 43, 44 및 45로 설정되어 있지만, 본 발명의 기술 사상이 이에 한정되는 것은 아니다. 따라서, 본 발명의 기술 사상은 서브필드의 개수가 13개 미만이나 초과하는 경우에도 얼마든지 적용될 수 있어 서브필드의 개수에 제한을 받지 않고, 가중치도 각 서브필드별로 다르게 설정한 경우에도 얼마든지 적용될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서와 같이 본 발명은 로드 이펙트에 따른 휘도 편차를 서스테인 펄스의 개수를 이용하여 보정함으로서 양자화 노이즈를 최소화할 수 있다.

Claims (8)

  1. 플라즈마 표시 패널에서의 휘도 편차를 저감시키는 방법에 있어서,
    각 윈도 사이즈에서 각 누적 서브필드에 의하여 표시되는 휘도를 측정하는 제1 단계;
    상기 각 누적 서브필드가 표시될 때 각 서브필드의 서스테인 구간에서의 누적 서스테인 휘도를 계산하는 제2 단계;
    상기 각 서브필드의 서스테인 구간에서의 실제 휘도를 계산하는 제3 단계;
    상기 각 서브필드의 서스테인 구간에서의 이상적인 휘도를 계산하는 제4 단계;
    상기 각 서브필드에서의 상기 이상적 휘도와 상기 실제 휘도의 차인 오차 휘도를 계산하는 제5 단계;
    상기 오차 휘도를 이용하여 상기 각 서브필드에 인가될 보정용 서스테인 펄스의 개수를 산출하는 제6 단계; 및
    상기 보정용 서스테인 펄스의 개수를 이용하여 인가될 서스테인 펄스의 개수를 보정하는 제7 단계
    를 포함하는 것을 특징으로 하는 플라즈마 표시 패널의 휘도 편차 저감 방법.
  2. 제1항에 있어서,
    상기 휘도 편차 저감 방법은 전체 화면 면적에 대한 턴온된 셀의 면적의 비인 윈도 사이즈(Window)나 APL(Average Picture Level) 값에 따라 매칭(Matching) 되어 적용되는 것을 특징으로 하는 플라즈마 표시 패널의 휘도 편차 저감 방법.
  3. 제1항에 있어서,
    상기 제 2단계에서 상기 각 누적 서브필드를 구성하는 상기 각 서브필드의 서스테인 구간에서 인가되는 서스테인 펄스의 개수는 해당 서브필드의 가중치와 같은 것을 특징으로 하는 플라즈마 표시 패널의 휘도 편차 저감 방법.
  4. 제1항에 있어서,
    상기 제2 단계에서 상기 누적 서스테인 휘도는 상기 각 누적 서브필드에 의하여 표시되는 휘도에서 상기 각 서브필드의 리셋 구간에서 발생하는 휘도와 스캔 구간에서 발생하는 휘도를 감하여 산출하는 것을 특징으로 하는 플라즈마 표시 패널의 휘도 편차 저감 방법.
  5. 제1항에 있어서,
    상기 제3 단계에서 상기 실제 휘도는 상기 누적 서스테인 휘도에 상기 각 서브필드의 가중치의 합에 대한 상기 각 서브필드의 가중치의 비를 곱하여 산출하는 것을 특징으로 하는 플라즈마 표시 패널의 휘도 편차 저감 방법.
  6. 제1항에 있어서,
    상기 제4 단계에서 상기 이상적인 휘도는 가중치 1에 해당하는 서스테인 구 간에서의 휘도인 기준 휘도에 상기 각 서브필드의 가중치를 곱하여 산출하는 것을 특징으로 하는 플라즈마 표시 패널의 휘도 편차 저감 방법.
  7. 제1항에 있어서,
    상기 제6 단계에서 상기 보정용 서스테인 펄스의 개수는 서스테인 펄스 1개당 상기 실제 휘도의 역수를 상기 오차 휘도에 곱하여 산출하는 것을 특징으로 하는 플라즈마 표시 패널의 휘도 편차 저감 방법.
  8. 제1항에 있어서,
    상기 휘도 편차 저감 방법은 플라즈마 표시 패널의 선택적 쓰기/선택적 소거(SWSE : Selective Write Selective Erase) 구동법 및 완전 선택적 쓰기(Full_SW)에 적용 가능한 것을 특징으로 하는 플라즈마 표시 패널의 휘도 편차 저감 방법.
KR1020040062187A 2004-08-06 2004-08-06 플라즈마 표시 패널의 휘도 편차 저감 방법 KR100610890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040062187A KR100610890B1 (ko) 2004-08-06 2004-08-06 플라즈마 표시 패널의 휘도 편차 저감 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040062187A KR100610890B1 (ko) 2004-08-06 2004-08-06 플라즈마 표시 패널의 휘도 편차 저감 방법

Publications (2)

Publication Number Publication Date
KR20060013290A KR20060013290A (ko) 2006-02-09
KR100610890B1 true KR100610890B1 (ko) 2006-08-10

Family

ID=37122728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040062187A KR100610890B1 (ko) 2004-08-06 2004-08-06 플라즈마 표시 패널의 휘도 편차 저감 방법

Country Status (1)

Country Link
KR (1) KR100610890B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097328A1 (ja) * 2006-02-24 2007-08-30 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010037291A (ko) * 1999-10-15 2001-05-07 구자홍 플라즈마 디스플레이 패널의 구동방법과 구동회로
KR20030022949A (ko) * 2001-09-11 2003-03-19 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 전력을 제어하는 방법과 장치,그 장치를 포함하는 플라즈마 표시 패널 장치
KR20030090075A (ko) * 2002-05-21 2003-11-28 주식회사 대우일렉트로닉스 디지털 디스플레이 장치의 서스테인 제어 방법
JP2003337568A (ja) 2002-03-12 2003-11-28 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR20050075216A (ko) * 2004-01-16 2005-07-20 엘지전자 주식회사 플라즈마 표시 패널에서의 로드 이펙트 상쇄 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010037291A (ko) * 1999-10-15 2001-05-07 구자홍 플라즈마 디스플레이 패널의 구동방법과 구동회로
KR20030022949A (ko) * 2001-09-11 2003-03-19 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 전력을 제어하는 방법과 장치,그 장치를 포함하는 플라즈마 표시 패널 장치
JP2003337568A (ja) 2002-03-12 2003-11-28 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR20030090075A (ko) * 2002-05-21 2003-11-28 주식회사 대우일렉트로닉스 디지털 디스플레이 장치의 서스테인 제어 방법
KR20050075216A (ko) * 2004-01-16 2005-07-20 엘지전자 주식회사 플라즈마 표시 패널에서의 로드 이펙트 상쇄 장치

Also Published As

Publication number Publication date
KR20060013290A (ko) 2006-02-09

Similar Documents

Publication Publication Date Title
US20050162344A1 (en) Method and apparatus for controlling initialization in plasma display panel
US20050127846A1 (en) Apparatus and method for driving plasma display panel
JP5293736B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US20060227075A1 (en) Plasma display panel and apparatus, and driving device and method of plasma display panel
JP2005092221A (ja) プラズマディスプレイパネルの駆動装置及び方法
JP4160575B2 (ja) プラズマディスプレイ装置及びその駆動方法
US7057585B2 (en) Setting method for average picture level and method of driving plasma display panel using the same
US20060187146A1 (en) Plasma display apparatus and driving method of the same
KR20070088320A (ko) 플라즈마 디스플레이 패널 구동 방법
KR100607253B1 (ko) 플라즈마 디스플레이 패널의 구동장치
EP1526499B1 (en) Method and apparatus for driving a plasma display panel
US8576260B2 (en) Plasma display device and plasma display panel driving method
KR20010037291A (ko) 플라즈마 디스플레이 패널의 구동방법과 구동회로
KR100610890B1 (ko) 플라즈마 표시 패널의 휘도 편차 저감 방법
US20060125723A1 (en) Plasma display apparatus and driving method thereof
WO2011074213A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US20050264486A1 (en) Plasma display panel and driving method thereof
US7425935B2 (en) Method and apparatus of driving a plasma display panel
WO2011070766A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US7164396B2 (en) Method and apparatus of driving plasma display panel
US20050083265A1 (en) Plasma display panel device, white linearity control device and control method thereof
WO2011074251A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100803542B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR20090044333A (ko) 플라즈마 디스플레이 장치
JP2010164741A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee