KR100604065B1 - Shift Register and Light Emitting Display Using The Same - Google Patents

Shift Register and Light Emitting Display Using The Same Download PDF

Info

Publication number
KR100604065B1
KR100604065B1 KR1020040102815A KR20040102815A KR100604065B1 KR 100604065 B1 KR100604065 B1 KR 100604065B1 KR 1020040102815 A KR1020040102815 A KR 1020040102815A KR 20040102815 A KR20040102815 A KR 20040102815A KR 100604065 B1 KR100604065 B1 KR 100604065B1
Authority
KR
South Korea
Prior art keywords
shift register
data
clock signal
bits
present
Prior art date
Application number
KR1020040102815A
Other languages
Korean (ko)
Other versions
KR20060064126A (en
Inventor
김양완
권오경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040102815A priority Critical patent/KR100604065B1/en
Publication of KR20060064126A publication Critical patent/KR20060064126A/en
Application granted granted Critical
Publication of KR100604065B1 publication Critical patent/KR100604065B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Abstract

본 발명은 클럭신호의 왜곡을 방지할 수 있도록 한 쉬프트 레지스터부에 관한 것이다. The present invention relates to a shift register section capable of preventing distortion of a clock signal.

본 발명의 쉬프트 레지스터부는 복수의 쉬프트 레지스터 블록과, 상기 쉬프트 레지스터 블록 각각에 설치되어 외부로부터 공급되는 클럭신호를 상기 쉬프트 레지스터 블록으로 공급하기 위한 버퍼부를 구비한다. The shift register unit of the present invention includes a plurality of shift register blocks and a buffer unit for supplying clock signals supplied from the outside to the shift register block.

이러한 구성에 의하여, 본 발명에서는 클럭신호의 왜곡을 방지할 수 있다. By such a configuration, the present invention can prevent distortion of the clock signal.

Description

쉬프트 레지스터부 및 이를 이용한 발광 표시장치{Shift Register and Light Emitting Display Using The Same} Shift Register and Light Emitting Display Using The Same             

도 1은 종래의 쉬프트 레지스터부를 나타내는 도면이다.1 is a view showing a conventional shift register unit.

도 2a 및 도 2b는 도 1에 도시된 쉬프트 레지스터부로 공급되는 클럭신호를 나타내는 도면이다. 2A and 2B are diagrams showing a clock signal supplied to the shift register shown in FIG.

도 3은 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.3 illustrates a light emitting display device according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 의한 쉬프트 레지스터부를 나타내는 도면이다.4 is a diagram illustrating a shift register unit according to an embodiment of the present invention.

도 5a 및 도 5b는 도 4에 도시된 버퍼부를 상세히 나타내는 도면이다.5A and 5B are detailed views illustrating the buffer unit illustrated in FIG. 4.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 쉬프트 레지스터부 110 : 주사 구동부10: shift register unit 110: scan driver

120 : 데이터 구동부 121 : 쉬프트 레지스터부120: data driver 121: shift register

121a,121b,121c : 쉬프트 레지스터 블록 122a,122b,122c : 버퍼부121a, 121b, 121c: Shift register blocks 122a, 122b, 122c: Buffer unit

124 : 버퍼 125 : 인버터124: buffer 125: inverter

130 : 화상 표시부 140 : 화소130: image display unit 140: pixels

150 : 타이밍 제어부150: timing controller

본 발명은 쉬프트 레지스터부 및 이를 이용한 발광 표시장치에 관한 것으로, 특히 클럭신호의 왜곡을 방지할 수 있도록 한 쉬프트 레지스터부 및 이를 이용한 발광 표시장치에 관한 것이다.The present invention relates to a shift register unit and a light emitting display apparatus using the same, and more particularly, to a shift register unit and a light emitting display apparatus using the same to prevent distortion of a clock signal.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. The flat panel display includes a liquid crystal display, a field emission display, a plasma display panel, a light emitting display, and the like.

이와 같은 평판 표시장치들은 데이터선들 및 주사선들과 접속되도록 위치되는 복수의 화소들을 구비한다. 주사선들은 주사 구동부로부터 공급되는 주사신호를 화소들로 공급한다. 데이터선들은 데이터 구동부로부터 공급되는 데이터신호를 화소들로 공급한다. 화소들은 주사신호가 공급될 때 데이터신호에 대응되는 소정의 화상을 표시한다. Such flat panel displays include a plurality of pixels positioned to be connected to data lines and scan lines. The scan lines supply the scan signal supplied from the scan driver to the pixels. The data lines supply data signals supplied from the data driver to the pixels. The pixels display a predetermined image corresponding to the data signal when the scan signal is supplied.

데이터 구동부는 i(i는 자연수)개의 데이터신호를 공급할 수 있는 적어도 하나의 데이터 집적회로를 포함한다. 데이터 집적회로는 쉬프트 레지스터부를 이용하여 샘플링 신호를 생성하고, 생성된 샘플링 신호에 대응하여 데이터를 래치한다. 그리고, 데이터 집적회로는 래치된 데이터를 데이터신호로 변환하여 데이터선들로 공급하게 된다. 이와 같은 데이터 집적회로의 신뢰성을 확보하기 위해서는 쉬프트 레지스터부에서 샘플링신호가 안정적으로 공급되어야 한다. The data driver includes at least one data integrated circuit capable of supplying i (i is a natural number) data signals. The data integrated circuit generates a sampling signal using the shift register unit, and latches data in response to the generated sampling signal. The data integrated circuit converts the latched data into a data signal to supply the data lines. In order to secure the reliability of the data integrated circuit, the sampling signal must be stably supplied from the shift register unit.

도 1은 데이터 집적회로에 포함되는 종래의 쉬프트 레지스터부를 나타내는 도면이다.1 is a diagram illustrating a conventional shift register unit included in a data integrated circuit.

도 1을 참조하면, 종래의 쉬프트 레지스터부(10)는 i개의 샘플링신호를 생성하기 위하여 i개(i비트)의 쉬프트 레지스터로 구성된다. 이와 같은 쉬프트 레지스터부(10)는 도시되지 않은 스타트 펄스를 공급받고, 공급받은 스타트 펄스를 클럭신호(CLK)의 1주기마다 쉬프트 시키면서 i개의 샘플링신호를 생성한다. 쉬프트 레지스터부(10)에서 생성된 i개의 샘플링신호는 도시되지 않은 래치부로 공급된다. Referring to FIG. 1, the conventional shift register unit 10 is composed of i (i-bit) shift registers for generating i sampling signals. The shift register unit 10 receives a start pulse (not shown) and generates i sampling signals while shifting the supplied start pulse every one cycle of the clock signal CLK. The i sampling signals generated by the shift register section 10 are supplied to a latch section not shown.

하지만, 이와 같이 구동되는 종래의 쉬프트 레지스터부(10)는 클럭신호(CLK)의 왜곡에 의하여 원하는 샘플링 신호를 생성하지 못하는 문제점이 발생된다. 예를 들어, 쉬프트 레지스터부(10)가 100비트(즉, i=100)라고 가정할 때 쉬프트 레지스터부(10)의 제 1쉬프트 레지스터(1)는 도 2a와 같이 왜곡없는 클럭신호(CLK)를 공급받는다. 하지만, 제 100쉬프트 레지스터(i)는 라인저항 등에 의하여 도 2b와 같이 왜곡된 클럭신호(CLK)를 공급받는다. 이와 같이 왜곡된 클럭신호(CLK)가 공급되면 제 100쉬프트 레지스터(i)에서 샘플링 신호를 생성하지 못하는 경우가 발생된다. However, the conventional shift register unit 10 driven as described above does not generate a desired sampling signal due to distortion of the clock signal CLK. For example, assuming that the shift register section 10 is 100 bits (that is, i = 100), the first shift register 1 of the shift register section 10 has a distortion-free clock signal CLK as shown in FIG. 2A. Get supplied. However, the 100th shift register i is supplied with the distorted clock signal CLK as shown in FIG. 2B due to line resistance. When the distorted clock signal CLK is supplied as described above, a sampling signal may not be generated in the 100th shift register i.

다시 말하여, 쉬프트 레지스터부(10)가 많은 쉬프트 레지스터들(1 내지 i)로 구성될 때 일부 쉬프트 레지스터들로 왜곡된 클럭신호(CLK)가 공급되고, 이에 따라 샘플링 신호를 생성하지 못하는 경우가 발생된다. In other words, when the shift register section 10 is composed of many shift registers 1 to i, a distorted clock signal CLK is supplied to some of the shift registers, and thus, a sampling signal cannot be generated. Is generated.

따라서, 본 발명의 목적은 클럭신호의 왜곡을 방지할 수 있도록 한 쉬프트 레지스터부 및 이를 이용한 발광 표시장치를 제공하는 것이다.
Accordingly, an object of the present invention is to provide a shift register unit and a light emitting display device using the same, which can prevent distortion of a clock signal.

상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 복수의 쉬프트 레지스터 블록과, 상기 쉬프트 레지스터 블록 각각에 설치되어 외부로부터 공급되는 클럭신호를 상기 쉬프트 레지스터 블록으로 공급하기 위한 버퍼부를 구비하는 쉬프트 레지스터부를 제공한다. In order to achieve the above object, a first aspect of the present invention provides a shift register having a plurality of shift register blocks and a buffer unit provided to each of the shift register blocks to supply a clock signal supplied from the outside to the shift register block. Provide wealth.

바람직하게, 상기 쉬프트 레지스터 블록 각각은 60비트 이하로 설정된다. 상기 버퍼부는 적어도 하나 이상의 버퍼를 구비한다. 상기 버퍼부는 적어도 하나 이상의 인버터를 구비한다. 상기 쉬프트 레지스터부가 100비트로 구성될 때 35비트의 제 1 및 제 2쉬프트 레지스터 블록과, 30비트의 제 3쉬프트 레지스터 블록을 구비한다. Preferably, each of the shift register blocks is set to 60 bits or less. The buffer unit has at least one buffer. The buffer unit includes at least one inverter. When the shift register unit is configured with 100 bits, the shift register unit includes 35 bits of first and second shift register blocks, and 30 bits of third shift register blocks.

본 발명의 제 2측면은 데이터선들 및 주사선들과 접속되도록 위치되는 복수의 화소를 포함하는 화상 표시부와, 상기 데이터선들로 데이터신호를 공급하기 위하여 쉬프트 레지스터부를 포함하는 적어도 하나의 데이터 집적회로를 구비하며, 상기 쉬프트 레지스터부는 60비트 이하로 설정되는 복수의 쉬프트 레지스터 블록 과, 상기 쉬프트 레지스터 블록 각각에 설치되며 외부로부터 공급되는 클럭신호를 상기 쉬프트 레지스터 블록으로 공급하기 위한 버퍼부를 구비하는 발광 표시장치를 제공한다.A second aspect of the present invention includes an image display unit including a plurality of pixels positioned to be connected to data lines and scan lines, and at least one data integrated circuit including a shift register unit to supply a data signal to the data lines. The shift register unit includes a plurality of shift register blocks set to 60 bits or less, and a buffer unit provided in each of the shift register blocks to supply a clock signal supplied from the outside to the shift register block. to provide.

바람직하게, 상기 버퍼부는 적어도 하나 이상의 버퍼를 구비한다. 상기 버퍼부는 적어도 하나 이상의 인버터를 구비한다. Preferably, the buffer unit has at least one buffer. The buffer unit includes at least one inverter.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 3 내지 도 5b를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIG. 3 to FIG. 5B to which a person skilled in the art may easily implement the present invention.

도 3은 본 발명의 실시 예에 의한 발광 표시장치를 나타내는 도면이다.3 is a diagram illustrating a light emitting display device according to an exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시 예에 의한 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(140)을 포함하는 화상 표시부(130)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다. Referring to FIG. 3, a light emitting display device according to an exemplary embodiment of the present invention includes an image display unit including pixels 140 formed in an area partitioned by scan lines S1 to Sn and data lines D1 to Dm. 130, a scan driver 110 for driving the scan lines S1 to Sn, a data driver 120 for driving the data lines D1 to Dm, a scan driver 110 and a data driver And a timing controller 150 for controlling the 120.

주사 구동부(110)는 타이밍 제어부(150)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 주사신호를 생 성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다. 또한 주사 구동부(110)는 주사 구동제어신호(SCS)에 응답하여 발광 제어신호를 생성하고, 생성된 발광 제어신호를 발광 제어선들(E1 내지 En)로 순차적으로 공급한다. The scan driver 110 receives the scan driving control signal SCS from the timing controller 150. The scan driver 110 receiving the scan driving control signal SCS generates a scan signal and sequentially supplies the generated scan signal to the scan lines S1 to Sn. In addition, the scan driver 110 generates an emission control signal in response to the scan driving control signal SCS, and sequentially supplies the generated emission control signal to the emission control lines E1 to En.

데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다. 이를 위하여, 데이터 구동부(120)는 i개의 데이터신호를 공급할 수 있는 적어도 하나의 데이터 집적회로를 구비한다. 그리고, 데이터 집적회로 각각은 샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부를 구비한다. 쉬프트 레지스터부의 상세한 구성은 후술하기로 한다. The data driver 120 receives the data drive control signal DCS from the timing controller 150. The data driver 120 receiving the data driving control signal DCS generates a data signal and supplies the generated data signal to the data lines D1 to Dm in synchronization with the scan signal. To this end, the data driver 120 includes at least one data integrated circuit capable of supplying i data signals. Each of the data integrated circuits includes a shift register unit for sequentially generating sampling signals. The detailed configuration of the shift register section will be described later.

타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다.The timing controller 150 generates a data drive control signal DCS and a scan drive control signal SCS in response to external synchronization signals. The data driving control signal DCS generated by the timing controller 150 is supplied to the data driver 120, and the scan driving control signal SCS is supplied to the scan driver 110. The timing controller 150 supplies the data Data supplied from the outside to the data driver 120.

화상 표시부(130)는 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받아 각각의 화소들(140)로 공급한다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받은 화소들(140) 각각은 데이터신호에 대응되는 빛을 생성한다. 여기서, 화소들(140)의 발광시간은 발광 제어신호에 의하여 제어된다. The image display unit 130 receives the first power source VDD and the second power source VSS from the outside and supplies the same to the pixels 140. Each of the pixels 140 supplied with the first power source VDD and the second power source VSS generates light corresponding to the data signal. Here, the emission time of the pixels 140 is controlled by the emission control signal.

도 4는 본 발명의 실시 예에 의한 쉬프트 레지스터부를 나타내는 도면이다. 4 is a diagram illustrating a shift register unit according to an exemplary embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시 예에 의한 쉬프트 레지스터부는(121)는 복수의 쉬프트 레지스터 블록(121a, 121b, 121c)으로 구성된다. 여기서, 각각의 쉬프트 레지스터 블록(121a, 121b, 121c)에 포함되는 쉬프트 레지스터의 수(즉, 비트수)는 60 이하(60비트 이하)로 설정된다. 예를 들어, 본 발명에서 100비트의 쉬프트 레지스터부(121)를 구현한다면 제 1쉬프트 레지스터 블록(121a) 및 제 3쉬프트 레지스터 블록(121c) 각각은 35비트로 설정되고, 제 2쉬프트 레지스터 블록(121b)은 30비트로 설정된다. 즉, 본 발명에서는 60비트 이하로 구성된 복수의 쉬프트 레지스터 블록(121a, 121b, 121c)을 이용하여 높은 비트를 가지는 쉬프트 레지스터부(121)를 구현한다.Referring to FIG. 4, the shift register unit 121 according to an exemplary embodiment of the present invention includes a plurality of shift register blocks 121a, 121b, and 121c. Here, the number of shift registers (ie, the number of bits) included in each shift register block 121a, 121b, 121c is set to 60 or less (60 bits or less). For example, in the present invention, if the 100-bit shift register 121 is implemented, each of the first shift register block 121a and the third shift register block 121c is set to 35 bits, and the second shift register block 121b is used. ) Is set to 30 bits. That is, in the present invention, the shift register unit 121 having a high bit is implemented by using the plurality of shift register blocks 121a, 121b, and 121c having 60 bits or less.

한편, 각각의 쉬프트 레지스터 블록(121a, 121b, 121c)은 버퍼부(122a, 122b, 122c)를 경유하여 클럭신호(CLK)를 공급받는다. 버퍼부(122a, 122b, 122c) 각각은 원하는 전압값을 가지는 클럭신호(CLK)(즉, 왜곡없는 클럭신호)를 쉬프트 레지스터 블록(121a, 121b, 121c)으로 공급한다. 예를 들어, 버퍼부(122a, 122b, 122c)는 도 2b와 같이 왜곡된 클럭신호(CLK)가 공급되더라도 도 2a와 같이 클럭신호(CLK)의 전압레벨을 회복하여 쉬프트 레지스터 블록(121a, 121b, 121c)으로 공급한다. On the other hand, each shift register block 121a, 121b, 121c is supplied with the clock signal CLK via the buffer units 122a, 122b, 122c. Each of the buffer units 122a, 122b, 122c supplies a clock signal CLK (that is, a clock signal without distortion) having a desired voltage value to the shift register blocks 121a, 121b, 121c. For example, even if the distorted clock signal CLK is supplied as shown in FIG. 2B, the buffer units 122a, 122b and 122c recover the voltage level of the clock signal CLK as shown in FIG. 2A to shift the shift register blocks 121a and 121b. 121c).

이를 위하여, 버퍼부(122a, 122b, 122c) 각각은 도 5a와 같이 적어도 하나 이상의 버퍼(124)를 구비할 수 있다. 버퍼(124)들은 자신에게 공급되는 클럭신호(CLK)의 전압레벨을 회복시켜 쉬프트 레지스터 블록(121a, 121b, 121c)으로 공급한 다. 그리고, 버퍼부(122a, 122b, 122c) 각각은 도 5b와 같이 적어도 하나 이상의 인버터(125)를 구비할 수 있다. 인버터(125)들은 자신에게 공급되는 클럭신호(CLK)의 전압레벨을 회복시켜 쉬프트 레지스터 블록(121a, 121b, 121c)으로 공급한다. To this end, each of the buffer units 122a, 122b, 122c may include at least one buffer 124 as shown in FIG. 5A. The buffers 124 restore the voltage level of the clock signal CLK supplied to the buffers 124 and supply them to the shift register blocks 121a, 121b, and 121c. Each of the buffer units 122a, 122b, and 122c may include at least one inverter 125 as shown in FIG. 5B. The inverters 125 restore the voltage level of the clock signal CLK supplied to the inverters 125 and supply them to the shift register blocks 121a, 121b, and 121c.

즉, 본 발명에서 60비트 이하로 구성된 쉬프트 레지스터 블록(121a 121b, 121c) 각각은 버퍼부(122a, 122b, 122c)를 경유하여 클럭신호(CLK)를 공급받는다. 이와 같이 버퍼부(122a, 122b, 122c)를 경유하여 클럭신호(CLK)가 공급되면 라인 저항 등에 의한 클럭신호(CLK)의 왜곡을 방지할 수 있다. 그리고, 각각의 쉬프트 레지스터 블록(121a, 121b, 121c)은 60비트 이하로 구성되기 때문에 쉬프트 레지스터 블록(121a, 121b, 121c) 내에서 클럭신호(CLK)가 왜곡되지 않고, 이에 따라 안정적으로 샘플링 신호를 생성할 수 있다. That is, in the present invention, each of the shift register blocks 121a 121b and 121c having 60 bits or less receives the clock signal CLK via the buffer units 122a, 122b and 122c. As such, when the clock signal CLK is supplied through the buffer units 122a, 122b, and 122c, distortion of the clock signal CLK due to line resistance or the like can be prevented. Since the shift register blocks 121a, 121b, and 121c each have 60 bits or less, the clock signal CLK is not distorted in the shift register blocks 121a, 121b, and 121c, thereby stably sampling signals. Can be generated.

한편, 본 발명에서는 설명의 편의성을 위하여 쉬프트 레지스터부(121)가 발광 표시장치의 데이터 구동부(120)에 포함되는 것으로 가정하였지만, 실제로 본 발명의 쉬프트 레지스터부(121)는 다양한 회로에 사용될 수 있다. 예를 들어, 본 발명의 쉬프트 레지스터부(121)는 컴퓨터 등의 내부회로에 사용될 수 있다. Meanwhile, in the present invention, for convenience of description, it is assumed that the shift register unit 121 is included in the data driver 120 of the light emitting display device. . For example, the shift register unit 121 of the present invention can be used in an internal circuit of a computer or the like.

상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.The above detailed description and drawings are merely exemplary of the present invention, which are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Accordingly, those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical protection scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

상술한 바와 같이, 본 발명의 실시 예에 따른 쉬프트 레지스터부 및 이를 이용한 발광 표시장치에 의하면 복수의 쉬프트 레지스터 블록을 이용하여 쉬프트 레지스터부를 구성한다. 여기서, 쉬프트 레지스터 블록 각각들은 낮은 비트수로 설정되며, 버퍼부를 경유하여 클럭신호를 공급받는다. 따라서, 본 발명의 쉬프트 레지스터 블록 각각들은 왜곡없는 클럭신호를 공급받고, 이에 따라 안정적으로 구동될 수 있다. As described above, according to the shift register unit and the light emitting display device using the same according to the embodiment of the present invention, the shift register unit is configured by using a plurality of shift register blocks. Here, each of the shift register blocks is set to a low number of bits and is supplied with a clock signal through a buffer unit. Accordingly, each of the shift register blocks of the present invention is supplied with a distortion free clock signal, and thus can be stably driven.

Claims (8)

복수의 쉬프트 레지스터 블록과,A plurality of shift register blocks, 상기 쉬프트 레지스터 블록 각각에 설치되어 외부로부터 공급되는 클럭신호를 상기 쉬프트 레지스터 블록으로 공급하기 위한 버퍼부를 구비하는 쉬프트 레지스터부.And a buffer unit provided in each of the shift register blocks to provide a clock signal supplied from the outside to the shift register block. 제 1항에 있어서,The method of claim 1, 상기 쉬프트 레지스터 블록 각각은 60비트 이하로 설정되는 쉬프트 레지스터부. Each shift register block is set to 60 bits or less. 제 1항에 있어서,The method of claim 1, 상기 버퍼부는 적어도 하나 이상의 버퍼를 구비하는 쉬프트 레지스터부.And the buffer unit comprises at least one buffer. 제 1항에 있어서,The method of claim 1, 상기 버퍼부는 적어도 하나 이상의 인버터를 구비하는 쉬프트 레지스터부. And the buffer unit comprises at least one inverter. 제 1항에 있어서,The method of claim 1, 상기 쉬프트 레지스터부가 100비트로 구성될 때 35비트의 제 1 및 제 2쉬프트 레지스터 블록과, 30비트의 제 3쉬프트 레지스터 블록을 구비하는 쉬프트 레지 스터부. And a shift register section having 35 bits of first and second shift register blocks and a 30 bits of third shift register block when the shift register section is composed of 100 bits. 데이터선들 및 주사선들과 접속되도록 위치되는 복수의 화소를 포함하는 화상 표시부와,An image display unit including a plurality of pixels positioned to be connected to data lines and scan lines; 상기 데이터선들로 데이터신호를 공급하기 위하여 쉬프트 레지스터부를 포함하는 적어도 하나의 데이터 집적회로를 구비하며, At least one data integrated circuit including a shift register unit for supplying a data signal to the data lines, 상기 쉬프트 레지스터부는The shift register part 60비트 이하로 설정되는 복수의 쉬프트 레지스터 블록과,A plurality of shift register blocks set to 60 bits or less, 상기 쉬프트 레지스터 블록 각각에 설치되며 외부로부터 공급되는 클럭신호를 상기 쉬프트 레지스터 블록으로 공급하기 위한 버퍼부를 구비하는 발광 표시장치. And a buffer unit provided in each of the shift register blocks and configured to supply a clock signal supplied from the outside to the shift register block. 제 6항에 있어서,The method of claim 6, 상기 버퍼부는 적어도 하나 이상의 버퍼를 구비하는 발광 표시장치. The buffer unit includes at least one buffer. 제 6항에 있어서,The method of claim 6, 상기 버퍼부는 적어도 하나 이상의 인버터를 구비하는 발광 표시장치. The buffer unit includes at least one inverter.
KR1020040102815A 2004-12-08 2004-12-08 Shift Register and Light Emitting Display Using The Same KR100604065B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040102815A KR100604065B1 (en) 2004-12-08 2004-12-08 Shift Register and Light Emitting Display Using The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040102815A KR100604065B1 (en) 2004-12-08 2004-12-08 Shift Register and Light Emitting Display Using The Same

Publications (2)

Publication Number Publication Date
KR20060064126A KR20060064126A (en) 2006-06-13
KR100604065B1 true KR100604065B1 (en) 2006-07-24

Family

ID=37159744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102815A KR100604065B1 (en) 2004-12-08 2004-12-08 Shift Register and Light Emitting Display Using The Same

Country Status (1)

Country Link
KR (1) KR100604065B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1876768B1 (en) 2006-07-07 2019-06-05 Samsung Electronics Co., Ltd. Apparatus and method for reducing volume of resource allocation information message in a broadband wireless communication system
KR100884450B1 (en) * 2007-11-08 2009-02-19 삼성모바일디스플레이주식회사 Organic light emitting display device

Also Published As

Publication number Publication date
KR20060064126A (en) 2006-06-13

Similar Documents

Publication Publication Date Title
KR101267019B1 (en) Flat panel display
JP4633601B2 (en) Scan driving unit, light emitting display device using the same, and driving method thereof
KR100719362B1 (en) Source driver, method for clock signal control of source driver and display apparatus having the same
KR20080090789A (en) Organic light emitting display device and driving method thereof
US7573454B2 (en) Display driver and electro-optical device
KR20190079855A (en) Shift register and display device including thereof
KR20130020338A (en) Clock embedded interface device and image display device using the samr
KR100629179B1 (en) Organic Electro-Luminescence Display Device And Driving Method thereof
US7920118B2 (en) Scan driving circuit comprising a plurality of stages, each stage configured to receive multiple clocks
US20150170594A1 (en) Data driver and display device using the same
JP2006133732A (en) Data integrated circuit, light emitting display using the same, and driving method thereof
KR20220022769A (en) Dispay device and driving method for the same
JP2006184868A (en) Buffer and data integrated circuit and light-emitting display
KR100840074B1 (en) Data driver and flat panel display using the data driver
KR100719665B1 (en) Data driver and organic light emitting display using the same
KR100604065B1 (en) Shift Register and Light Emitting Display Using The Same
US8866723B2 (en) Display device
KR100645697B1 (en) Light Emitting Display and Driving Method Thereof
KR100796125B1 (en) Shift register and data driver and Organic Light Emitting Display Using the same
KR101128252B1 (en) Liquid Crystal Display device
KR100629576B1 (en) Buffer and light emitting display with integrated circuit using the same
JP4661329B2 (en) Display system, display controller, and display control method
KR101055193B1 (en) LCD and its driving method
KR100595101B1 (en) Data Integrated Circuit and Light Emitting Display Using the Same
JP2006308900A (en) Display controller, display system, and display control method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee