KR100603453B1 - Voltage Compensation Apparatus and Method of Driving The Same - Google Patents

Voltage Compensation Apparatus and Method of Driving The Same Download PDF

Info

Publication number
KR100603453B1
KR100603453B1 KR1019990018568A KR19990018568A KR100603453B1 KR 100603453 B1 KR100603453 B1 KR 100603453B1 KR 1019990018568 A KR1019990018568 A KR 1019990018568A KR 19990018568 A KR19990018568 A KR 19990018568A KR 100603453 B1 KR100603453 B1 KR 100603453B1
Authority
KR
South Korea
Prior art keywords
data
liquid crystal
crystal panel
voltage
control signal
Prior art date
Application number
KR1019990018568A
Other languages
Korean (ko)
Other versions
KR20000074549A (en
Inventor
백종상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990018568A priority Critical patent/KR100603453B1/en
Publication of KR20000074549A publication Critical patent/KR20000074549A/en
Application granted granted Critical
Publication of KR100603453B1 publication Critical patent/KR100603453B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Abstract

본 발명은 액정표시장치의 화질을 향상시키도록 구성된 전압보상장치에 관한 것이다.The present invention relates to a voltage compensation device configured to improve the image quality of a liquid crystal display device.

본 발명의 전압보상장치는 상부데이터를 각 영역에 대응하도록 변형하는 상부데이터 변형수단과, 하부데이터를 각 영역에 대응하도록 변형하는 하부데이터 변형수단과, 각 영역에 대응하는 제어신호를 생성하는 영역제어신호 발생수단을 구비한다.The voltage compensating device of the present invention includes an upper data transforming means for transforming upper data to correspond to each region, a lower data transforming means for transforming lower data to correspond to each region, and an area for generating a control signal corresponding to each region. Control signal generating means.

이러한 구성에 의해, 본 발명의 전압보상장치는 액정표시장치의 화질을 향상시키게 된다. By such a configuration, the voltage compensation device of the present invention improves the image quality of the liquid crystal display device.

Description

전압보상장치 및 그 구동방법{Voltage Compensation Apparatus and Method of Driving The Same} Voltage Compensation Apparatus and Method of Driving The Same}             

도 1은 액정표시장치의 구조를 도시한 도면. 1 is a diagram showing the structure of a liquid crystal display device;

도 2는 도 1의 A영역을 확대하여 도시한 도면.FIG. 2 is an enlarged view of region A of FIG. 1; FIG.

도 3은 도 1의 B영역을 확대하여 도시한 도면.3 is an enlarged view of region B of FIG. 1;

도 4는 도 1의 C영역을 확대하여 도시한 도면.4 is an enlarged view of region C of FIG. 1;

도 5는 본 발명의 전압보상장치를 도시한 도면.5 is a view showing a voltage compensation device of the present invention.

도 6은 도 5에 인가되는 신호의 파형을 도시한 파형도.FIG. 6 is a waveform diagram showing waveforms of signals applied to FIG. 5; FIG.

도 7은 도 6의 신호파형을 형성하는 신호발생부의 구성을 도시한 도면.FIG. 7 is a diagram illustrating a configuration of a signal generator that forms the signal waveform of FIG. 6. FIG.

도 8은 전압보상장치가 내장된 구동IC를 도시한 도면. 8 is a view showing a driving IC with a built-in voltage compensation device.

도 9는 전압보상장치가 내장된 타이밍컨트롤러를 도시한 도면9 is a view showing a timing controller with a built-in voltage compensation device;

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2 : 액정패널 10 : 상부 데이터구동부2: liquid crystal panel 10: upper data driver

12 : 상부 데이터 집적회로 20 : 하부 데이터구동부12: upper data integrated circuit 20: lower data driver

22 : 하부 데이터 집적회로 42,44 : 제1 및 제2 카운터22: lower data integrated circuit 42,44: first and second counters

52,54 : 제1 및 제2 감산기 56,58 : 제1 및 제2 가산기52,54: first and second subtractors 56,58: first and second adders

60,62,64,66 : 제1 내지 제4 멀티플렉서60,62,64,66: first to fourth multiplexers

70 : 데이터 구동IC 72 : 래치 70: data drive IC 72: latch

74 : 전압보상부 76 : 라인래치 74: voltage compensator 76: line latch

82 : 타이밍 컨트롤러 86 : 데이터 제어부 82: timing controller 86: data controller

88 : 선택부 100 : 상부데이터 변형부 88: selection unit 100: upper data transformation unit

200 : 하부데이터 변형부 300 : 영역제어신호 발생부200: lower data transformation unit 300: area control signal generator

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로, 특히 화질을 향상시키도록 구성된 전압보상장치 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a driving method thereof, and more particularly, to a voltage compensating device and a driving method thereof configured to improve image quality.

통상적으로, 화상 표시부는 영상신호에 대응하도록 광빔의 투과량을 조절하여 화상을 표시하게 된다. 이에따라, 액정표시장치(Liquid Crystal Display; 이하 "LCD"라 한다)의 액정패널은 매트릭스 형태로 배열되어진 다수의 액정셀들과 이들 액정셀들 각각에 공급될 영상신호를 절환하는 다수의 제어용 스위치, 즉 박막트랜지스터(Thin Film Transistor ; 이하 "TFT"라 한다)들로 구성된다. 또한, 하나의 화소(Pixel)는 적색(Red ; 이하 "R"이라 한다), 녹색(Green ; 이하 "G"라 한다), 청색(Blue ; 이하 "B"라 한다) 3개의 액정셀들과 3개의 TFT로 구성되어 진다. Typically, the image display unit displays an image by adjusting a transmission amount of the light beam to correspond to the image signal. Accordingly, the liquid crystal panel of the liquid crystal display (hereinafter referred to as "LCD") includes a plurality of liquid crystal cells arranged in a matrix and a plurality of control switches for switching image signals to be supplied to each of the liquid crystal cells; That is, it is composed of thin film transistors (hereinafter referred to as TFTs). In addition, one pixel Pixel includes three liquid crystal cells of red (hereinafter referred to as "R"), green (hereinafter referred to as "G"), and blue (hereinafter referred to as "B"). It consists of three TFTs.

한편, LCD는 영상신호를 액정패널에 인가하는 구조에 따라 싱글뱅크(Single Bank)와 더블뱅크(Double Bank)로 대별된다. 싱글뱅크는 데이터 구동부가 액정패널의 상부(또는 하부)에만 형성되어 있으며, 데이터 구동부에서 출력된 데이터신호는 하나의 포트를 경유하여 액정패널에 인가되어진다. 또한, 더블뱅크는 데이터 구동부가 화상표시부의 상·하부에 각각 형성되어 데이터 신호를 2개의 포트를 경유하여 액정패널에 인가하게 된다. Meanwhile, LCDs are classified into single banks and double banks according to a structure in which an image signal is applied to the liquid crystal panel. In the single bank, the data driver is formed only on the upper portion (or lower portion) of the liquid crystal panel, and the data signal output from the data driver is applied to the liquid crystal panel via one port. In addition, the double bank has a data driver formed at the upper and lower portions of the image display unit to apply a data signal to the liquid crystal panel via two ports.

도 1 내지 도 4를 참조하여 종래 기술의 LCD에 대해서 살펴보기로 한다. The LCD of the prior art will be described with reference to FIGS. 1 to 4.

도 1을 참조하면, 종래의 LCD는 영상신호에 대응하여 화상을 표시하는 액정패널(2)과, 액정패널(2)의 상부에 형성된 상부 데이터구동부(10)와, 액정패널(2)의 하부에 형성된 하부 데이터구동부(20)를 구비한다. 영상신호 중 기수번째 영상신호(이하, "상부 데이터"라 한다)는 상부 데이터구동부(10)에 인가되고 우수번째 영상신호(이하, "하부 데이터"라 한다)는 하부 데이터구동부(20)에 인가된다. 이와같이 영상신호가 액정패널(2)의 상·하부로 인가되는 방식을 "더블뱅크(Double Bank) 구동방식" 또는 "양방향 구동방식"이라고 한다. 이때, 상부 데이터구동부(10)에는 제1 내지 제n 상부 데이터 구동IC(121 내지 12n)가 배치되어 있다. 또한, 하부 데이터구동부(20)에는 제1 내지 제n 하부 데이터 구동IC(221 내지 22n)가 배치되어 있다. 또한, 액정패널(2)의 일측에는 게이트 구동부(도시되지 않음)가 형성되어 있으며, 게이트 구동부에는 다수개의 게이트 구동IC들이 배치되어 있다. Referring to FIG. 1, a conventional LCD includes a liquid crystal panel 2 displaying an image corresponding to an image signal, an upper data driver 10 formed on an upper portion of the liquid crystal panel 2, and a lower portion of the liquid crystal panel 2. And a lower data driver 20 formed at the lower portion. Of the video signals, an odd-numbered video signal (hereinafter referred to as "upper data") is applied to the upper data driver 10 and an even-numbered video signal (hereinafter referred to as "lower data") is applied to the lower data driver 20. do. The manner in which the video signal is applied to the upper and lower portions of the liquid crystal panel 2 is referred to as a "double bank drive system" or "bidirectional drive system". In this case, the first to nth upper data driving ICs 12 1 to 12 n are disposed in the upper data driving unit 10. Further, the first to nth bottom data driver ICs 22 1 to 22 n are disposed in the bottom data driver 20. In addition, a gate driver (not shown) is formed at one side of the liquid crystal panel 2, and a plurality of gate driver ICs are disposed in the gate driver.

이하, 데이터 구동부(10,20)에서 전송되는 데이터의 상태를 설명하기 위해 제1 상부 데이터 구동IC(121) 및 제1 하부 데이터 구동IC(221)에서의 데이터 전송상태를 설명하기로 한다. 양방향 구동구조에서 동일한 데이터를 제1 상부 데이터 구동IC(121)와, 제1 하부 데이터 구동IC(221)로 나누어 구동할 경우, 제1 상부 데이터 구동IC(12a)에 접속된 데이터 라인(dl1)은 제1 상부 데이터 구동IC(12a)에서 가까운 부분과 먼 부분간 라인저항(Line Resistor)에 의한 감소분 만큼에 해당하는 전압차가 발생하게 된다. 이와 동일한 원리에 의해 제1 하부 데이터 구동IC(221)에 접속된 데이터 라인(dl2)은 제1 하부 데이터 구동IC(221)에서 가까운 부분과 먼 부분간 라인저항에 의한 감소분 만큼에 해당하는 전압차가 발생하게 된다. Hereinafter, in order to describe the state of data transmitted from the data driver 10 and 20, the data transfer state of the first upper data driver IC 12 1 and the first lower data driver IC 22 1 will be described. . In the bidirectional driving structure, when the same data is driven by being divided into the first upper data driver IC 12 1 and the first lower data driver IC 22 1 , the data line connected to the first upper data driver IC 12a ( dl1) generates a voltage difference corresponding to a decrease caused by a line resistance between a portion near and a portion near from the first upper data driving IC 12a. Thus by the same principle of data lines (dl2) connected to a first lower data drive IC (22 1) it is applicable as long as decrease of the near portion and the far portion between the line resistance in the first lower data drive IC (22 1) The voltage difference is generated.

이하, 도 2 내지 도 4를 결부하여 이에 대하여 상세하게 살펴보기로 한다. 이때, 액정패널을 3부분으로 나눌 경우 동일한 데이터를 인가하더라도 각 영역에서 서로 다른 전압분포를 가지게 된다. 도 2에 도시된 바와 같이 액정패널의 A영역에서 제1 데이터라인(dl1)은 제1 상부 데이터 구동IC(121)에서 가까운 부분이므로 V1이 인가된다. 반면에, 제2 데이터라인(dl2)은 제1 하부 데이터 구동IC(221)에서 먼 부분이므로 V2가 인가된다. 이때, A영역에서의 전압분포가 수학식 1에 나타나 있다. Hereinafter, this will be described in detail with reference to FIGS. 2 to 4. In this case, when the liquid crystal panel is divided into three parts, even if the same data is applied, the liquid crystal panel has a different voltage distribution in each area. As shown in FIG. 2, since the first data line dl1 is a portion close to the first upper data driver IC 12 1 in the region A of the liquid crystal panel, V1 is applied. On the other hand, V2 is applied because the second data line dl2 is far from the first lower data driver IC 22 1 . At this time, the voltage distribution in the A region is shown in Equation (1).

Figure 111999005082511-pat00001
Figure 111999005082511-pat00001

여기에서, V'은 라인저항에 의한 전압 감소분을 의미한다.Here, V 'means a voltage decrease caused by line resistance.

또한, 도 3에 도시된 바와같이 액정패널의 B영역에서 제1 및 제2 데이터라인(dl1,dl2)은 제1 상부 및 제1 하부 데이터 구동IC(121,221)의 중간 부분이므로 V3가 동일하게 인가된다. 이때, B영역에서의 전압분포가 수학식 2에 나타나 있다. In addition, as shown in FIG. 3, in the region B of the liquid crystal panel, the first and second data lines dl1 and dl2 are intermediate parts of the first upper and first lower data driving ICs 12 1 and 22 1 , and thus V3. Is equally applied. At this time, the voltage distribution in the B region is shown in Equation 2.

Figure 111999005082511-pat00002
Figure 111999005082511-pat00002

이때, 수학식 1을 수학식 2에 대입해서 계산하면 B영역의 전압(V3)은 가까운 부분의 전압(V1)과 먼 부분의 전압(V2)을 합하여 2로 나눈값(즉, 평균값)이 된다. In this case, when Equation 1 is substituted by Equation 2, the voltage V3 in the B region is the sum of the voltage V1 of the near portion and the voltage V2 of the far portion divided by 2 (that is, the average value). .

또한, 도 4에 도시된 바와 같이 액정패널의 C영역에서 제1 데이터라인(dl1)은 제1 상부 데이터 구동IC(121)에서 먼 부분이므로 V2가 인가된다. 반면에, 제2 데이터 라인(dl2)은 제1 하부 데이터 구동IC(221)에서 가까운 부분이므로 V1이 인가된다. 도 2 내지 도 4를 정리하면 표 1과 같이 나타나게 된다. In addition, as shown in FIG. 4, since the first data line dl1 is a part far from the first upper data driver IC 12 1 in the C region of the liquid crystal panel, V2 is applied. On the other hand, since the second data line dl2 is a portion close to the first lower data driver IC 22 1 , V1 is applied. 2 to 4 are summarized as shown in Table 1.

각 영역에서의 구동IC의 구동전압 분포Drive voltage distribution of drive IC in each area A영역 A area B영역 B area C영역 C area 상부 제1 데이터 구동IC Upper first data driver IC V1  V1 V3  V3 V2  V2 하부 제1 데이터 구동IC Lower first data driver IC V2  V2 V3  V3 V1  V1

이하, 각영역별 구동상태에 대하여 살펴보기로 한다. A,C영역은 액정패널의 구조에 따라 1 라인씩 구동할 경우 "V1,V2,V1,V2,V1,V2…"의 전압분포를 가지게 되는데 이는 노말리 화이트(Normally White) 구조의 LCD 화면에서 "암,명,암,명,암,명…"으로 표현되어진다. 또한, 2라인씩 구동할 경우 "V1,V1,V2,V2,V1,V1…"의 전압분포를 가지게 되는데 이는 LCD화면에서 "암,암,명,명,암,암…"으로 표현된다. 이 경우, 액정패널의 A,C영역에서는 인접한 데이터 라인간의 휘도차에의해 시각적으로 수직방향의 줄무늬가 보이는 딤(Dim) 현상이 발생하게 된다. 한편, B영역은 액정패널의 구조에 무관하게 "V3,V3,V3,V3,V3,V3…"의 전압분포를 가지게 된다. 이 경우, B영역에는 동일한 전압을 가지므로 줄이 나타나지 않는다. 즉, 액정패널의 B영역을 제외한 액정패널의 A,C영역에서는 라인저항에 의한 전압감쇄가 발생하여 수직방향으로 줄무늬가 나타나 화질을 저하시키는 문제점이 도출되고 있다. Hereinafter, the driving state of each region will be described. A and C areas have a voltage distribution of “V1, V2, V1, V2, V1, V2…” when driving one line according to the structure of the liquid crystal panel. This is shown in the normally white LCD screen. It is expressed as "cancer, light, cancer, light, cancer, light…". In addition, when driving by two lines, the voltage distribution of "V1, V1, V2, V2, V1, V1 ..." is expressed as "dark, dark, bright, dark, dark, dark ..." on the LCD screen. In this case, in the areas A and C of the liquid crystal panel, a dim phenomenon in which vertical stripes appear visually occurs due to a luminance difference between adjacent data lines. On the other hand, the B region has a voltage distribution of "V3, V3, V3, V3, V3, V3 ..." regardless of the structure of the liquid crystal panel. In this case, since the B region has the same voltage, no line appears. That is, in the A and C regions of the liquid crystal panel except for the B region of the liquid crystal panel, voltage attenuation occurs due to line resistance, resulting in streaks in the vertical direction.

따라서, 본 발명의 목적은 화질을 향상시키도록 구성된 전압보상장치 및 그 구동방법을 제공 하는데 있다.
Accordingly, an object of the present invention is to provide a voltage compensating device and a driving method thereof configured to improve image quality.

상기 목적을 달성하기 위하여 본 발명의 전압보상장치는 상부데이터를 각 영역에 대응하도록 변형하는 상부데이터 변형수단과, 하부데이터를 각영역에 대응하도록 변형하는 하부데이터 변형수단과, 각 영역에 대응하는 제어신호를 생성하는 영역제어신호 발생수단을 구비한다.In order to achieve the above object, the voltage compensation device of the present invention includes an upper data deforming means for deforming the upper data to correspond to each area, a lower data deforming means for transforming the lower data to correspond to each area, and Area control signal generating means for generating a control signal.

또한, 본 발명의 전압보상방법은 데이터라인의 각 영역에 따른 라인저항에의한 전압 감쇄에 대응하도록 전압을 보상하여 인가한다.In addition, the voltage compensation method of the present invention compensates and applies a voltage so as to correspond to a voltage attenuation caused by line resistance in each region of the data line.

상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention other than the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.

도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.A preferred embodiment of the present invention will be described with reference to FIGS. 5 to 7.

도 5를 참조하면, 본 발명의 전압보상장치는 상부데이터를 각 영역에 대응하도록 변형하는 상부데이터 변형부(100)와, 하부데이터를 각 영역에 대응하도록 변형하는 하부데이터 변형부(200)와, 각 영역에 대응하는 제어신호를 생성하는 영역제어신호 발생부(300)를 구비한다. 본 발명의 전압보상장치의 동작을 설명하기 위해 도 6 및 도 7을 결부하여 액정패널의 영역 제어신호 발생부(300)의 구성 및 그 동작에 대하여 살펴보기로 한다. 도 7을 참조하면, 영역제어신호(CNT1 내지 CNT3)를 생성하는 영역제어신호 발생부(300)는 한 수직동기(1V) 이내의 실데이터구간을 제1 구간(예를들면, 1/3V)으로 카운트하여 제1 제어신호(CNT1)를 생성하는 제1 카운터(42)와, 실데이터영역을 제2 구간(예를들면, 2/3V)으로 카운트하여 제2 제어신호(CNT2)를 생성하는 제2 카운터(44)와, 제1 및 제2 카운터(42,44)에 접속되어 배타적논리합 연산을 수행하여 제3 제어신호(CNT3)를 생성하는 배타적 논리합 게이트(X-OR Gate)를 구비한다. 제1 카운터(42)는 실데이터구간을 소정의 구간(1/3V)으로 카운트하여 설정된 구간부터 하이레벨을 갖는 제1 제어신호(CNT1)를 생성한다. 이때, 제1 제어신호(CNT1)는 도 6에 도시된 바와 같이 화면상의 A영역에서는 로우레벨을 갖고 B,C영역에서 하이레벨을 갖는 파형을 나타내게 된다. 제2 카운터(44)는 실데이터구간을 소정의 구간(2/3V)으로 카운트하여 설정된 구간부터 하이레벨을 갖는 제2 제어신호(CNT2)를 생성한다. 이때, 제2 제어신호(CNT2)는 도 6에 도시된 바와 같이 A,B 영역에서 로우레벨을 갖고 C영역에서 하이레벨을 갖는 파형을 나타내게 된다. 배타적 논리합 게이트(X-OR Gate)는 제1 및 제2 제어신호(CNT1,CNT2)를 배타적 논리합 연산을 수행하여 제3 제어신호(CNT3)를 생성한다. 이때, 제3 제어신호(CNT3)는 도 6에 도시된 바와 같이 B영역에서만 하이레벨을 갖는 파형을 나타내게 된다.Referring to FIG. 5, the voltage compensating device of the present invention includes an upper data deforming unit 100 that deforms upper data to correspond to each region, and a lower data deforming unit 200 which deforms lower data to correspond to each region. And an area control signal generator 300 for generating a control signal corresponding to each area. In order to explain the operation of the voltage compensation device of the present invention, the configuration and operation of the region control signal generator 300 of the liquid crystal panel will be described with reference to FIGS. 6 and 7. Referring to FIG. 7, the area control signal generator 300 generating the area control signals CNT1 to CNT3 generates a real data section within one vertical sync (1V) in a first section (eg, 1 / 3V). To count the first control signal CNT1 and generate the second control signal CNT2 by counting the real data area in the second section (for example, 2 / 3V). An X-OR gate connected to the second counter 44 and the first and second counters 42 and 44 to perform an exclusive logical sum operation to generate a third control signal CNT3. . The first counter 42 counts the actual data section in a predetermined section (1 / 3V) to generate the first control signal CNT1 having a high level from the set section. At this time, as shown in FIG. 6, the first control signal CNT1 has a waveform having a low level in the area A on the screen and a high level in the B and C areas. The second counter 44 counts the actual data section in a predetermined section (2 / 3V) and generates a second control signal CNT2 having a high level from the set section. In this case, as shown in FIG. 6, the second control signal CNT2 has a low level in the A and B areas and a high level in the C area. The exclusive OR gate performs an exclusive OR operation on the first and second control signals CNT1 and CNT2 to generate the third control signal CNT3. In this case, as shown in FIG. 6, the third control signal CNT3 has a waveform having a high level only in the B region.

한편, 상부데이터 변형부(100)는 상부 데이터를 감산하는 제1 감산기(Subtracter;52)와, 상부 데이터를 가산하는 제1 가산기(Adder;56)와, 제1 감산기(52) 및 제1 가산기(56)의 출력신호를 멀티플렉싱하는 제1 멀티플렉서(Multiplexor;60)와, 제1 멀티플렉서(60)의 출력신호와 상부 데이터를 멀티플렉싱하는 제2 멀티플렉서(62)를 구비한다. 본 발명의 전압보상장치의 동작을 설명하기위해 제1 내지 제4 멀티플레서에 동작에 대하여 살펴보면, 제1 내지 제4 멀티플렉서의 진리표가 표 2에 나타나 있다.The upper data deforming unit 100 may include a first subtracter 52 for subtracting the upper data, a first adder 56 for adding the upper data, a first subtracter 52, and a first adder. A first multiplexer 60 multiplexes the output signal of 56 and a second multiplexer 62 multiplexes the output signal and the upper data of the first multiplexer 60. In order to explain the operation of the voltage compensating device of the present invention, the operation of the first to fourth multiplexers will be described. Table 2 shows the truth table of the first to fourth multiplexers.

멀티플렉서 진리표Multiplexer Truth Table S  S A  A B  B O  O L  L L  L X  X L  L L  L H  H X  X H  H H  H X  X L  L L  L H  H X  X H  H H  H

여기에서, H는 "1", L은 "0", X는 리던던시 조건을 의미한다.Here, H means "1", L means "0", and X means redundancy condition.

이에따라, 멀티플렉서는 S단자에 로우논리(L)를 갖는 전압레벨이 인가되면 A단자의 데이터가 출력되고 하이논리(H)를 갖는 전압레벨이 인가되면 B단자의 데이 터가 출력되어 진다. Accordingly, the multiplexer outputs the data of the A terminal when the voltage level having the low logic L is applied to the S terminal, and outputs the data of the B terminal when the voltage level having the high logic H is applied.

한편, 멀티플렉서의 진리표를 참조하여 상부데이터 구동부의 동작에 대하여 살펴보기로 한다. 먼저, 상부 데이터 구동부의 동작을 각 영역에 따라 살펴보기로 한다. A영역일 경우, 제1 내지 제3 제어신호(CNT1 내지 CNT3)는 로우레벨을 가지게 된다. 이에따라, 제1 및 제2 멀티플렉서(60,62)에 의해 소정의 기준전압레벨을 갖는 상부데이터에 α를 감한 신호가 출력된다. B영역일 경우, 제1 및 제3 제어신호(CNT1,CNT3)는 하이레벨을 갖고 제2 제어신호(CNT2)는 로우레벨을 갖게된다. 이에따라, 제1 멀티플렉서(60)는 소정의 기준전압 레벨을 갖는 상부 데이터 +α를 출력하고, 제2 멀티플렉서(62)는 소정의 기준전압 레벨을 갖는 상부데이터를 출력한다. C영역일 경우, 제1 및 제2 제어신호(CNT1,CNT2)는 하이레벨을 갖고 제3 제어신호(CNT3)는 로우레벨을 갖게된다. 이에따라, 제1 및 제2 멀티플렉서(60,62)에 의해 소정의 기준전압 레벨을 갖는 상부 데이터에 α를 더한 신호가 출력된다. 즉, 상부 데이터 구동IC의 A영역에서는 소정의 기준전압 레벨을 갖는 상부 데이터에서 α를 감한 신호가 출력되고, B영역에서는 소정의 기준전압 레벨을 갖는 상부 데이터가 출력되고, C영역에서는 소정의 기준전압 레벨을 갖는 상부 데이터에서 α를 더한 신호가 출력된다. Meanwhile, the operation of the upper data driver will be described with reference to the truth table of the multiplexer. First, the operation of the upper data driver will be described according to each area. In the area A, the first to third control signals CNT1 to CNT3 have a low level. As a result, the first and second multiplexers 60 and 62 output a signal obtained by subtracting α to the upper data having a predetermined reference voltage level. In the case of the B region, the first and third control signals CNT1 and CNT3 have a high level, and the second control signal CNT2 has a low level. Accordingly, the first multiplexer 60 outputs upper data + α having a predetermined reference voltage level, and the second multiplexer 62 outputs upper data having a predetermined reference voltage level. In the C region, the first and second control signals CNT1 and CNT2 have a high level, and the third control signal CNT3 has a low level. Accordingly, the first and second multiplexers 60 and 62 output a signal obtained by adding α to upper data having a predetermined reference voltage level. That is, a signal obtained by subtracting α from the upper data having a predetermined reference voltage level is output in the area A of the upper data driving IC, an upper data having a predetermined reference voltage level is output in the B area, and a predetermined reference in the C area. The signal plus α is outputted from the upper data having the voltage level.

한편, 하부데이터 변형부(200)는 소정의 기준전압 레벨을 갖는 하부 데이터를 감산하는 제2 감산기(Subtracter;54)와, 소정의 기준전압 레벨을 갖는 하부 데이터를 가산하는 제2 가산기(Adder;58)와, 제2 감산기(54) 및 제2 가산기(58)의 출력신호를 멀티플렉싱하는 제3 멀티플렉서(Multiplexor;64)와, 제3 멀티플렉서(64)의 출력신호와 소정의 기준전압 레벨을 갖는 하부 데이터를 멀티플렉싱하는 제4 멀티플렉서(66)를 구비한다. 상기 가산기, 감산기 및 멀티플렉서의 동작은 상부데이터 변형부(100)에서 충분히 설명하였으므로 상세한 설명은 생략하기로 한다. 하부 데이터 구동부의 동작을 각 영역에 따라 살펴보기로 한다. A영역일 경우, 제1 내지 제3 제어신호(CNT1 내지 CNT3)는 로우레벨을 가지게 된다. 이에따라, 제3 및 제4 멀티플렉서(64,66)에의해 소정의 기준전압 레벨을 갖는 하부데이터에 α를 더한 신호가 출력된다. B영역일 경우, 제1 및 제3 제어신호(CNT1,CNT3)는 하이레벨을 갖고 제2 제어신호(CNT2)는 로우레벨을 갖게된다. 이에따라, 제3 멀티플렉서(64)는 소정의 기준전압 레벨을 갖는 하부 데이터에 α를 감한 신호를 출력하고, 제4 멀티플렉서(66)는 소정의 기준전압 레벨을 갖는 하부데이터를 출력한다. C영역일 경우, 제1 및 제2 제어신호(CNT1,CNT2)는 하이레벨을 갖고 제3 제어신호(CNT3)는 로우레벨을 갖게된다. 이에따라, 제3 및 제4 멀티플렉서(64,66)에 의해 소정의 기준전압 레벨을 갖는 하부 데이터에 α를 감한 신호가 출력된다. 즉, 하부 데이터 구동IC의 A영역에서는 소정의 기준전압 레벨을 갖는 하부 데이터에서 α를 더한 신호가 출력되고, B영역에서는 소정의 기준전압 레벨을 갖는 하부 데이터가 출력되고, C영역에서는 소정의 기준전압 레벨을 갖는 하부데이터에서 α를 감한 신호가 출력된다. 이때, 화면을 A,B,C 3개의 영역으로 분할하였으나 설계자의 의도에 따라 n개의 영역으로 분할할수 있을 것이다. 또한, 라인저항에 의한 구동전압의 감쇄분(V')의 1/2만큼을 원래 데이터±α로 하여 구동IC에서 가까운 부분은 -α, 중간은 0, 먼곳은 +α로 설정하였으나 설계자의 의도에 따라 다르게 설정할수도 있다. 예를들면, 구동IC에서 가까운 부분은 -0.5α, 중간은 0, 먼곳은 +0.5α로 나타날수도 있으며, 구동IC에서 가까운 부분은 0, 중간은 -0.5α, 먼곳은 -α로 설정할수도 있다. The lower data transformation unit 200 may include a second subtracter 54 for subtracting lower data having a predetermined reference voltage level, and a second adder for adding lower data having a predetermined reference voltage level; 58, a third multiplexer 64 for multiplexing the output signals of the second subtracter 54 and the second adder 58, an output signal of the third multiplexer 64, and a predetermined reference voltage level. And a fourth multiplexer 66 for multiplexing the underlying data. Since the operations of the adder, the subtractor and the multiplexer have been sufficiently described in the upper data deforming unit 100, detailed descriptions thereof will be omitted. The operation of the lower data driver will be described according to each area. In the area A, the first to third control signals CNT1 to CNT3 have a low level. Accordingly, the third and fourth multiplexers 64 and 66 output a signal obtained by adding α to the lower data having a predetermined reference voltage level. In the case of the B region, the first and third control signals CNT1 and CNT3 have a high level, and the second control signal CNT2 has a low level. Accordingly, the third multiplexer 64 outputs a signal obtained by subtracting α to lower data having a predetermined reference voltage level, and the fourth multiplexer 66 outputs lower data having a predetermined reference voltage level. In the C region, the first and second control signals CNT1 and CNT2 have a high level, and the third control signal CNT3 has a low level. As a result, the third and fourth multiplexers 64 and 66 output a signal obtained by subtracting α to the lower data having a predetermined reference voltage level. That is, in the region A of the lower data driving IC, a signal obtained by adding α is output from the lower data having a predetermined reference voltage level, the lower data having a predetermined reference voltage level is output in the region B, and the predetermined reference in the C region. A signal obtained by subtracting α from the lower data having a voltage level is output. At this time, the screen is divided into three areas A, B, and C, but may be divided into n areas according to the designer's intention. In addition, half of the driving voltage attenuation due to line resistance (V ') is set to the original data ± α, and the portion close to the driving IC is set to -α, 0 in the middle, and + α in the far place. It can be set differently depending on. For example, the near part of the driver IC may appear as -0.5α, the middle part is 0, and the far part is + 0.5α. The near part of the driver IC may be set to 0, the middle part is -0.5α, and the far part is -α. .

이 경우, 상부 및 하부 데이터가 100 011 이고, α의 값이 2라고 설정할 경우, 상부 및 하부의 각영역에서의 보정된 데이터가 표 3에 나타나 있다. In this case, when the upper and lower data is 100 011 and the value of α is set to 2, the corrected data in the upper and lower angular areas is shown in Table 3.

A 영역 A area B 영역 B area C 영역 C area 상부 구동부 Upper drive 100 001 100 001 100 011 100 011 100 101 100 101 하부 구동부 Lower drive 100 101 100 101 100 011 100 011 100 001 100 001

이 경우, 패널이 로말리 화이트(Normally White)라 할 때 상부 데이터 구동IC의 A영역에서는 소정의 기준전압 레벨을 갖는 상부 데이터에서 α를 감한 신호가 출력되므로 조금 밝아지게 되고, B영역에서는 소정의 기준전압 레벨을 갖는 상부 데이터가 출력되므로 원래의 밝기로 출력된다. 또한, 상부 데이터 구동IC의 C영역에서는 소정의 기준전압 레벨을 갖는 상부 데이터에서 α를 더한 신호가 출력되므로 조금 어두워지게 된다. 반면에, 하부 데이터 구동IC의 A영역에서는 소정의 기준전압 레벨을 갖는 하부 데이터에서 α를 더한 신호가 출력되므로 조금 어두워지게 되고, B영역에서는 소정의 기준전압 레벨을 갖는 하부 데이터가 출력되므로 원래의 밝기로 출력된다. 또한, 소정의 기준전압 레벨을 갖는 하부 데이터 구동IC의 C영역에서는 소정의 기준전압 레벨을 갖는 하부데이터에서 α를 감한 신호가 출력되므로 조금 밝아지게 된다. 또한, 패널이 로말리 블랙(Normally Black)일 때, 제1 및 제3 멀티플렉서의 A,B 단자에 접속되는 가산기 및 감산기의 위치를 바꾸면 동일하게 적용될수 있다. 또한, 패널의 구조는 상부/하부에 접속된 데이터라인의 교차수에 무관하게 적용될수 있을 것이다. In this case, when the panel is normally white, a signal obtained by subtracting α from the upper data having a predetermined reference voltage level is output in the area A of the upper data driving IC, and thus becomes slightly brighter. The upper data having the reference voltage level is output, so that it is output at the original brightness. In addition, in the C region of the upper data driving IC, a signal obtained by adding α is output from the upper data having a predetermined reference voltage level, thereby darkening slightly. On the other hand, in the region A of the lower data driver IC, the signal plus α is outputted from the lower data having the predetermined reference voltage level, and thus darkens slightly. In the region B, the lower data having the predetermined reference voltage level is outputted. The brightness is output. In addition, in the C region of the lower data driving IC having the predetermined reference voltage level, a signal obtained by subtracting α from the lower data having the predetermined reference voltage level is output, thereby becoming slightly brighter. In addition, when the panel is normally black, the same may be applied by changing the positions of the adder and the subtractor connected to the A and B terminals of the first and third multiplexers. In addition, the structure of the panel may be applied irrespective of the number of crossings of the data lines connected to the top / bottom.

한편, 도 8에 도시된 바와 같이 본 발명의 전압보상장치를 데이터 구동IC에 내장할 수도 있을 것이다. 이때, 전압보상부(74)는 데이터 구동IC(70)의 래치(Latch;72)와 라인래치(76) 사이에 배치되어 1비트 단위로 입력되는 데이터신호를 각 영역에 대응하도록 전압을 보상함에 의해 변형된 데이터를 라인래치(76)로 전송한다. 라인래치(76)의 변형된 데이터신호는 디지털아날로그변환기(78)에 의해 아날로그 신호로 변환되어 출력회로(80)를 경유하여 데이터라인으로 전송되게 된다. 상기 전압보상부(74)의 기능 및 동작에 대해서는 충분히 기술되었으므로 상세한 설명은 생략하기로 한다. 한편, 도 9에 도시된 바와 같이 본 발명의 전압보상장치를 타이밍 컨트롤러(82)에 내장할수도 있을 것이다. 이때, 전압보상부(74)는 데이터 제어부(86)와 선택부(88) 사이에 배치되어 있다. 이 경우, 전압보상부(74) 및 데이터제어부(86)는 타이밍컨트롤러부(84)에 의해 제어되어진다. 또한, 선택부(88)는 액정패널이 양방향 구동될 경우 전압보상부(74)의 출력을 액정패널에 인가하고 반대의 경우에는 데이터 제어부(86)에서 출력되는 신호를 액정패널에 인가하게 된다. 즉, 선택부(88)는 싱글뱅크일 경우 데이터 제어부(86)의 신호를 액정패널로 인가하고 더블뱅크일 경우 전압보상부(74)에서 변형된 데이터신호를 액정패널로 인가하게 된다. 상기 전압보상부(74)의 기능 및 동작은 충분히 기술되었으므로 상세한 설명은 생략하기로 한다. Meanwhile, as shown in FIG. 8, the voltage compensation device of the present invention may be embedded in the data driving IC. At this time, the voltage compensator 74 is disposed between the latch 72 and the line latch 76 of the data driver IC 70 to compensate the voltage to correspond to each region of the data signal input in units of 1 bit. The modified data is transmitted to the line latch 76. The modified data signal of the line latch 76 is converted into an analog signal by the digital analog converter 78 and transmitted to the data line via the output circuit 80. Since the function and operation of the voltage compensator 74 have been sufficiently described, a detailed description thereof will be omitted. Meanwhile, as shown in FIG. 9, the voltage compensation device of the present invention may be incorporated in the timing controller 82. At this time, the voltage compensator 74 is disposed between the data controller 86 and the selector 88. In this case, the voltage compensator 74 and the data controller 86 are controlled by the timing controller 84. In addition, the selector 88 applies the output of the voltage compensator 74 to the liquid crystal panel when the liquid crystal panel is bidirectionally driven, and applies the signal output from the data controller 86 to the liquid crystal panel. That is, the selector 88 applies the signal of the data controller 86 to the liquid crystal panel in the case of a single bank, and applies the data signal modified by the voltage compensator 74 to the liquid crystal panel in the case of a double bank. Since the function and operation of the voltage compensator 74 have been sufficiently described, a detailed description thereof will be omitted.

즉, 본 발명에 따른 전압보상장치는 운용 형태에 따라, 데이타 구동IC(70)에 내장하여 운용하는 전압보상장치 내장형 데이타 구동IC와, 타이밍 컨트롤러(82)에 내장하여 운용하는 전압보상장치 내장형 타이밍 컨트롤러 등으로 활용될 수 있다.That is, the voltage compensator according to the present invention has a voltage compensator built-in data driving IC built in the data driving IC 70 and a voltage compensator built in the timing controller 82 according to the operation mode. It can be used as a controller.

상술한 바와 같이, 본 발명의 전압보상장치 및 그 구동방법은 데이터 라인의 길이에 따른 라인저항으로 인하여 감쇄되는 각각의 전압의 량을 각 영역별로 보상함으로써 액정패널상에 발생할 수 있는 줄무늬 현상을 제거하여 화질을 향상하게 된다.As described above, the voltage compensating device and its driving method of the present invention eliminate streaks that may occur on the liquid crystal panel by compensating for each region the amount of voltage attenuated due to line resistance along the length of the data line. Improve image quality.

이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (10)

일정한 길이를 갖는 다수의 데이터라인들이 형성된 액정패널의 상부 구동집적회로들에 인가되는 상부데이터와, 상기 액정패널의 하부 구동집적회로들에 인가되는 하부데이터의 전압을 보상하는 전압보상장치에 있어서,A voltage compensating device for compensating a voltage of upper data applied to upper driving integrated circuits of a liquid crystal panel having a plurality of data lines having a predetermined length and lower data applied to lower driving integrated circuits of the liquid crystal panel, 상기 상부데이터를 각 영역에 대응하도록 변형하는 상부데이터 변형수단과, Upper data deforming means for deforming the upper data to correspond to each area; 상기 하부데이터를 각영역에 대응하도록 변형하는 하부데이터 변형수단과, Lower data transforming means for transforming the lower data to correspond to each area; 상기 액정패널의 각 영역에 대응하는 제어신호를 생성하는 영역제어신호 발생수단을 구비하되,Area control signal generation means for generating a control signal corresponding to each area of the liquid crystal panel; 상기 상부데이터 변형수단은 상기 제어신호에 따라 상기 액정패널의 각 영역 별로 데이터라인의 길이에 따른 라인저항에 의한 전압감쇄량에 대응하도록 상기 상부 데이터의 전압레벨을 보상하고,The upper data deforming means compensates the voltage level of the upper data so as to correspond to the amount of voltage attenuation due to the line resistance according to the length of the data line for each region of the liquid crystal panel according to the control signal, 상기 하부데이터 변형수단은 상기 제어신호에 따라 상기 액정패널의 각 영역 별로 데이터라인의 길이에 따른 라인저항에 의한 전압감쇄량에 대응하도록 상기 하부 데이터의 전압레벨을 보상하는 것을 특징으로 하는 전압보상장치.And the lower data deforming means compensates the voltage level of the lower data so as to correspond to the amount of voltage attenuation due to the line resistance according to the length of the data line for each region of the liquid crystal panel according to the control signal. 제 1 항에 있어서,The method of claim 1, 상기 상부데이터 변형수단이, The upper data transformation means, 상기 상부 데이터를 소정의 레벨로 감산하는 제1 감산기와, A first subtractor for subtracting the upper data to a predetermined level; 상기 상부 데이터를 소정의 레벨로 가산하는 제1 가산기와, A first adder for adding the upper data to a predetermined level; 상기 제1 감산기 및 제1 가산기의 출력신호를 멀티플렉싱하는 제1 멀티플렉서와, A first multiplexer for multiplexing the output signals of the first subtracter and the first adder; 상기 제1 멀티플렉서의 출력신호와 상부 데이터를 멀티플렉싱하는 제2 멀티플렉서를 구비하는 것을 특징으로 전압보상장치. And a second multiplexer configured to multiplex the output signal and the upper data of the first multiplexer. 제 1 항에 있어서,The method of claim 1, 상기 하부데이터 변형수단이, The lower data transformation means, 상기 하부 데이터를 소정의 레벨로 감산하는 제2 감산기와, A second subtractor for subtracting the lower data to a predetermined level; 상기 하부 데이터를 소정의 레벨로 가산하는 제2 가산기와, A second adder for adding the lower data to a predetermined level; 상기 제2 감산기 및 제2 가산기의 출력신호를 멀티플렉싱하는 제3 멀티플렉서와, A third multiplexer for multiplexing the output signals of the second subtractor and the second adder; 상기 제3 멀티플렉서의 출력신호와 하부 데이터를 멀티플렉싱하는 제4 멀티플렉서를 구비하는 것을 특징으로 하는 전압보상장치.And a fourth multiplexer configured to multiplex the output signal and the lower data of the third multiplexer. 제 1 항에 있어서,The method of claim 1, 상기 영역제어신호 발생수단은, The area control signal generating means, 하나의 수직동기 이내의 실데이터구간을 소정의 구간씩 카운트하여 제어신호를 생성하는 카운터부와, A counter unit for generating a control signal by counting real data sections within one vertical synchronization by predetermined sections; 인접한 제어신호를 배타적 논리합 연산하여 제어신호를 생성하는 배타적 논리합 게이트를 구비하는 것을 특징으로 하는 전압보상장치.And an exclusive OR gate for generating a control signal by performing an exclusive OR operation on an adjacent control signal. 제 1 항에 있어서,The method of claim 1, 상기 상부 및 하부데이터 변형수단 및 영역제어신호 발생수단을 갖는 전압보상블록이 데이터 구동집적회로에 내장된 것을 특징으로 하는 전압보상장치.And a voltage compensation block having said upper and lower data deforming means and area control signal generating means built in said data driving integrated circuit. 제 1 항에 있어서,The method of claim 1, 상기 상부 및 하부데이터 변형수단 및 영역제어신호 발생수단을 갖는 전압보상블록이 타이밍 컨트롤러에 내장된 것을 특징으로 하는 전압보상장치.And a voltage compensation block having said upper and lower data deforming means and area control signal generating means built in a timing controller. 일정한 길이를 갖는 다수의 데이터라인들이 형성된 액정패널의 상부 구동집적회로들에 인가되는 상부데이터와, 상기 액정패널의 하부 구동집적회로들에 인가되는 하부데이터의 전압을 보상하는 전압보상장치 구동방법에 있어서,A method of driving a voltage compensator for compensating voltage of upper data applied to upper driving integrated circuits of a liquid crystal panel having a plurality of data lines having a predetermined length and lower data applied to lower driving integrated circuits of the liquid crystal panel. In 상기 액정패널의 각 영역에 대응하는 제어신호를 발생하는 단계;Generating a control signal corresponding to each area of the liquid crystal panel; 상기 제어신호에 따라 상기 액정패널의 각 영역 별로 데이터라인의 길이에 따른 라인저항에 의한 전압감쇄량에 대응하도록 상기 상부 데이터의 전압레벨을 보상하는 단계; 및Compensating for the voltage level of the upper data to correspond to the amount of voltage attenuation by line resistance according to the length of the data line for each region of the liquid crystal panel according to the control signal; And 상기 제어신호에 따라 상기 액정패널의 각 영역 별로 데이터라인의 길이에 따른 라인저항에 의한 전압감쇄량에 대응하도록 상기 하부 데이터의 전압레벨을 보상하는 단계를 포함하는 전압보상장치의 구동방법. And compensating for the voltage level of the lower data to correspond to the amount of voltage attenuation by line resistance according to the length of the data line for each region of the liquid crystal panel according to the control signal. 제 7 항에 있어서,The method of claim 7, wherein 상기 상부 데이터의 전압레벨 보상 단계에서, 상기 액정패널의 영역이 상기 액정패널에서 가운데 영역에 해당될 경우, 소정의 기준전압 레벨을 갖는 상부 데이터를 상기 액정패널에 인가하고,In the step of compensating the voltage level of the upper data, when the region of the liquid crystal panel corresponds to the center region of the liquid crystal panel, the upper data having a predetermined reference voltage level is applied to the liquid crystal panel, 상기 하부 데이터의 전압레벨 보상 단계에서, 상기 액정패널의 영역이 상기 액정패널에서 가운데 영역에 해당될 경우, 소정의 기준전압 레벨을 갖는 하부 데이터를 상기 액정패널에 인가하는 것을 특징으로 하는 전압보상장치의 구동방법. In the voltage level compensating of the lower data, when the area of the liquid crystal panel corresponds to the middle area of the liquid crystal panel, the lower voltage having a predetermined reference voltage level is applied to the liquid crystal panel. Driving method. 제 7 항에 있어서,The method of claim 7, wherein 상기 상부 데이터의 전압레벨 보상 단계에서, 상기 액정패널의 영역이 상기 상부 구동집적회로에서 가까운 영역에 해당될 경우, 소정의 기준전압 레벨에서 일정 레벨이 감소된 레벨을 갖는 상부 데이터를 상기 액정패널에 인가하고,In the voltage level compensating of the upper data, when the area of the liquid crystal panel corresponds to an area close to the upper driving integrated circuit, the upper data having a predetermined level is reduced to the liquid crystal panel at a predetermined reference voltage level. Licensed, 상기 하부 데이터의 전압레벨 보상 단계에서, 상기 액정패널의 영역이 상기 하부 구동집적회로에서 가까운 영역에 해당될 경우, 소정의 기준전압 레벨에서 일정 레벨이 감소된 레벨을 갖는 하부 데이터를 상기 액정패널에 인가하는 것을 특징으로 하는 전압보상장치의 구동방법.In the voltage level compensating of the lower data, when the area of the liquid crystal panel corresponds to an area close to the lower driving integrated circuit, the lower data having a predetermined level is reduced to the liquid crystal panel at a predetermined reference voltage level. A method of driving a voltage compensation device, characterized in that the application. 제 7 항에 있어서,The method of claim 7, wherein 상기 상부 데이터의 전압레벨 보상 단계에서, 상기 액정패널의 영역이 상기 상부 구동집적회로에서 먼 영역에 해당될 경우, 소정의 기준전압 레벨에서 일정 레벨이 증가된 레벨을 갖는 상부 데이터를 상기 액정패널에 인가하고,In the voltage level compensating of the upper data, when the region of the liquid crystal panel corresponds to a region far from the upper driving integrated circuit, the upper data having a level increased by a predetermined level from a predetermined reference voltage level is transferred to the liquid crystal panel. Licensed, 상기 하부 데이터의 전압레벨 보상 단계에서, 상기 액정패널의 영역이 상기 하부 구동집적회로에서 먼 영역에 해당될 경우, 소정의 기준전압 레벨에서 일정 레벨이 증가된 레벨을 갖는 하부 데이터를 상기 액정패널에 인가하는 것을 특징으로 하는 전압보상장치의 구동방법.In the voltage level compensating of the lower data, when the region of the liquid crystal panel corresponds to a region far from the lower driving integrated circuit, the lower data having a level increased by a predetermined level from a predetermined reference voltage level is supplied to the liquid crystal panel. A method of driving a voltage compensation device, characterized in that the application.
KR1019990018568A 1999-05-21 1999-05-21 Voltage Compensation Apparatus and Method of Driving The Same KR100603453B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990018568A KR100603453B1 (en) 1999-05-21 1999-05-21 Voltage Compensation Apparatus and Method of Driving The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990018568A KR100603453B1 (en) 1999-05-21 1999-05-21 Voltage Compensation Apparatus and Method of Driving The Same

Publications (2)

Publication Number Publication Date
KR20000074549A KR20000074549A (en) 2000-12-15
KR100603453B1 true KR100603453B1 (en) 2006-07-20

Family

ID=19587216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018568A KR100603453B1 (en) 1999-05-21 1999-05-21 Voltage Compensation Apparatus and Method of Driving The Same

Country Status (1)

Country Link
KR (1) KR100603453B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053577A (en) * 2000-12-27 2002-07-05 주식회사 현대 디스플레이 테크놀로지 Liquid display having correcting circuit and power line in panel
JP3686869B2 (en) 2002-02-06 2005-08-24 Ｎｅｃ液晶テクノロジー株式会社 Liquid crystal display device and signal correction circuit thereof
KR100825103B1 (en) * 2002-05-16 2008-04-25 삼성전자주식회사 A liquid crystal display and a driving method thereof
KR102255575B1 (en) * 2014-07-21 2021-05-26 삼성디스플레이 주식회사 Display device and method of driving a display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994023415A1 (en) * 1993-04-05 1994-10-13 Cirrus Logic, Inc. System for compensating crosstalk in lcds
KR980004294A (en) * 1996-06-12 1998-03-30 쯔지 하루오 Driving device and driving method of liquid crystal display
KR100264772B1 (en) * 1996-04-05 2000-09-01 모리시타 요이찌 Driving method of liquid crystal display device, driving ic and driving circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994023415A1 (en) * 1993-04-05 1994-10-13 Cirrus Logic, Inc. System for compensating crosstalk in lcds
KR100264772B1 (en) * 1996-04-05 2000-09-01 모리시타 요이찌 Driving method of liquid crystal display device, driving ic and driving circuit
KR980004294A (en) * 1996-06-12 1998-03-30 쯔지 하루오 Driving device and driving method of liquid crystal display
KR100251669B1 (en) * 1996-06-12 2000-04-15 마찌다 가쯔히꼬 Driving device and driving method of liquid crystal display device

Also Published As

Publication number Publication date
KR20000074549A (en) 2000-12-15

Similar Documents

Publication Publication Date Title
KR100510936B1 (en) Liquid crystal display device and driving method for liquid crystal display device
KR100485557B1 (en) Display device
US7095394B2 (en) Driving device of liquid crystal device and driving method thereof
US7233304B1 (en) Liquid crystal display apparatus
EP1052615B1 (en) Method of driving a flat panel display device
US20110096058A1 (en) Liquid crystal display device
US5877737A (en) Wide viewing angle driving circuit and method for liquid crystal display
US20100164856A1 (en) Field sequential display with overlapped multi-scan driving and method thereof
KR19990037545A (en) LCD Display
JP2004094014A (en) Display device
CN109188749A (en) Display device
KR100910560B1 (en) Driving apparatus of liquid crystal display for modifying digital gray data based on gray distribution and method thereof
US8373809B2 (en) Display apparatus having an input gradation set to have a relationship along a gamma curve
KR100603453B1 (en) Voltage Compensation Apparatus and Method of Driving The Same
KR100920341B1 (en) Liquid crystal display
JP2008185993A (en) Electro-optical device, processing circuit, process method and projector
JPH06222741A (en) Driving method for liquid crystal display device and driving circuit
JP4525152B2 (en) Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device and electronic apparatus including the same
KR100878235B1 (en) Liquid crystal display and driving method the same
KR100695305B1 (en) liquid crystal device and driving device thereof
KR20050104489A (en) Liquid crystal display device and method for lcd driving
KR100983712B1 (en) Unit of driving liquid crystal display
KR100759980B1 (en) liquid crystal device
CN116403542A (en) Image data identification circuit and panel system controller
KR100680908B1 (en) Source driver integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

EXPY Expiration of term