KR100603338B1 - 듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치 - Google Patents

듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치 Download PDF

Info

Publication number
KR100603338B1
KR100603338B1 KR1020040025677A KR20040025677A KR100603338B1 KR 100603338 B1 KR100603338 B1 KR 100603338B1 KR 1020040025677 A KR1020040025677 A KR 1020040025677A KR 20040025677 A KR20040025677 A KR 20040025677A KR 100603338 B1 KR100603338 B1 KR 100603338B1
Authority
KR
South Korea
Prior art keywords
subfield
input
gradation
level
coding
Prior art date
Application number
KR1020040025677A
Other languages
English (en)
Other versions
KR20050100450A (ko
Inventor
김준구
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040025677A priority Critical patent/KR100603338B1/ko
Priority to US11/104,527 priority patent/US7453476B2/en
Priority to CNA2005100717871A priority patent/CN1684130A/zh
Publication of KR20050100450A publication Critical patent/KR20050100450A/ko
Application granted granted Critical
Publication of KR100603338B1 publication Critical patent/KR100603338B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2037—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with specific control of sub-frames corresponding to the least significant bits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 최소 계조 가중치와 최대 계조 가중치를 갖는 계도를 제외한 모든 계조에서 복수의 여유 자유도를 갖는 서브필드 계조 가중치 설계와 다이나믹 듀얼 서브필드 코딩 설계를 통하여, 어드레스 방전 실패로 인한 계조 저방전 현상을 방지할 수 있는 듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치에 관한 것이다. 본 발명에 의한 방전 표시 패널의 구동장치는, 외부로부터 입력되는 영상 신호를 처리하여 프레임 단위로 구분하고, 영상 신호로부터 각각의 프레임에서의 입력 계조를 구하고, 프레임을 각각의 계조 가중치를 갖는 다수의 서브필드들로 나누어 방전 표시 패널에 상기 입력 계조에 따른 시분할 계조 디스플레이를 수행하는 것으로서, 최소 계조 가중치를 갖는 서브필드가 2 이상이되, 이들이 프레임 별로 선택적으로 사용된 것을 특징으로 한다.

Description

듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치{Apparatus for driving discharge display panel by dual subfield coding}
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 플라즈마 디스플레이 패널의 통상적인 구동방법을 보여주는 타이밍도이다.
도 3은 도 2의 단위 서브-필드에서 도 1의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 보여주는 타이밍도이다.
도 4는 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 계조 자유도를 도시한 그래프이다.
도 5는 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 서브필드 코딩 결과의 일 예를 도시한 표이다.
도 6은 본 발명의 바람직한 실시예로서, 플라즈마 디스플레이 패널의 구동장치를 개략적으로 보여주는 블록도이다.
도 7은 도 6의 플라즈마 디스플레이 패널의 구동장치에서, 구동 제어부의 내부를 개략적으로 도시한 블록도이다.
도 8은 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 구동 제어부의 내부를 개략적으로 도시한 블록도이다.
도 9는 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 구동 제어부의 내부를 개략적으로 도시한 블록도이다.
도 10은 도 6 내지 도 9의 플라즈마 디스플레이 패널의 구동장치에 의하여 각각의 프레임을 11개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 서브필드 코딩 결과의 일 예를 도시한 표이다.
<도면의 주요 부분에 대한 부호의 설명>
22: 구동 제어부, 23: 어드레스 구동부,
24: X 구동부, 25: Y 구동부,
31: 입력 계조 생성부, 33, 43, 63: 계조 감지부,
34, 44, 521: 서브필드 발생부, 41, 51: 감마 정정부,
42, 512: 오차 확산부, 341, 441: 제1 서브필드 생성부,
342, 442: 제2 서브필드 생성부, 343, 443: 서브필드 선택부.
본 발명은 방전 표시 패널의 구동장치에 관한 것으로서, 보다 상세하게는 최소 계조 가중치와 최대 계조 가중치를 갖는 계도를 제외한 모든 계조에서 복수의 여유 자유도(redundancy)를 갖는 서브필드 계조 가중치 설계와 다이나믹 듀얼 서브필드 코딩(dynamic dual subfield coding) 설계를 통하여, 어드레스 방전 실패로 인한 계조 저방전 현상을 방지할 수 있는 듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치에 관한 것이다.
특히, 본 발명은 방전에 의하여 패널에 화상을 표시하는 화면 표시 장치의 구동 장치에 관한 것이나, 이하에서는 그 전형적인 예로서 플라즈마 디스플레이 표시 장치에서의 계조 구현을 위한 듀얼 서브필드 코딩에 의한 구동 장치를 중심으로 기술한다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도면을 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., A Gm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X 1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm )과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀의 방전 영역을 구획하고 각 방전셀 사이의 광 학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은, 격벽(17)들 사이에서 형성된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극 라인이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
상기한 바와 같은 구조의 플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리 구동방법이 미국특허 제5541618호에 개시되어 있다.
도 2는 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 방법을 보여주는 타이밍도이다.
도면을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 8 개 의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋 주기(R1,...,R8)와, 어드레스 주기(A1, ..., A8), 및 유지방전 주기(S1, ..., S8)로 분할된다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 이때, 제 n 서브필드(SFn)의 유지방전 주기(Sn)에는 2n-1에 상응하는 시간이 각각 설정된다. 이에 따라, 8 개의 서브필드들 중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있음을 알 수 있다.
도 3은 도 2의 단위 서브-필드에서 도 1의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 보여주는 타이밍도이다.
도면을 참조하면, 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1, ..., Xn)에 인가되는 구동 신호를, 그리고 SY1..Yn은 각 Y 전극 라인(도 1의 Y 1, ..., Yn)에 인가되는 구동 신호를 가리킨다.
도면을 참조하면, 단위 서브-필드(SF)의 리셋 주기(PR)에서는, 먼저 X 전극 라인들(X1, ..., Xn)에 인가되는 전압을 접지 전압(VG)으로부터 제2 전압(V S) 예를 들어, 155 볼트(V)까지 지속적으로 상승시킨다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm )에는 접지 전압(VG)이 인가된다.
다음에, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS) 예를 들어, 155 볼트(V)부터 제2 전압(VS)보다 제3 전압(VSET)만큼 더 높은 최고 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에는 접지 전압(VG)이 인가된다.
다음에, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS )으로부터 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에는 접지 전압(VG)이 인가된다.
이에 따라, 이어지는 어드레스 주기(PA)에서, 어드레스 전극 라인들에 표시 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제4 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1, AG1, ..., A Gm, ABm)에 인가되는 표시 데이터 신호는 방전셀을 선택할 경우에 정극성 어드레스 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레스 전압(VA)의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극 라인들(X1, ..., Xn)에 제2 전압(V S)이 인가된다.
이어지는 유지방전 주기(PS)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn)에 제2 전압(VS)의 디스플레이 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 방전셀들에서 디스플레이 유지를 위한 방전을 일으킨다.
도 4는 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 계조 자유도를 도시한 그래프이고, 도 5는 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 서브필드 코딩 결과의 일 예를 도시한 표이다.
도면을 참조하면, 도 4 및 도 5에서는 256계조를 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예로서, 각각의 서브필드의 계조 가중치가 1, 2, 4, 8, 16, 25, 35, 45, 55, 64인 경우에서의 계조 자유도와 서브필드 코딩 결과의 일 예를 도시하고 있다. 이때, 도 5에서의 서브필드 코딩(subfield coding)은 SF1, SF2, ...,SF10의 순서로 이루어진다. 이처럼 계조를 표현하게 되면, 각각의 계조 레벨에서 도 4에 도시한 바와 같이 계조의 여유 자유도(redundancy)를 가지므로, 문제 발생의 소지가 있는 서브필드 조합에 대해서는 동일한 계조를 표현하는 다른 서브필드 조합을 사용하여 문제 발생을 회피할 수 있는 가능성이 있다.
한편, 도 2에서 도시한 바와 같이 각각의 프레임을 8개의 서브필드로 나누어 계조를 표현하는 경우에는 28 = 256 계조가 표현된다. 이때의 각각의 서브필드의 계조 가중치는 각각 2n-1으로 1, 2, 4, 8, 16, 32, 64, 128로 표현되고, 계조의 여유 자유도가 없게 된다. 하지만, 이 경우에는 동화상을 표현하는 데 있어서 서브필드가 증가될수록 계조가 증가할 때마다 표시되는 서브필드의 조합이 바뀌면서 나타나는 의사윤곽의 발생을 해결할 수 없는 문제점이 있다. 이 경우, 동일한 계조를 표현하면서 각각의 프레임을 구성하는 서브필드 수를 증가시켜 문제가 발생하지 아니하는 서브필드 조합을 사용하여 계조를 표현함으로써, 의사윤곽 문제를 회피할 수 있을 것이다.
플라즈마 디스플레이 패널은 어드레스 방전을 통해 표시하고자 하는 서브필드에 데이터를 기입하게 된다. 어드레스 방전은 어드레스 전극과 주사전극 각각에 데이터 펄스와 스캔펄스가 인가되어 일어나게 되는데, 이를 위하여 방전지연시간이 필요하게 되므로, 방전지연시간에 의하여 어드레스 방전에 필요한 어드레스 주기가 정해지게 된다.
이러한 어드레스 방전지연시간은 주변의 셀의 어드레스 방전에 의한 프라이 밍(priming)에 매우 큰 영향을 받게 된다. 즉, 인접 셀의 어드레싱이 있는 경우 방전지연시간이 줄어들고 어드레스 방전의 성공 확률이 높아지게 된다. 반대로 인접 셀의 어드레싱이 없는 경우, 어드레스 방전 성공 확률은 낮아지게 된다. 인접 셀의 어드레싱이 극히 없는 경우 어드레스 방전 성공 확률이 매우 낮으므로, 어드레스 방전 실패에 따른 유지방전의 실패가 발생할 수 있으며, 이는 계조표현 불량이라는 현상으로 나타날 수 있게 된다. 특히, 어드레스 방전의 실패가 계조 가중치가 큰 서브필드에서 나타내는 경우, 고계조가 간헐적으로 표현되지 않게 되는 계조 저방전 현상이 매우 심각하게 되므로, 계조 가중치가 큰 서브필드에서는 어드레스 방전 성공 확률이 절대적으로 높아져야 한다.
통상의 플라즈마 디스플레이 패널에서는 저계조 표현을 위해 정수인 입력계조를 감마 블록을 통해 유리수로 바꾸게 되며, 이처럼 유리수로 변환된 계조 데이터를 오차 확산(Error Diffusion) 블록을 통해 오차를 분산시키는 기법을 사용하고 있다. 예를 들어, 감마 블록으로부터 입력된 유리수 계조를 56.0625인 경우에, 오차 확산블록에 의해 56.0625라는 숫자를 표현하고자 할 때, 56과 57의 계조를 공간적으로 적당한 비율로 섞어 56.0625라는 계조를 표현하게 된다. 도 5의 서브필드 코딩을 사용하는 경우에, 56과 57에 해당하는 서브필드 코딩은 각각 1111110000과 0110101000이 된다.
이처럼, 56과 57의 공간적 조합으로 56.0625를 표시하는 경우에, SF1, SF4, SF6, SF7에서 데이터 스위칭이 일어나게 된다. 56.0625이므로 일정 면적당 약 93.8%의 면적비율로 계조 56이 켜지게 되며, 약 6.2%의 면적비율로 57이 켜지게 된 다. 여기서, 계조 57의 SF7의 어드레스 방전 성공 확률이 문제가 된다. 즉, 57의 SF7은 이전 서브필드에서도 켜지지 않았으므로 이전 서브필드의 유지방전에 의한 프라이밍 효과도 없을 뿐만 아니라, 인접 셀도 대부분이 계조 56이므로 인접 셀의 SF7도 어드레스 데이터가 없으므로 인접 셀의 어드레스에 의한 프라이밍 효과도 없게 된다. 따라서, 나홀로 어드레싱을 하게 되어 프라이밍 효과가 상당히 부족한 상태에서 어드레스 방전을 하게되며, 이는 계조 저방전 현상을 야기하게 된다.
이때, 56의 서브필드 코딩을 계조의 여유 자유도가 허용하는 범위 내에서 57의 서브필드 코딩과 유사하게 만들면, 저계조에서의 저방전의 감소효과는 얻을 수 있다. 하지만, 이러한 경우에 55와 56의 사이에서의 계조 저방전으로 이동하게 되므로, 이는 계조 저방전이 발생하는 계조가 없어진 것이라 다른 계조로 천이된다.
즉, 계조 가중치가 큰 어떤 서브필드에서 계조 스위칭을 하게 되는 경우 저계조에서 저방전이 발생할 수 있게 되며, 이는 플라즈마 디스플레이 패널의 심각한 계조표현 불량을 일으키는 문제점이 있다. 특히, 입력 계조가 감마 블록을 통과하게 되는 경우, 대부분의 계조가 저계조 영역으로 이동한다. 예를 들면 입력계조가 100일 때 감마 블록의 후단에서는 계조 레벨이 약 20정도로 감소한다. 이 경우, 계조 가중치가 작은 서브필드들로서 대부분의 계조가 표현되는데, 도 5에 도시된 바와 같은 서브필드 가중치에 의하여 서브필드를 설계하는 경우, 최소 가중치 서브필드(LSB subfield)의 경우 여유 자유도가 없으므로, 오차 확산에 의하여 서브필드 스위칭에 의한 나홀로 어드레싱 현상으로 나타나 저계조 저방전 현상이 심화되는 문제점이 있다.
즉, 오차확산은 소수점 이하의 계조 x를 표현하게 하기 위하여 어떠한 계조 g가 있을 때 계조 g+1을 공간적으로 조합하여 g < x < g+1을 만족하도록 한다. 이때 x에 따라 계조 g와 g+1의 서브필드 코딩이 현저하게 달라지는 현상이 발생하여, 급격하게 달라지는 서브필드에서의 저방전 현상이 심해지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 최소 계조 가중치와 최대 계조 가중치를 갖는 계도를 제외한 모든 계조에서 복수의 여유 자유도를 갖는 서브필드 계조 가중치 설계와 다이나믹 듀얼 서브필드 코딩 설계를 통하여, 어드레스 방전 실패로 인한 계조 저방전 현상을 방지할 수 있는 듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 방전 표시 패널의 구동장치는, 외부로부터 입력되는 영상 신호를 처리하여 프레임 단위로 구분하고, 영상 신호로부터 각각의 프레임에서의 입력 계조를 구하고, 프레임을 각각의 계조 가중치를 갖는 다수의 서브필드들로 나누어 방전 표시 패널에 상기 입력 계조에 따른 시분할 계조 디스플레이를 수행하는 것으로서, 최소 계조 가중치를 갖는 서브필드가 2 이상이다.
또한, 최소 계조와 최대 계조를 제외한 모든 프레임의 입력 계조에서 여유 자유도를 가진다.
본 발명에 따른 방전 표시 패널의 구동장치는 입력 계조 생성부, 계조 감지부, 서브필드 발생부를 구비한다.
상기 입력 계조 생성부는 영상 신호로부터 입력 계조의 계조 레벨을 생성한다. 상기 계조 감지부는 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지한다. 상기 서브필드 발생부는 입력 계조의 정수부가 홀수인지 또는 짝수인지 여부에 따라 입력 계조로부터 서브필드를 발생시킨다.
상기 서브필드 발생부는 제1 서브필드 생성부, 제2 서브필드 생성부, 서브필드 선택부를 구비하는 것이 바람직하다.
상기 제1 서브필드 생성부는, 짝수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 짝수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성한다. 상기 제2 서브필드 생성부는 홀수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 홀수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성한다. 상기 서브필드 선택부는 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생시킨다.
본 발명의 다른 측면에 의한 방전 표시 패널의 구동장치는, 외부로부터 입력되는 영상 신호를 처리하여 프레임 단위로 구분하고, 영상 신호로부터 각각의 프레임에서의 입력 계조를 구하고, 프레임을 각각의 계조 가중치를 갖는 다수의 서브필드들로 나누어 방전 표시 패널에 상기 입력 계조에 따른 시분할 계조 디스플레이를 수행하는 것으로서, 외부로부터 입력되는 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호를 생성하는 영상 처리부와, 내부 영상 신호에 따라 스캔 데이터 신호, 어드레스 데이터 신호, 및 공통 데이터 신호를 포함하는 구동 제어 신호를 발생시키는 구동 제어부와, 구동 제어 신호에 따른 구동 신호를 발생하여 각각의 전극 라인들에 인가하는 구동부를 구비하고, 최소 계조 가중치를 갖는 서브필드가 2 이상이다.
상기 구동 제어부는, 감마 정정부, 오차 확산부, 계조 감지부, 서브필드 발생부를 구비한다.
상기 감마 정정부는 비선형 입출력 특성을 갖는 제1 비트수의 영상 신호를 선형 입출력 특성을 갖는, 제1 비트수보다 큰 제2 비트수를 갖는 입력 계조의 계조 레벨을 생성한다. 상기 오차 확산부는 입력 계조의 계조 레벨을 제2 비트수보다 작은 제3 비트수로 양자화하여 표현되는 양자화 입력 계조를 생성한다. 상기 계조 감지부는 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지한다. 상기 서브필드 발생부는 입력 계조의 정수부가 홀수 또는 짝수인지 여부에 따라 상기 양자화 입력 계조로부터 서브필드를 발생시킨다.
본 발명의 다른 측면에 의한 방전 표시 패널의 구동방법은, 외부로부터 입력 되는 영상 신호를 처리하여 프레임 단위로 구분하고, 영상 신호로부터 각각의 프레임에서의 입력 계조를 구하고, 프레임을 각각의 계조 가중치를 갖는 다수의 서브필드들로 나누어 방전 표시 패널에 입력 계조에 따른 시분할 계조 디스플레이를 수행하는 것으로서, 최소 계조 가중치를 갖는 상기 서브필드가 2 이상이고,
상기 영상 신호로부터 상기 입력 계조의 계조 레벨을 생성하는 입력 계조 생성 단계;
상기 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 계조 감지 단계;
짝수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 짝수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제1 서브필드 생성 단계;
홀수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 홀수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제2 서브필드 생성 단계;
상기 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생하는 서브필드 선택 단계를 구비하는 것을 특징으로 한다.
상기 입력 계조 생성 단계는, 비선형 입출력 특성을 갖는 제1 비트수의 상기 영상 신호를 선형 입출력 특성을 갖는 것으로, 상기 제1 비트수보다 큰 제2 비트수 를 갖는 입력 계조의 계조 레벨을 생성하는 감마 정정단계, 상기 입력 계조의 계조 레벨을 상기 제2 비트수보다 작은 제3 비트수로 양자화하여 표현되는 양자화 입력 계조를 생성하는 오차 확산 단계를 구비하는 것이 바람직하다.
본 발명에 따르면, 어드레스 방전 실패로 인한 계조 저방전 현상을 현저하게 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 6은 본 발명의 바람직한 실시예로서, 플라즈마 디스플레이 패널의 구동장치를 개략적으로 보여주는 블록도이다. 도 7은 도 6의 플라즈마 디스플레이 패널의 구동장치에서, 구동 제어부의 내부를 개략적으로 도시한 블록도이다. 도 10은 도 6 내지 도 9의 플라즈마 디스플레이 패널의 구동장치에 의하여 각각의 프레임을 11개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 서브필드 코딩 결과의 일 예를 도시한 표이다.
도면을 참조하면, 플라즈마 표시 패널(1)의 구동 장치(2)는 영상 처리부(21), 구동 제어부(22), 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25)를 포함한다. 영상 처리부(21)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클록 신호, 수직 및 수평 동기 신호들을 발생시킨다. 구동 제어부(22)는 영상 처리부(21)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다.
이때, 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25) 등의 구동부에서 상기 구동 제어 신호들(SA, SY, SX)로부터 입력받아 각각의 구동 신호들을 발생시키고, 발생된 구동 신호를 각각의 전극 라인들에 인가한다.
즉, 어드레스 구동부(23)는, 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(S X)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(25)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
상기 플라즈마 표시 패널의 구동장치(2)는, 외부로부터 입력되는 영상 신호를 처리하여 프레임 단위로 구분하고, 영상 신호로부터 각각의 프레임에서의 입력 계조를 구하고, 프레임을 각각의 계조 가중치를 갖는 다수의 서브필드들로 나누어 방전 표시 패널에 상기 입력 계조에 따른 시분할 계조 디스플레이를 수행한다.
특히, 최소 계조 가중치와 최고 계조 가중치를 갖는 입력 계조를 제외한 모든 입력 계조에서 여유 자유도를 갖는 것을 특징으로 한다.
또한, 특정 서브필드에서의 유지 방전 실패를 방지하기 위하여, 플라즈마 디 스플레이 패널에 표시되는 모든 계조들에서 2 이상의 서브필드 코딩이 가능하여, 유지 방전 실패가 발생할 수 있는 서브필드 구성을 피할 수 있도록, 최소 계조 가중치를 갖는 서브필드가 2 이상이 되도록 서브필드를 구성하는 것을 특징으로 한다.
즉, 예를 들어 256 계조를 갖는 하나의 프레임을 11개의 서브필드로 표현하는 경우에, 그 서브필드 구성은 최소 가중치 서브필드로부터 최대 가중치 서브필드까지의 각각의 서브필드 가중치가 1, 1, 2, 4, 8, 16, 25, 35, 45, 55, 63이 되도록 이루어질 수 있다. 이하에서는 이와 같은 서브필드 구성의 예를 중심으로 기술하기로 한다.
이처럼 각각의 서브필드가 이러한 가중치를 갖도록 설계되면, 최소 계조 가중치(0)를 갖는 계조와 최대 계조 가중치(255)를 갖는 계조를 제외한 모든 계조에서 복수의 여유 자유도를 얻을 수 있다. 따라서, 아무리 낮은 계조라도 계조의 자유도가 2 이상이 되고, 최소 계조 가중치를 갖는 서브필드를 제외한 모든 상위 서브필드들의 코딩이 같은 다른 서브필드 구성을 찾아낼 수 있다.
도 10에는 이러한 듀얼 서브필드 코딩의 예가 도시되어 있는데, 제1 서브필드 코딩에서는 표현하고자 하는 계조가 짝수(g=2n)인 경우의 서브필드 구성은 그보다 1이 큰(2n+1) 계조의 서브필드 구성과 최소 가중치를 갖는 서브필드(LSB)를 제외하고는 동일하고, 제2 서브필드 코딩에서는 표현하고자 하는 계조가 홀수(g=2n-1)인 경우의 서브필드 구성은 그보다 1이 큰(2n) 계조의 서브필드 구성과 최소 가중치를 갖는 서브필드(LSB)를 제외하고는 동일하게 설계된다.
따라서, 인접 셀에서 연속되는 계조 가중치를 갖는 계조를 표현하는 경우에, 계조 가중치가 큰 서브필드에서의 스위칭이 발생하지 아니하여, 이전 서브필드에서의 방전과 인접 셀에서의 방전에 의한 프라이밍 효과를 충분히 받을 수 있다. 이에 따라, 종래의 서브필드 설계에 있어서 발생하는 인접 셀 또는 이전 서브필드로부터의 프라이밍 효과 부족으로 인한 계조 저방전 현상을 방지할 수 있다.
도 10을 참조하여 그 구체적 예를 들어 보면, 인접 셀에서 짝수인 56 계조와 57 계조가 차례로 켜지는 경우에 있어서, 제1 서브필드 코딩에 의하여 각각의 경우에 최소 계조 가중치를 갖는 첫 번째 서브필드를 제외하고는 모든 서브필드에서 동일한 서브필드 구성을 갖게된다. 또한, 인접 셀에서 홀수인 57 계조와 58 계조가 차례로 켜지는 경우에 있어서, 제2 서브필드 코딩에 의하여 각각의 경우에 최소 계조 가중치를 갖는 첫 번째 서브필드를 제외하고는 모든 서브필드에서 동일한 서브필드 구성을 갖게된다. 따라서, 표현하고자 하는 계조를 감지하여 짝수인지 또는 홀수인지 여부를 감지하여, 제1 서브필드 코딩 또는 제2 서브필드 코딩을 선택할 수 있도록 한다.
즉, 입력 계조의 계조 레벨에 따라 선택적으로 2 이상의 서브필드 코딩으로부터 서브필드를 선택할 수 있도록 하며, 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이 상기 입력 계조의 서브필드 코딩으로부터 하나의 서브필드에서만, 바람직하게는 최소 가중치를 갖는 서브필드에서만 스위칭이 발생할 수 있도록 한다.
이를 위하여, 본 발명에 따른 플라즈마 표시 패널의 구동장치(2)는 다이나믹 듀얼 서브필드 코딩(dynamic dual subfield coding) 설계가 가능한 듀얼 서브필드 생성 시스템을 갖는 플라즈마 표시 패널 구동장치를 설계할 수 있다. 상기 듀얼 서브필드 생성 시스템을 갖는 플라즈마 표시 패널 구동장치(2)는 입력 계조 생성부(31), 계조 감지부(33), 서브필드 발생부(34)를 구비하는데, 이러한 구성 요소들은 도 6의 플라즈마 표시 패널의 구동장치 내의 구동 제어부(22, 30) 내에 위치되도록 구성될 수 있다.
상기 입력 계조 생성부(31)는 상기 영상 신호로부터 입력 계조의 계조 레벨을 생성한다. 이때, 입력 계조는 계조 표현 방법에 따라 역감마 보정에 의하여 유리수로 표현될 수 있을 것이다.
상기 계조 감지부(33)는 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지한다. 상기 서브필드 발생부(34)는 입력 계조의 정부수가 홀수인지 또는 짝수인지 여부에 따라 입력 계조로부터 서브필드를 발생시킨다.
이때, 상기 서브필드 발생부(34)는 제1 서브필드 생성부(341), 제2 서브필드 생성부(342), 서브필드 선택부(343)를 구비할 수 있다.
상기 제1 서브필드 생성부(341)에서는, 상기 입력 계조의 정수부가 짝수(g=2n, n=자연수)인 경우를 위한 것으로, 짝수 입력 계조보다 1 레벨이 큰 계조 레벨(2n+1)을 갖는 입력 계조의 서브필드 코딩이, 짝수 입력 계조(g=2n)의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성한다.
상기 제2 서브필드 생성부(342)는 상기 입력 계조의 정수부가 홀수(g=2n-1) 인 경우를 위한 것으로, 홀수 입력 계조보다 1 레벨이 큰 계조 레벨(2n)을 갖는 입력 계조의 서브필드 코딩이, 홀수 입력 계조(g=2n-1)의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성한다.
상기 서브필드 선택부(343)는 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생시킨다.
도 8 및 도 9는 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 구동 제어부의 내부를 개략적으로 도시한 블록도이다.
도면을 참조하면, 도 8 및 도 9 각각에 도시된 실시예는 본 발명에 따른 유사한 실시예들로서, 도 9에 도시된 실시예에서의 서브필드 발생부(521)는 도 7 및 도 8의 서브필드 발생부(34, 44)와 동일한 기능을 수행하는 동일한 구성요소이다. 이하에서는 도 9에 도시된 실시예를 중심으로 본 발명의 구성에 대하여 더욱 구체적으로 기술한다.
도면을 참조하면, 본 발명에 따른 구동 제어부(50)는 클록 버퍼(55), 동기 조정부(526), 감마 정정부(51), 오차 확산부(512), 선입선출(First-In First-Out) 메모리(511), 서브필드 발생부(521), 서브필드 행렬부(522), 행렬 버퍼부(523), 메모리 제어부(524), 프레임-메모리들(RFM1, ..., BFM3), 재배열부(525), 평균신호레벨 검출부(53a), 전력 제어부(53), 이이피롬(EEPROM, 54a), I2C 직렬통신 인터페이스(54b), 타이밍-신호 발생기(54c), XY 제어부(54), 및 계조 감지부(63)를 포함한 다.
상기 감마 정정부(51)는 비선형 입출력 특성을 갖는 제1 비트수의 상기 영상 신호를 선형 입출력 특성을 갖는 것으로, 상기 제1 비트수보다 큰 제2 비트수를 갖는 입력 계조의 계조 레벨을 생성한다. 감마 정정부(51)에 입력되는 영상 데이터(R, G, B)는 음극선관의 비선형 입출력 특성을 보정하기 위하여 역방향 비선형 입출력 특성을 가지고 있다. 따라서 감마 정정부(51)는 이러한 역방향 비선형 입출력 특성의 영상 데이터(R, G, B)가 선형 입출력 특성을 갖도록 처리한다. 즉, 선형 특성을 갖는 플라즈마 디스플레이 패널에서는 CRT 특성에 맞추어진 계조 표현에 대하여 역감마 보정이 필요한데, 예를 들어 8 비트 계조 데이터에 대하여 역감마 보정 후 저계조 데이터가 손실되므로 12 비트 룩-업 테이블(Look-Up Table, LUT)을 사용하여 12 비트 역감마 보정 계조 데이터를 생성한다.
상기 오차 확산부(512)는 입력 계조의 계조 레벨을 제2 비트수보다 작은 제3 비트수로 양자화하여 표현되는 양자화 입력 계조를 생성한다. 즉, 오차 확산부(512)는 선입선출 메모리(511)를 이용하여 영상 데이터(R, G, B)의 데이터 전송 오차를 줄이는데, 이는 디더링(dithering)의 한 기법으로서 제한된 비트수로 더 많은 계조를 표현하기 위하여 사용된다. 이때, 양자화시 발생되는 오차를 주변의 인접 셀로 전파하여 국부 평균이 유지되도록 하는데, 그 대표적인 알고리즘으로는 Floyd Steinberg 알고리즘 또는 Jarvis 알고리즘이 사용될 수 있다.
여기서, 제1 비트수는 8 비트이고, 제2 비트수는 12 비트이고, 제3 비트수는 다시 8 비트가 될 수 있다.
특히, 본 발명은 본 실시예에서와 같이 저계조 표현을 위해 정수인 입력 계조를 감마 정정부(51)를 통하여 유리수로 변환하고, 이처럼 유리수로 변환된 계조 데이터를 오차 확산부(512)를 통하여 하프-토닝(halftoning)시키는 경우에 있어서, 동일한 서브필드에서 인접 셀간에 데이터 스위칭이 발생되지 아니하도록 하는데 더욱 유용하다.
예를 들어, 감마 정정부(51)로부터 출력되는 유리수 계조가 56.0625인 경우에 있어서, 오차 확산에 의하여 56.0625 계조를 표현하기 위해서, 56 계조와 57 계조를 공간적으로 적당한 비율로 섞어 표현할 수 있다. 이때, 1, 2, 4, 8, 16, 25, 35, 45, 55, 64의 계조 가중치를 갖는 10 서브필드에 의하여 이를 표현한다면, 56은 111111000으로 표현되고, 57은 0110101000으로 표현될 수 있으므로, 이러한 서브필드 구성에 의하여 인접 셀에서 56 계조와 57 계조를 순차적으로 표현하면 7번째 서브필드에서 스위칭이 일어나게 되며, 57 계조의 경우에는 6번째 서브필드로부터의 스위칭도 일어나게 된다.
하지만, 도 7에 대한 설명에서 기술한 바와 같이 본 발명에 따라 최소 가중치 서브필드를 추가하고 듀얼 서브필드 설계를 하면, 이러한 인접 셀 또는 이전 서브필드로부터의 데이터 스위칭 문제를 해결할 수 있어, 특히, 계조 가중치가 높은 서브필드에서의 유지 방전 실패로 인한 계조 저방전 문제를 해결할 수 있다.
상기 계조 감지부(63)는 도 7 및 도 8에서와 마찬가지로 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지하여, 이로부터 서브필드 발생부(521)에서 2이상의 서브필드 코딩으로부터 서브필드 구성을 선택할 수 있도록 한다.
상기 서브필드 발생부(521)는 입력 계조의 정수부가 홀수 또는 짝수인지 여부에 따라, 감마 정정부(51)에서 유리수화 되었던 계조 표현을 오차 확산부(512)에서 정수로 양자화하고, 양자화된 계조로부터 서브필드를 발생시킨다. 여기서, 상기 서브필드 발생부(521)는 제1 서브필드 생성부(441), 제2 서브필드 생성부(442), 서브필드 선택부(443)를 구비할 수 있다. 여기서, 본 발명에서의 각각의 구성 요소의 기능은 도 6 및 도 7에서의 경우와 동일하므로, 자세한 설명은 생략한다.
또한, 서브필드 발생부(521)는 각각 8 비트의 영상 데이터(R, G, B)를 서브필드 개수에 상응하는 비트 수의 영상 데이터(R, G, B)로 변환시킨다. 예를 들어, 단위 프레임에 14 개의 서브필드들로써 계조 구동을 하는 경우, 각각 8 비트의 영상 데이터(R, G, B)를 각각 14 비트의 영상 데이터(R, G, B)로써 변환한 후, 데이터 전송 오차를 줄이기 위하여 최대값 비트(MSB) 및 최소값 비트(Least Significant Bit)의 무효 데이터 '0'을 추가하여 16 비트의 영상 데이터(R, G, B)를 출력한다.
클록 버퍼(55)는 영상 처리부(도 6의 21)로부터의 26 메가-헬쯔(MHz)의 클록 신호(CLK26)를 40 메가-헬쯔(MHz)의 클록 신호(CLK40)로 변환시켜 출력한다. 동기 조정부(526)에는, 클록 버퍼(55)로부터의 40 메가-헬쯔(MHz)의 클록 신호(CLK40), 외부로부터의 초기화 신호(RS), 영상 처리부(도 8의 36)로부터의 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)가 입력된다. 이 동기 조정부(526)는, 입력된 수평 동기 신호(HSYNC)가 소정의 클록 개수만큼 각각 지연된 수평 동기 신호들(HSYNC1 , HSYNC2, HSYNC3)을 출력하는 한편, 입력된 수직 동기 신호(VSYNC)가 소정의 클록 개수만큼 각각 지연된 수직 동기 신호들(VSYNC2, VSYNC3)을 출력한다.
서브필드 행렬부(522)는, 서로 다른 서브필드의 데이터가 동시에 입력되는 16 비트의 영상 데이터(R, G, B)를 재배열하여, 서로 같은 서브필드의 데이터가 동시에 출력되게 한다. 행렬 버퍼부(523)는 서브필드 행렬부(522)로부터의 16 비트의 영상 데이터(R, G, B)를 처리하여 32 비트의 영상 데이터(R, G, B)로서 출력한다.
메모리 제어부(524)는, 3 개의 적색(R)용 프레임-메모리들(RFM1, RFM2, RFM3)을 제어하기 위한 적색용 메모리 제어부, 3 개의 녹색(G)용 프레임-메모리들(GFM1, GFM2, GFM3)을 제어하기 위한 녹색용 메모리 제어부, 및 3 개의 청색(B)용 프레임-메모리들(BFM1, BFM2, BFM3)을 제어하기 위한 청색용 메모리 제어부를 포함한다. 메모리 제어부(524)로부터의 프레임 데이터는 프레임 단위로 지속적으로 출력되어 재배열부(525)에 입력된다. 도면에서 참조 부호 EN은 메모리 제어부(524)의 데이터 출력을 제어하기 위하여 XY 제어부(54)로부터 생성되어 메모리 제어부(524)에 입력되는 인에이블(enable) 신호를 가리킨다. 또한, 참조부호 SSYNC는 메모리 제어부(524) 및 재배열부(525)에서의 32 비트 슬롯(slot) 단위의 데이터 입출력을 제어하기 위하여 XY 제어부(54)로부터 생성되어 메모리 제어부(524) 및 재배열부(525)에 입력되는 슬롯 동기 신호를 가리킨다. 재배열부(525)는 메모리 제어부(524)로부터의 32 비트의 영상 데이터(R, G, B)를 어드레스 구동부(도 6의 23)의 입력 형식에 맞도록 재배열하여 출력한다.
한편, 평균신호레벨 검출부(53a)는 오차 확산부(512)로부터의 각각 8 비트의 영상 데이터(R, G, B)로부터 프레임 단위로 평균 신호-레벨(ASL)을 검출하여 전력 제어부(53)에 입력시킨다. 전력 제어부(53)는, 평균신호레벨 검출부(53a)로부터 입력되는 평균 신호-레벨(ASL)에 상응하는 방전횟수 제어 데이터(APC)를 발생시킴으로써, 각 프레임에서의 소비 전력을 일정하게 하는 자동 전력 제어의 기능을 수행한다. 여기서, 부하율이란, 해당 프레임의 각 서브필드의 부하율들의 평균 부하율을 의미한다. 각 서브필드의 부하율은 플라즈마 디스플레이 패널(1)의 모든 셀들의 개수에 대한 표시될 셀들의 개수의 비율을 의미한다. 본 실시예의 경우, 전력 제어부(53)는 해당 프레임의 부하율이 30%를 초과할 경우에 자동전력제어 기능을 수행한다. 이이피롬(EEPROM, 54a)에는 X 전극 라인들(도 1의 X1, ..., Xn)과 Y 전극 라인들(도 1의 Y1, ..., Yn)의 구동 시퀀스에 따른 타이밍 제어 데이터가 저장되어 있다. 전력 제어부(53)로부터의 방전회수 제어 데이터(APC)와 이이피롬(EEPROM, 54a)으로부터의 타이밍 제어 데이터는 I2C 직렬통신 인터페이스(54b)를 통하여 타이밍-신호 발생기(54c)에 입력된다. 타이밍-신호 발생기(54c)는 입력된 방전횟수 제어 데이터(APC)와 타이밍 제어 데이터에 따라 동작하여 타이밍-신호를 발생시킨다. XY 제어부(54)는, 타이밍-신호 발생기(54c)로부터의 타이밍-신호에 따라 동작하여, X 구동 제어 신호(SX) 및 Y 구동 제어 신호(SY)를 출력한다.
또한, 본 발명에 의한 플라즈마 표시 패널의 구동방법은 도 6 내지 도 10에 개시된 플라즈마 표시 패널의 구동장치에 구현되는 것으로, 영상 신호로부터 입력 계조의 계조 레벨을 생성하는 입력 계조 생성 단계; 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 계조 감지 단계; 짝수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 짝수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제1 서브필드 생성 단계; 홀수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 홀수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제2 서브필드 생성 단계; 상기 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생하는 서브필드 선택 단계를 구비한다.
이때, 상기 입력 계조 생성 단계는, 상기 제1 비트수보다 큰 제2 비트수를 갖는 입력 계조의 계조 레벨을 생성하는 감마 정정단계, 상기 입력 계조의 계조 레벨을 상기 제2 비트수보다 작은 제3 비트수로 양자화하여 표현되는 양자화 입력 계조를 생성하는 오차 확산 단계를 구비하는 것이 바람직하다.
본 발명에 따른 방전 표시 패널의 구동장치에 의하면, 최소 계조 가중치와 최대 계조 가중치를 갖는 계도를 제외한 모든 계조에서 복수의 여유 자유도를 갖는 서브필드 계조 가중치 설계와 다이나믹 듀얼 서브필드 코딩 설계를 통하여, 어드레 스 방전 실패로 인한 계조 저방전 현상을 현저하게 감소시킬 수 있다.
또한, 어드레스 방전의 성공 확률을 높일 수 있으므로, 어드레스 주기를 줄여 고속 어드레싱이 가능하도록 할 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 외부로부터 입력되는 영상 신호를 처리하여 프레임 단위로 구분하고, 상기 영상 신호로부터 각각의 상기 프레임에서의 입력 계조를 구하고, 상기 프레임을 각각의 계조 가중치를 갖는 다수의 서브필드들로 나누어 방전 표시 패널에 상기 입력 계조에 따른 시분할 계조 디스플레이를 수행하는 방전 표시 패널의 구동장치에 있어서,
    상기 영상 신호로부터 상기 입력 계조의 계조 레벨을 생성하는 입력 계조 생성부,
    상기 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 계조 감지부, 및
    상기 입력 계조의 정수부가 홀수인지 또는 짝수인지 여부에 따라 상기 입력 계조로부터 서브필드를 발생시키는 서브필드 발생부를 포함하여,
    최소 계조와 최대 계조를 제외한 모든 프레임의 입력 계조에서 여유 자유도를 가지며,
    최소 계조 가중치를 갖는 상기 서브필드가 2 이상인 방전 표시 패널의 구동장치.
  4. 삭제
  5. 제3항에 있어서,
    상기 서브필드 발생부가,
    짝수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 짝수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제1 서브필드 생성부,
    홀수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 홀수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제2 서브필드 생성부,
    상기 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생시키는 서브필드 선택부를 구비하는 방전 표시 패널의 구동장치.
  6. 외부로부터 입력되는 영상 신호를 처리하여 프레임 단위로 구분하고, 상기 영상 신호로부터 각각의 상기 프레임에서의 입력 계조를 구하고, 상기 프레임을 각각의 계조 가중치를 갖는 다수의 서브필드들로 나누어 방전 표시 패널에 상기 입력 계조에 따른 시분할 계조 디스플레이를 수행하는 방전 표시 패널의 구동장치에 있어서,
    외부로부터 입력되는 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호를 생성하는 영상 처리부와, 상기 내부 영상 신호에 따라 스캔 데이터 신호, 어드레스 데이터 신호, 및 공통 데이터 신호를 포함하는 구동 제어 신호를 발생시키는 구동 제어부와, 상기 구동 제어 신호에 따른 구동 신호를 발생하여 각각의 전극 라인들에 인가하는 구동부를 구비하고,
    최소 계조 가중치를 갖는 상기 서브필드가 2 이상이며,
    상기 구동 제어부가,
    비선형 입출력 특성을 갖는 제1 비트수의 상기 영상 신호를 선형 입출력 특성을 갖는 것으로, 상기 제1 비트수보다 큰 제2 비트수를 갖는 입력 계조의 계조 레벨을 생성하는 감마 정정부,
    상기 입력 계조의 계조 레벨을 상기 제2 비트수보다 작은 제3 비트수로 양자화하여 표현되는 양자화 입력 계조를 생성하는 오차 확산부,
    상기 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 계조 감지부, 및
    상기 입력 계조의 정수부가 홀수 또는 짝수인지 여부에 따라 상기 양자화 입력 계조로부터 서브필드를 발생시키는 서브필드 발생부를 구비하는 방전 표시 패널의 구동장치.
  7. 삭제
  8. 제6항에 있어서,
    상기 서브필드 발생부가,
    짝수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 짝수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제1 서브필드 생성부,
    홀수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 홀수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제2 서브필드 생성부,
    상기 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생하는 서브필드 선택부를 구비하는 방전 표시 패널의 구동장치.
  9. 제6항에 있어서,
    상기 입력 계조에 따라 선택적으로 2 이상의 서브필드 코딩으로부터 서브필드를 선택할 수 있는 방전 표시 패널의 구동장치.
  10. 제6항에 있어서,
    상기 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 입력 계조의 서브필드 코딩으로부터 하나의 서브필드에서의 스위칭에 의하여 발생하는 방전 표시 패널의 구동장치.
  11. 외부로부터 입력되는 영상 신호를 처리하여 프레임 단위로 구분하고, 상기 영상 신호로부터 각각의 상기 프레임에서의 입력 계조를 구하고, 상기 프레임을 각각의 계조 가중치를 갖는 다수의 서브필드들로 나누어 방전 표시 패널에 상기 입력 계조에 따른 시분할 계조 디스플레이를 수행하는 것으로서, 최소 계조 가중치를 갖는 상기 서브필드가 2 이상이고,
    상기 영상 신호로부터 상기 입력 계조의 계조 레벨을 생성하는 입력 계조 생성 단계;
    상기 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 계조 감지 단계;
    짝수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 짝수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제1 서브필드 생성 단계;
    홀수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 홀수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제2 서브필드 생성 단계;
    상기 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생하는 서브필드 선택 단계를 구비하는 방전 표시 패널의 구동방법.
  12. 제11항에 있어서,
    상기 입력 계조 생성 단계가,
    비선형 입출력 특성을 갖는 제1 비트수의 상기 영상 신호를 선형 입출력 특성을 갖는 것으로, 상기 제1 비트수보다 큰 제2 비트수를 갖는 입력 계조의 계조 레벨을 생성하는 감마 정정단계,
    상기 입력 계조의 계조 레벨을 상기 제2 비트수보다 작은 제3 비트수로 양자화하여 표현되는 양자화 입력 계조를 생성하는 오차 확산 단계를 구비하는 방전 표시 패널의 구동방법.
KR1020040025677A 2004-04-14 2004-04-14 듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치 KR100603338B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040025677A KR100603338B1 (ko) 2004-04-14 2004-04-14 듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치
US11/104,527 US7453476B2 (en) 2004-04-14 2005-04-13 Apparatus for driving discharge display panel using dual subfield coding
CNA2005100717871A CN1684130A (zh) 2004-04-14 2005-04-14 用于利用双子场编码驱动放电显示板的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040025677A KR100603338B1 (ko) 2004-04-14 2004-04-14 듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치

Publications (2)

Publication Number Publication Date
KR20050100450A KR20050100450A (ko) 2005-10-19
KR100603338B1 true KR100603338B1 (ko) 2006-07-20

Family

ID=35095785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040025677A KR100603338B1 (ko) 2004-04-14 2004-04-14 듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치

Country Status (3)

Country Link
US (1) US7453476B2 (ko)
KR (1) KR100603338B1 (ko)
CN (1) CN1684130A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062312A1 (en) * 2006-09-13 2008-03-13 Jiliang Song Methods and Devices of Using a 26 MHz Clock to Encode Videos
US20080062311A1 (en) * 2006-09-13 2008-03-13 Jiliang Song Methods and Devices to Use Two Different Clocks in a Television Digital Encoder
KR20080035137A (ko) * 2006-10-18 2008-04-23 삼성전자주식회사 자발광 표시 패널 구동장치 및 그의 구동방법
KR20150096546A (ko) 2014-02-14 2015-08-25 삼성디스플레이 주식회사 유기 발광 표시 장치의 구동 방법, 및 유기 발광 표시 장치
JP2015203811A (ja) * 2014-04-15 2015-11-16 株式会社ジャパンディスプレイ 表示装置および表示制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
US6222512B1 (en) * 1994-02-08 2001-04-24 Fujitsu Limited Intraframe time-division multiplexing type display device and a method of displaying gray-scales in an intraframe time-division multiplexing type display device
JPH11175025A (ja) 1997-12-12 1999-07-02 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法
JPH11194742A (ja) 1997-12-26 1999-07-21 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル表示駆動装置
KR20010020046A (ko) 1999-08-31 2001-03-15 구자홍 플라즈마 디스플레이 패널의 계조구현 방법
WO2002067236A2 (en) 2001-02-23 2002-08-29 Koninklijke Philips Electronics N.V. Method of and unit for displaying an image in sub-fields
JP2003015587A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp ディスプレイ装置
WO2004075153A1 (en) * 2003-02-24 2004-09-02 Thomson Licensing S.A. Method for driving a plasma display panel

Also Published As

Publication number Publication date
US7453476B2 (en) 2008-11-18
US20050231441A1 (en) 2005-10-20
KR20050100450A (ko) 2005-10-19
CN1684130A (zh) 2005-10-19

Similar Documents

Publication Publication Date Title
JPH10153982A (ja) 階調表示方法および階調表示装置
JP2005157393A (ja) プラズマディスプレイパネルの階調処理方法および装置
EP1548696B1 (en) Method and apparatus for driving plasma display panel
JP4023524B2 (ja) 階調表示方法
US7453476B2 (en) Apparatus for driving discharge display panel using dual subfield coding
KR100438604B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
KR20020082803A (ko) 플라즈마 디스플레이패널의 구동방법 및 플라즈마디스플레이 장치
JP4065269B2 (ja) プラズマディスプレイパネルの駆動方法および駆動装置
JP4165108B2 (ja) プラズマディスプレイ装置
KR100573124B1 (ko) 플라즈마 디스플레이 패널 구동방법 및 장치
KR100521469B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR20050049668A (ko) 플라즈마 디스플레이 패널 구동방법
KR100603310B1 (ko) 계조의 선형성 증진을 위한 방전 표시 패널의 구동 방법
KR100647706B1 (ko) 디스플레이 패널의 구동장치
KR100603306B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100537626B1 (ko) 어드레싱 전력이 효과적으로 절감된 방전 표시 장치
KR100581875B1 (ko) 플라즈마 디스플레이 패널 구동방법 및 장치
KR100581867B1 (ko) 영상의 재현성 증진을 위한 방전 디스플레이 패널의 구동방법 및 이 방법을 사용한 방전 디스플레이 장치
KR100647678B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR100581878B1 (ko) 플라즈마 디스플레이 패널 구동방법 및 그 장치
KR100581868B1 (ko) 계조의 선형성 증진을 위한 방전 표시 패널의 구동 방법,및 이 방법을 사용한 방전 표시 장치
KR100795795B1 (ko) 계조 디스플레이의 성능을 향상시키기 위한 방전 표시패널의 구동 방법
KR20050026751A (ko) 평판 디스플레이 장치의 효과적인 역감마 보정 방법
KR100547980B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060088671A (ko) 플라즈마 디스플레이 패널의 비디오 데이터 처리장치 및방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee