KR100600887B1 - 유기전계발광표시장치의 제조방법 - Google Patents

유기전계발광표시장치의 제조방법 Download PDF

Info

Publication number
KR100600887B1
KR100600887B1 KR1020050000925A KR20050000925A KR100600887B1 KR 100600887 B1 KR100600887 B1 KR 100600887B1 KR 1020050000925 A KR1020050000925 A KR 1020050000925A KR 20050000925 A KR20050000925 A KR 20050000925A KR 100600887 B1 KR100600887 B1 KR 100600887B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
display device
forming
emitting display
Prior art date
Application number
KR1020050000925A
Other languages
English (en)
Other versions
KR20060080638A (ko
Inventor
천필근
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050000925A priority Critical patent/KR100600887B1/ko
Publication of KR20060080638A publication Critical patent/KR20060080638A/ko
Application granted granted Critical
Publication of KR100600887B1 publication Critical patent/KR100600887B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/813Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/822Cathodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/856Arrangements for extracting light from the devices comprising reflective means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기전계발광표시장치의 제조방법에 대한 것이다. 기판 상에 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터 상에 절연막을 적층하고, 상기 절연막 상에 스페이서를 도포하는 단계; 상기 박막트랜지스터와 접속하는 화소전극을 형성하는 단계; 상기 화소전극 상에 발광층을 포함하는 유기층을 형성하는 단계; 및 상기 유기층 상에 대향전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
스페이서, 요철구조, 유기전계발광표시장치

Description

유기전계발광표시장치의 제조방법{Fabricating method of OLED}
도 1 내지 도 4는 본 발명의 실시예에 따른 유기전계발광표시장치의 제조방법을 나타낸 단면도들,
도 5는 바텀 게이트형 박막트랜지스터를 구비하는 유기전계발광표시장치의 단면도에 대해 나타낸 것이다.
* 도면의 주요 부분에 대한 도면 부호의 설명 *
100 : 기판, 110 : 반도체층,
120 : 게이트 전극, 130a, 130b : 소스 전극, 드레인 전극,
141 : 절연막, 145 ; 스페이서,
150 : 반사막, 155 : 화소전극,
165 : 유기층, 175 : 대향 전극
본 발명은 유기전계발광표시장치의 제조방법에 관한 것으로서, 보다 상세하게는 화소전극 하부에 요철구조를 형성하는 유기전계발광표시장치의 제조방법에 대한 것이다.
평판 표시 장치 중 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.
상기 유기전계발광표시장치는 화소 전극과 대향 전극 사이에 발광층이 개재되는 구조를 가진다. 또한, 상기 유기전계발광표시장치는 상기 전극들로부터 발광층에 전자 및 정공이 주입되고, 상기 전자와 정공이 결합한 엑시톤이 여기 상태에서 기저상태로 안정화되면서 에너지가 빛으로 전환되어 빛이 방출하는 메커니즘을 가진다.
이때 상기 유기전계발광표시장치에서 방출된 빛의 광효율을 높이기 위해 반사층을 사용한다. 상기 반사층은 평면으로 형성되는데, 이 때 반사 효율이 낮아지는 문제가 발생할 수 있다.
따라서, 상기 반사층의 반사 효율을 증가시키기 위하여, 요철구조를 구비하도록 반사층을 형성하기도 한다. 상기의 요철들은 상기 발광층으로부터 발생한 빛을 모아주거나 외부로 발산하는 것을 도울 수 있다.
상기 요철구조를 형성하는 방법은 감광성 수지의 선택적 노광과 현상단계 등을 거치게 되어 공정 과정이 복잡해질 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 절연막 상에 스페이서를 산포시키 는 방법으로 반사층 하부에 요철구조를 형성함으로써 광효율을 증가시킴과 동시에공정을 용이하게하고, 기판의 손상을 줄일 수 있는 유기전계발광표시장치의 제조방법을 제공하는 것에 목적이 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 기판 상에 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터 상에 절연막을 적층하고, 상기 절연막 상에 스페이서를 도포하는 단계; 상기 박막트랜지스터와 접속하는 화소전극을 형성하는 단계; 상기 화소전극 상에 발광층을 포함하는 유기층을 형성하는 단계; 및 상기 유기층 상에 대향전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
상기 스페이서가 도포된 절연막을 경화하는 단계를 더욱 포함할 수 있다.
상기 화소전극을 형성하기 전에 반사막을 형성하는 단계를 더욱 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 4는 본 발명의 실시예에 따른 유기전계발광표시장치의 제조방 법을 나타낸 단면도들이다.
도 1을 참조하면, 기판(100) 상에 버퍼층(105)을 형성한다. 상기 버퍼층(105)은 반드시 형성되어야할 것은 아니지만, 소자의 제조 과정 중 기판(100)으로부터 발생하는 불순물이 소자의 내부로 유입되는 것을 방지하기 위하여 형성하는 것이 바람직하다. 상기 버퍼층(105)은 실리콘 질화막(SiNx), 실리콘 산화막(SiO2), 또는 실리콘 산화질화막(SiOxNy)으로 형성될 수 있다.
상기 버퍼층(105) 상에 반도체층(110)을 형성한다. 상기 반도체층(110)은 비정질 또는 비정질 실리콘 막을 결정화한 결정질 실리콘막으로 형성할 수 있다.
상기 반도체층(110)상에 게이트 절연막(115)을 형성한다. 상기 게이트 절연막(115)은 통상의 절연막, 예를 들면 실리콘 산화막(SiO2)으로 형성한다. 상기 게이트 절연막(115)이 형성된 기판 상에 게이트 전극(120)을 형성한다. 상기 게이트 전극(120)이 형성된 기판 상에 이온을 주입하여 상기 반도체층(110)에 소스 영역(110a) 및 드레인 영역(110b)을 형성한다. 상기 소스 영역(110a) 및 드레인 영역(110b)에 의해 상기 반도체층(100)의 채널 영역(110c)이 정의된다.
상기 게이트 전극(120) 상부에 층간절연막(125)을 형성한다. 상기 층간 절연막(125) 내에 상기 반도체층(110)의 소스 영역(110a) 및 드레인 영역(110b)들을 각각 노출시키는 콘택홀을 형성한다. 상기 층간 절연막(125) 상에 도전막을 적층하고 패터닝함으로써, 상기 노출된 소스 영역(110a) 및 드레인 영역(110b)들과 각각 접하는 소스 전극(130a)과 드레인 전극(130b)을 형성한다.
상기 기판 상에 절연막(141)을 형성한다. 상기 절연막(141)은 유기막(140), 무기막(135) 또는 그들의 이중층일 수 있다. 나아가서, 상기 절연막(141)은 무기 보호막, 유기 평탄화막 또는 그들의 이중층일 수 있다. 상기 무기 보호막은 반드시 형성되어야할 것은 아니지만, 반도체층의 패시베이션 효과를 위해 형성하는 것이 바람직하다.
예를 들어, 상기 소스 전극(130a) 및 드레인 전극(130b)이 형성된 기판 상에 무기 보호막(135)을 형성한다. 상기 무기 보호막(135)는 실리콘 질화막일 수 있다.
상기 무기 보호막(135) 상에 유기 평탄화막(140)을 형성한다. 상기 유기 평탄화막(140)은 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin) , 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin) 및 벤조사이클로부텐(benzocyclobutene, BCB)으로 이루어진 군에서 선택된 하나의 물질로 형성할 수 있다.
상기 절연막(141) 상에 스페이서를 도포한다. 상기 스페이서를 도포하는 것은 스페이서 살포기(10)를 사용하여 도포하는 것일 수 있다.
도 2를 참조하면, 상기 스페이서(145)는 상기 절연막(141) 두께의 2배 이내의 두께를 가지는 것일 수 있다. 또한, 상기 스페이서(145)는 유기물질 또는 무기물질로 이루어지는 것일 수 있다. 나아가서, 상기 스페이서(145)가 도포된 절연막 (141)을 경화할 수 있다. 상기 경화는 열처리를 함으로써 수행될 수 있다. 따라서, 상기 스페이서가 상기 절연막(141) 내의 일정한 높이에서 고정될 수 있다.
상기와 같은 과정을 통해 상기 절연막(141)은 요철구조를 구비하게 된다. 따라서, 스페이서 산포 과정과 절연막의 형성 과정을 통해 기판의 손상 없이 요철구조를 구비하는 절연막을 형성할 수 있다.
이 후, 상기 절연막 내에 하부의 드레인 전극(130b)이 노출되도록 비아홀을 형성한다.
도 3을 참조하면, 상기 기판 상에 도전막을 적층한 후 패터닝하여 반사층(150)을 형성한다. 그리고, 상기 반사층(150) 상에 상기 드레인 전극(130b)과 연결되도록 화소전극(155)을 형성한다. 이때, 상기의 요철구조로 인해 상기 반사층(150)도 요철구조를 가지게 된다.
상기 반사층(150)은 상기 비아홀 내에도 형성될 수 있으며, 상기 화소전극(155)과 상기 반사층(150)의 접착력과 상기 화소 전극(155)의 보호를 위해 상기 반사층(150)의 하부에 또 다른 도전막이 위치할 수도 있다.
도 4를 참조하면, 상기 화소전극(155) 상에 발광층을 포함하는 유기층(165)을 형성한다. 상기 유기층(165)을 형성하기 전에, 상기 기판 상에 절연막을 적층한 후 패터닝함으로써 화소정의막(160)을 형성할 수 있다.
상기 유기층(165)은 상기 발광층의 상부 또는 하부에 전하 주입층 또는 전하 수송층을 더욱 포함할 수 있다. 나아가서, 상기 전하 주입층 또는 전하 수송층은 공통층으로 형성할 수 있다. 상기 유기층(165) 상에 대향전극(175)를 형성함으로써 유기전계발광표시장치를 완성한다.
도 5는 본 발명의 실시예에 따른 유기전계발광표시장치의 단면도로써, 바텀 게이트형 박막트랜지스터(bottom gate TFT)를 구비하는 유기전계발광표시장치에 대해 나타낸 것이다. 즉, 본 발명에 따른 유기전계발광표시장치는 도 1내지 도 4에서 예로 나타낸 탑 게이트형 박막트랜지스터(top gate TFT)를 구비하는 기판 및 상기 도 5의 탑 게이트형 박막트랜지스터(bottom gate TFT)를 구비하는 기판에도 적용할 수 있다.
본 발명에 따른 유기전계발광표시장치의 제조방법은 스페이서 산포 과정과 절연막의 형성 과정을 통해 기판의 손상 없이 반사층의 하부에 요철구조를 구비할 수 있는 장점이 있다.
따라서, 상기 요철구조를 가진 반사층으로 인해 광효율이 증가된 유기전계발광표시장치를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 기판 상에 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터 상에 절연막을 적층하고, 상기 절연막 상에 스페이서를 도포하는 단계;
    상기 박막트랜지스터와 접속하는 화소전극을 형성하는 단계;
    상기 화소전극 상에 발광층을 포함하는 유기층을 형성하는 단계; 및
    상기 유기층 상에 대향전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 스페이서가 도포된 절연막을 경화하는 단계를 더욱 포함하는 유기전계발광표시장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 스페이서를 도포하는 것은 스페이서 살포기를 사용하여 도포하는 것인 유기전계발광표시장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 절연막은 무기막, 유기막 또는 그들의 이중층인 유기전계발광표시장치 의 제조방법.
  5. 제 1 항에 있어서,
    상기 절연막은 무기 보호막, 유기 평탄화막 또는 그들의 이중층으로 형성하는 것인 유기전계발광표시장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 화소전극을 형성하기 전에 반사막을 형성하는 단계를 더욱 포함하는 유기전계발광표시장치의 제조방법.
  7. 제 1 항에 있어서,
    상기 스페이서는 상기 절연막 두께의 2배 이내의 두께를 가지는 것인 유기전계발광표시장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 스페이서는 유기물질 또는 무기물질로 이루어지는 것인 유기전계발광표시장치의 제조방법.
KR1020050000925A 2005-01-05 2005-01-05 유기전계발광표시장치의 제조방법 KR100600887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050000925A KR100600887B1 (ko) 2005-01-05 2005-01-05 유기전계발광표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000925A KR100600887B1 (ko) 2005-01-05 2005-01-05 유기전계발광표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20060080638A KR20060080638A (ko) 2006-07-10
KR100600887B1 true KR100600887B1 (ko) 2006-07-18

Family

ID=37171886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000925A KR100600887B1 (ko) 2005-01-05 2005-01-05 유기전계발광표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100600887B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970482B1 (ko) 2008-12-04 2010-07-16 삼성전자주식회사 유기 발광소자 및 그 제조방법
KR101839929B1 (ko) 2011-03-18 2018-03-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102230006B1 (ko) * 2014-03-18 2021-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101805552B1 (ko) 2015-08-31 2017-12-08 엘지디스플레이 주식회사 유기발광 표시장치
US10707285B2 (en) 2016-09-13 2020-07-07 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20060080638A (ko) 2006-07-10

Similar Documents

Publication Publication Date Title
US7834547B2 (en) Organic light emitting diode display device and method of fabricating the same
US9614018B2 (en) COA WOLED structure and manufacturing method thereof
CN105097831B (zh) 低温多晶硅背板及其制造方法和发光器件
US8004176B2 (en) Organic light emitting display having reduced manufacturing shorts and method of fabricating the same
WO2016107291A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
KR20060066512A (ko) 유기전계발광표시소자 및 그 제조방법
US9412973B2 (en) Organic light emitting diode display device and method of fabricating the same
KR20110058123A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080088750A (ko) 유기발광장치 및 그 제조방법
JP6648349B1 (ja) 有機elデバイスおよびその製造方法
KR20140033636A (ko) 발광보조층의 구조가 개선된 유기발광 표시장치 및 그 제조방법
JP2006012785A (ja) 有機電界発光表示装置の製造方法とそれによる表示装置
KR100600887B1 (ko) 유기전계발광표시장치의 제조방법
KR100611155B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100552976B1 (ko) 유기 전계 발광 표시 장치
US20180374953A1 (en) Metal oxide thin film transistor and method of manufacturing the same, and display panel
KR100721941B1 (ko) 유기전계발광표시소자 및 그 제조방법
KR101404159B1 (ko) 유기 발광 표시 장치의 제조 방법
KR100712114B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR100611770B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101808536B1 (ko) 유기 발광 표시 장치의 제조 방법
KR100623722B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101854703B1 (ko) 유기 발광 표시 장치
KR100662993B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR100623688B1 (ko) 유기 전계 발광 표시장치와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee