KR100611770B1 - 유기전계발광표시장치 및 그 제조방법 - Google Patents

유기전계발광표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100611770B1
KR100611770B1 KR1020040086355A KR20040086355A KR100611770B1 KR 100611770 B1 KR100611770 B1 KR 100611770B1 KR 1020040086355 A KR1020040086355 A KR 1020040086355A KR 20040086355 A KR20040086355 A KR 20040086355A KR 100611770 B1 KR100611770 B1 KR 100611770B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
organic
electrode
via hole
Prior art date
Application number
KR1020040086355A
Other languages
English (en)
Other versions
KR20060037172A (ko
Inventor
강태욱
이원필
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040086355A priority Critical patent/KR100611770B1/ko
Publication of KR20060037172A publication Critical patent/KR20060037172A/ko
Application granted granted Critical
Publication of KR100611770B1 publication Critical patent/KR100611770B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기전계발광표시장치 및 그 제조방법에 대한 것이다. 기판 상에 위치하는 박막 트랜지스터; 상기 박막 트랜지스터 상에 배치되고 비아홀을 구비하는 절연막;상기 비아홀을 통하여 상기 박막 트랜지스터의 드레인 전극과 연결되고, 상기 절연막 상에 위치하는 화소전극; 상기 화소 전극 상에 위치하는 발광층; 상기 비아홀 상에 위치하고 상기 발광층의 주변에 위치하는 버퍼층 ; 및 상기 발광층 상에 위치하는 대향전극을 구비하는 유기전계발광표시장치 및 그 제조방법을 제공한다.
대향 전극, 비아홀, 유기전계발광표시장치, 버퍼층, 레이저 열전사법

Description

유기전계발광표시장치 및 그 제조방법{OLED and fabricating method of the same}
도 1은 종래의 유기전계발광표시장치 단위화소의 단면도,
도 2는 도 1의 비아홀 부분(B)을 세부적으로 나타낸 사진,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 유기전계발광표시장치의 제조방법을 나타낸 단면도들이다.
본 발명은 유기전계발광표시장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 화소 전극 및 대향 전극의 쇼트를 방지하는 구조를 가진 유기전계발광표시장치 및 그 제조방법에 관한 것이다.
평판 표시 장치 중 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.
도 1은 종래의 유기전계발광표시장치의 단위화소의 단면을 나타낸 것이다.
도면을 참조하면, 유기전계발광표시장치의 화소전극(150)은 평탄화층(140)에 형성된 비아홀(145)을 통해, 박막 트랜지스터(E)의 드레인 전극(130b)과 연결된다. 상기 화소전극(150) 상에는 발광층을 포함한 유기층(160)과 화소정의막(155)이 위치하고, 그 상부에 대향 전극(165)이 위치한다.
상기의 구조에서, 상기 비아홀 부분(B)의 상기 화소 정의막(155)을 보면, 상기 평탄화막(140)이 식각된 부근에서 막의 두께가 얇아짐을 알 수 있다.
도 2는 도 1의 비아홀 부분(B)을 세부적으로 나타낸 사진이다.
도면을 참조하면, 상기 비아홀(145)의 형성을 위해 식각된 평탄화막(140)의 끝단(B) 부위의 화소 정의막(155) 두께(t1)는 비아홀 내의 화소 정의막 두께(t2) 또는 비아홀 이외의 영역에 위치하는 화소 정의막 두께(t3)보다 더 얇게 형성됨을 알 수 있다. 이로 인해 상기 화소 정의막 상부에 대향 전극을 형성할 경우, 상기의 구조로 인해 상기 대향 전극과 하부의 화소전극(150)이 전기적인 단락 또는 쇼트의 문제를 일으킬 수 있다. 상기와 같은 전기적 단락은 단위화소의 불량으로 이어져, 유기전계발광표시장치의 암점을 유발할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 화소전극과 대향전극의 전기적 문제를 개선하여 표시 영역의 암점을 방지하는 유기전계발광표시장치 및 그 제조방법을 제공하는 데 목적이 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 기판 상에 위치하는 박막 트랜지스터; 상기 박막 트랜지스터 상에 배치되고 비아홀을 구비하는 절연막; 상기 비아홀을 통하여 상기 박막 트랜지스터의 드레인 전극과 연결되고, 상기 절연막 상에 위치하는 화소전극; 상기 화소 전극 상에 위치하는 발광층; 상기 비아홀 상에 위치하고 상기 발광층의 주변에 위치하는 버퍼층 ; 및 상기 발광층 상에 위치하는 대향전극을 구비하는 유기전계발광표시장치를 제공한다.
또한, 상기 기술적 과제를 이루기 위하여 본 발명은 기판 상에 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터 상에 절연막을 형성하는 단계; 상기 절연막 내에 상기 소스 전극 또는 상기 드레인 전극 일부를 노출시키는 비아홀을 형성하는 단계; 상기 비아홀을 통하여 상기 소스 전극 또는 상기 드레인 전극과 연결되도록 화소전극을 형성하는 단계; 상기 화소 전극 상에 발광층을 형성하는 단계; 및 상기 기판 상에 절연막을 패터닝하여 상기 비아홀 주변 영역을 감싸는 버퍼층을 상기 발광층의 주변에 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3c는 본 발명의 제 1 실시예에 따른 유기전계발광표시장치를 나타낸 단면도로서 유기전계발광표시장치의 단위화소에 한정하여 나타낸 도면이다.
도면을 참조하면, 기판(200) 상에 반도체층(210), 게이트 전극(220), 소스 전극(230a) 및 드레인 전극(230b)을 구비하는 박막 트랜지스터가 위치한다. 상기 박막트랜지스터(E) 상에는 절연막이 위치한다. 상기 절연막은 무기막, 유기막 또는 이들의 이중층일 수 있다.
예를 들면, 상기 박막 트랜지스터(E) 상에 유기막인 평탄화막(240)이 위치하고, 상기 박막 트랜지스터(E)와 상기 평탄화막(240) 사이에는 무기 보호막(235)이 개재될 수 있다. 상기 무기 보호막(235)은 상기 반도체층(210)의 패시베이션 및 상기 층들의 보호를 위해 개재되는 것이 바람직하다.
상기 평탄화막(240)에 형성된 비아홀(245)을 통하여 상기 박막 트랜지스터(E)의 드레인 전극(230b)과 연결되는 화소전극(250)이 상기 평탄화막(240) 상에 위치한다.
상기 화소 전극(250) 상에는 발광층(262)이 위치한다. 그리고, 상기 비아홀(245) 상부 및 상기 발광층(262)의 주변에 버퍼층(257)이 위치하고, 상기 발광층(262) 및 상기 버퍼층(245) 상에 대향전극(265)이 위치한다. 상기 버퍼층(257)은 상기 발광층(262)의 가장자리 상부로 연장된 것일 수 있다.
상기 버퍼층(257)은 유기 절연막 또는 무기 절연막일 수 있다. 상기 버퍼층(262)은 상기 비아홀(245)의 상부 및 그 주변부 상에 위치함으로써, 비아홀 주변에서 절연막이 얇아짐으로 인해 화소 전극과 대향전극이 전기적 단락 및 쇼트를 일으 키던 종래의 문제를 해결할 수 있다.
상기 버퍼층(257)은 상기 화소 전극(250)과 대향 전극(265) 사이의 간격을 일정 이상 정의해줌으로써 상기 두 전극 간의 안전한 절연을 유지할 수 있고, 이로 인해 단위화소 영역의 암점 발생을 줄여, 유기전계발광표시장치의 표시능력을 향상시킬 수 있다.
상기 버퍼층은 전하 주입층 또는 전하 수송층으로 형성된 것일 수 있다.
상기 발광층(262)과 상기 화소 전극(250) 사이에 유기 공통층(261)이 개재된 것을 포함할 수 있다. 나아가서, 상기 발광층(262)과 상기 버퍼층(257) 사이에 유기 공통층(261)이 개재된 것을 포함할 수 있다.
상기 유기 공통층(261, 263)은 전하 주입층 또는 전하 수송층일 수 있다.
또한, 상기 화소 전극(250) 상에 상기 화소 전극(250)의 일부 영역을 노출시키는 개구부를 구비하고 상기 비아홀(242) 상부를 덮는 화소 정의막(255)을 구비하는 것을 더욱 포함할 수 있다. 따라서, 단위화소의 발광영역 경계를 정할 수 있다. 효과적인 유기층의 전사를 위해 상기 화소정의막(255)은 3000Å이하의 두께를 가지는 것이 바람직하다. 또한 상기 화소정의막(255)은 화소 정의막의 균일도를 위해 1500Å이상의 두께를 가지는 것이 바람직하다.
도 3a 내지 도 3c는 본 발명의 제 1 실시예에 따른 유기전계발광표시장치의 제조방법을 나타낸 단면도들이다.
도 3a를 참조하면, 기판(200) 상에 버퍼층(205)을 형성한다. 상기 버퍼층(205)은 반드시 형성되어야할 것은 아니지만, 소자의 제조 과정 중 기판(200)으로 부터 발생하는 불순물이 소자의 내부로 유입되는 것을 방지하기 위하여 형성하는 것이 바람직하다. 상기 버퍼층(205)은 실리콘 질화막(SiNx), 실리콘 산화막(SiO2), 또는 실리콘 산화질화막(SiOxNy)으로 형성될 수 있다.
상기 버퍼층(205) 상에 반도체층(210)을 형성한다. 상기 반도체층(210)은 비정질 또는 비정질 실리콘 막을 결정화한 결정질 실리콘막으로 형성할 수 있다.
상기 반도체층(210)상에 게이트 절연막(215)을 형성한다. 상기 게이트 절연막(215)은 통상의 절연막, 예를 들면 실리콘 산화막(SiO2)으로 형성한다. 상기 게이트 절연막(215)이 형성된 기판 상에 게이트 전극(220)을 형성한다.
상기 게이트 전극(220) 상부에 층간절연막(225)을 형성한다. 상기 층간 절연막(225) 내에 상기 반도체층(210)의 소스 영역 및 드레인 영역들을 각각 노출시키는 콘택홀을 형성한다. 상기 층간 절연막(225) 상에 도전막을 적층하고 패터닝함으로써, 상기 노출된 소스 영역 및 드레인 영역들과 각각 접하는 소스 전극(230a)과 드레인 전극(230b)을 형성한다.
상기 소스 전극(230a) 및 드레인 전극(230b)을 형성한 기판의 상부에 절연막(241)을 형성한다. 상기 절연막(241)을 형성하는 것은 무기막, 유기막 또는 이들의 이중층으로 형성하는 것일 수 있다.
예를 들면, 상기 기판의 상부에 무기 보호막(235)을 형성한다. 상기 무기 보호막(235)은 반드시 형성되어야할 것은 아니지만, 반도체층의 패시베이션 효과와 외부 광차단 효과를 위해 형성하는 것이 바람직하다.
상기 무기 보호막(235) 상에 유기막인 평탄화막(240)을 형성한다. 상기 평탄화막(240)은 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin) , 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin) 및 벤조사이클로부텐(benzocyclobutene, BCB)으로 이루어진 군에서 선택된 하나의 물질로 형성할 수 있다.
상기 절연막(241) 내에 드레인 전극(230b)이 노출되는 비아홀(245)을 형성하고, 상기 평탄화막 상에 도전막을 형성한 후 패터닝하여 화소전극(250)을 형성한다.
도 3b를 참조하면, 상기 화소 전극(250) 상에 발광층(262)을 형성한다.
상기 발광층(250)을 형성하기 전에, 상기 화소 전극(250) 상에 상기 화소전극(250)의 일부 영역을 노출시키는 개구부를 형성하고, 상기 비아홀(245) 상부를 덮도록 화소정의막(255)을 형성할 수 있다. 상기 화소 정의막(255)을 형성함으로써 발광영역의 경계를 정할 수 있다.
상기 발광층(260)을 형성하는 것은 레이저 열전사방법을 사용하여 형성하는 것일 수 있다. 따라서, 레이저 전사 에너지의 효율과 효과적인 발광층의 전사를 위해 상기 화소정의막(255)은 3000Å이하의 두께를 가지도록 형성하는 것이 바람직하다.
또한, 상기 화소정의막은 1500Å 이상의 두께를 가지도록 형성하는 것이 바 람직하다. 왜냐하면, 기판의 크기가 커질수록 기판 전체에 형성되는 화소 정의막의 두께 균일도가 떨어지기 때문에, 균일한 발광층의 패터닝이 어려워지기 때문이다.
이때, 상기 비아홀 및 비아홀 주변의 화소 정의막의 두께는 상기의 두께보다 더욱 얇게 형성될 수 있다. 즉, 상기 비아홀이 형성된 평탄화막의 구조로 인해 상기 비아홀이 존재하는 주변의 화소 정의막은 다른 부분에 비해 상대적으로 두께가 얇아지게 된다.
상기 발광층(262)과 상기 화소 전극(250) 사이에 유기 공통층(261)을 형성하는 것을 포함할 수 있다. 나아가서, 상기 유기 공통층(261)은 전하 주입층 또는 전하 수송층일 수 있다.
도 3c를 참조하면, 상기 발광층(262) 상에 버퍼층(257)을 형성한다. 즉, 상기 기판 상에 절연막을 패터닝하여 상기 비아홀(245) 주변 영역을 감싸는 버퍼층(257)을 상기 발광층(262)의 주변에 형성한다. 그리고, 상기 버퍼층(257) 및 상기 발광층(260) 상에 대향전극(265)을 형성한다. 상기 버퍼층(257)은 상기 발광층(262)의 가장자리 상부로 연장되어 형성할 수도 있다.
상기 버퍼층(257)을 형성하는 것은 마스크를 사용한 진공증착법 또는 스퍼터링법으로 형성하는 것일 수 있다. 나아가서, 상기 버퍼층(257)을 형성하는 것은 무기 절연막 또는 유기 절연막으로 형성하는 것일 수 있다.
상기 버퍼층(257)은 전하 주입층 또는 전하 수송층으로 형성한 것일 수 있다. 따라서 동일 챔버에서 2개의 마스크로 형성하는 것이 가능한 장점이 있다.
상기 버퍼층(257)은 상기 비아홀(245)의 상부 및 그 주변부 상에 형성됨으로 써, 비아홀 주변에서 절연막이 얇아짐으로 인해 화소 전극과 대향전극이 전기적 단락 및 쇼트를 일으키던 종래의 문제를 해결할 수 있다.
즉, 상기 상기 버퍼층(262)이 상기 화소 전극(250)과 대향 전극(265) 사이에 일정 간격을 형성해줌으로써 상기 두 전극 간의 안전한 절연을 유지할 수 있고, 이로 인해 단위화소 영역의 암점 발생을 줄여, 유기전계발광표시장치의 표시능력을 향상시킬 수 있다.
상기 발광층(262)과 상기 버퍼층(257) 사이에 유기 공통층(263)을 형성하는 것을 포함할 수 있다. 상기 유기 공통층(263)은 전하 주입층 또는 전하 수송층일 수 있다.
본 발명에 따른 유기전계발광표시장치는 비아홀 및 그 주변에 버퍼층을 구비함으로써 하부구조로 인해 화소 정의막 또는 유기층이 얇게 형성되어도, 화소 전극과 대향전극 간의 전기적인 단락이나 쇼트의 문제를 방지할 수 있는 장점이 있다. 따라서, 단위화소의 전기적인 단락이나 쇼트의 문제를 방지함으로써 유기전계발광표시장치의 암점 발생 문제를 개선할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (23)

  1. 기판 상에 위치하는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치되고 비아홀을 구비하는 절연막;
    상기 비아홀을 통하여 상기 박막 트랜지스터의 드레인 전극과 연결되고, 상기 절연막 상에 위치하는 화소전극;
    상기 화소 전극 상에 위치하는 발광층;
    상기 비아홀 상에 위치하고 상기 발광층의 주변에 위치하는 버퍼층 ; 및
    상기 발광층 상에 위치하는 대향전극을 구비하는 유기전계발광표시장치.
  2. 제 1 항에 있어서,
    상기 화소 전극 상에 상기 화소전극의 일부 영역을 노출시키는 개구부를 구비하고 상기 비아홀 상부를 덮는 화소정의막을 포함하고, 상기 화소정의막은 상기 버퍼층 하부에 위치하는 것인 유기전계발광표시장치.
  3. 제 2 항에 있어서,
    상기 화소정의막은 3000Å이하의 두께를 가지는 것을 특징으로 하는 유기전계발광표시장치.
  4. 제 3 항에 있어서,
    상기 화소정의막은 1500Å 이상의 두께를 가지는 것을 특징으로 하는 유기전계발광표시장치.
  5. 제 1 항에 있어서,
    상기 버퍼층은 상기 발광층의 가장자리 상부로 연장된 것을 특징으로 하는 유기전계발광표시장치.
  6. 제 1 항에 있어서,
    상기 발광층과 상기 화소 전극 사이에 유기 공통층이 개재된 것을 포함하는 유기전계발광표시장치.
  7. 제 1 항에 있어서,
    상기 발광층과 상기 버퍼층 사이에 유기 공통층이 개재된 것을 포함하는 유기전계발광표시장치.
  8. 제 1 항에 있어서,
    상기 버퍼층은 유기 절연막 또는 무기 절연막인 유기전계발광표시장치.
  9. 제 8 항에 있어서,
    상기 버퍼층은 전하 주입층 또는 전하 수송층으로 형성된 유기전계발광표시 장치.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 유기 공통층은 전하 주입층 또는 전하 수송층인 유기전계발광표시장치.
  11. 기판 상에 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 절연막을 형성하는 단계;
    상기 절연막 내에 상기 소스 전극 또는 상기 드레인 전극 일부를 노출시키는 비아홀을 형성하는 단계;
    상기 비아홀을 통하여 상기 소스 전극 또는 상기 드레인 전극과 연결되도록 화소전극을 형성하는 단계;
    상기 화소 전극 상에 발광층을 형성하는 단계; 및
    상기 기판 상에 절연막을 패터닝하여 상기 비아홀 주변 영역을 감싸는 버퍼층을 상기 발광층의 주변에 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 버퍼층을 형성하는 것은 마스크를 사용한 진공증착법 또는 스퍼터링법으로 형성하는 것인 유기전계발광표시장치의 제조방법.
  13. 제 11 항에 있어서,
    상기 버퍼층을 형성하는 것은 무기 절연막 또는 유기 절연막으로 형성하는 것인 유기전계발광표시장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 버퍼층은 전하 주입층 또는 전하 수송층으로 형성하는 유기전계발광표시장치의 제조방법.
  15. 제 11 항에 있어서,
    상기 발광층을 형성하기 전에, 상기 화소 전극 상에 상기 화소전극의 일부 영역을 노출시키는 개구부를 구비하고, 상기 비아홀 상부를 덮는 화소정의막을 형성하는 것을 더욱 포함하는 유기전계발광표시장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 화소정의막은 3000Å이하의 두께를 가지도록 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 화소정의막은 1500Å 이상의 두께를 가지도록 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  18. 제 11 항에 있어서,
    상기 버퍼층은 상기 발광층의 가장자리 상부에도 형성되는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  19. 제 11 항에 있어서,
    상기 발광층과 상기 화소 전극 사이에 유기 공통층을 형성하는 것을 포함하는 유기전계발광표시장치의 제조방법.
  20. 제 11 항에 있어서,
    상기 발광층과 상기 버퍼층 사이에 유기 공통층을 형성하는 것을 포함하는 유기전계발광표시장치의 제조방법.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 유기 공통층은 전하 주입층 또는 전하 수송층인 유기전계발광표시장치의 제조방법.
  22. 제 11 항에 있어서,
    상기 절연막을 형성하는 것은 무기막, 유기막 또는 이들의 이중층으로 형성 하는 것인 유기전계발광표시장치의 제조방법.
  23. 제 11 항에 있어서,
    상기 발광층은 레이저 열전사방법을 사용하여 형성하는 것인 유기전계발광표시장치의 제조방법.
KR1020040086355A 2004-10-27 2004-10-27 유기전계발광표시장치 및 그 제조방법 KR100611770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040086355A KR100611770B1 (ko) 2004-10-27 2004-10-27 유기전계발광표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086355A KR100611770B1 (ko) 2004-10-27 2004-10-27 유기전계발광표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060037172A KR20060037172A (ko) 2006-05-03
KR100611770B1 true KR100611770B1 (ko) 2006-08-10

Family

ID=37145167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086355A KR100611770B1 (ko) 2004-10-27 2004-10-27 유기전계발광표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100611770B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102054850B1 (ko) * 2013-05-30 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20060037172A (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
US8004176B2 (en) Organic light emitting display having reduced manufacturing shorts and method of fabricating the same
KR100700642B1 (ko) 유기전계발광표시소자 및 그 제조방법
KR101193196B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100659765B1 (ko) 유기전계발광표시장치 및 그 제조방법
CN102082164B (zh) 有机发光二极管显示设备及其制造方法
KR100782458B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR100699996B1 (ko) 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
US8324629B2 (en) Organic light emitting display device and method of manufacturing the same
TW201301364A (zh) 有機發光顯示裝置及其製造方法
US9711750B1 (en) Method of forming a conductive pattern and method of manufacturing an organic light-emitting display including the same
KR100579175B1 (ko) 유기전계 발광소자의 제조방법
KR100611155B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100611770B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR100700499B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR100600887B1 (ko) 유기전계발광표시장치의 제조방법
KR20210086344A (ko) 금속 산화물로 이루어진 반도체 패턴을 포함하는 디스플레이 장치
KR20210004795A (ko) 디스플레이 장치
KR100623722B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR100623688B1 (ko) 유기 전계 발광 표시장치와 그 제조방법
KR20050122894A (ko) 유기전계발광 표시장치와 그 제조방법
KR100899424B1 (ko) 유기 전계 발광표시장치
KR20230102327A (ko) 표시 장치 및 그의 제조 방법
KR20060036191A (ko) 디스플레이 장치의 제조방법과 이에 의한 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14