KR100600043B1 - Method of forming metal interconnection - Google Patents
Method of forming metal interconnection Download PDFInfo
- Publication number
- KR100600043B1 KR100600043B1 KR1020000044303A KR20000044303A KR100600043B1 KR 100600043 B1 KR100600043 B1 KR 100600043B1 KR 1020000044303 A KR1020000044303 A KR 1020000044303A KR 20000044303 A KR20000044303 A KR 20000044303A KR 100600043 B1 KR100600043 B1 KR 100600043B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metal wiring
- corrosion
- wiring
- sacrificial anode
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 111
- 239000002184 metal Substances 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000007797 corrosion Effects 0.000 claims abstract description 52
- 238000005260 corrosion Methods 0.000 claims abstract description 52
- 239000000126 substance Substances 0.000 claims abstract description 28
- 238000007517 polishing process Methods 0.000 claims abstract description 19
- 239000010949 copper Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005498 polishing Methods 0.000 abstract description 7
- 238000001465 metallisation Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000003487 electrochemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 238000005536 corrosion prevention Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 금속배선의 화학적기계적연마공정시 발생되는 부식을 방지하기 위한 금속배선의 형성 방법에 관한 것으로, 이를 위한 본 발명은 후속 금속배선의 화학적기계적연마공정시 상기 금속배선의 부식을 억제하기 위해 상기 금속배선의 주변에 희생양극 및 더미라인을 형성하는 단계를 포함하여 이루어진다.
The present invention relates to a method for forming a metal wiring to prevent corrosion generated during the chemical mechanical polishing process of the metal wiring, the present invention for this to suppress the corrosion of the metal wiring during the chemical mechanical polishing process of the metal wiring And forming a sacrificial anode and a dummy line around the metal wiring.
금속배선, 화학적기계적연마, 부식, 희생양극Metallization, chemical mechanical polishing, corrosion, sacrificial anodes
Description
도 1은 종래기술에 따라 형성된 금속배선의 부식을 도시한 도면,1 is a view showing the corrosion of the metal wiring formed according to the prior art,
도 2a는 본 발명의 제 1 실시예에 따라 형성된 금속배선의 평면도,2A is a plan view of a metal wiring formed according to a first embodiment of the present invention;
도 2b는 도 2a의 'B' 부분을 도시한 단면도,FIG. 2B is a cross-sectional view showing a portion 'B' of FIG. 2A;
도 3은 본 발명의 제 1 실시예에 따라 형성된 최외곽 더미라인의 부식을 도시한 도면,3 is a view showing corrosion of the outermost dummy line formed according to the first embodiment of the present invention;
도 4a 및 도 4b는 본 발명의 제 2 실시예에 따라 형성된 금속배선의 평면도 및 단면도,4A and 4B are a plan view and a cross-sectional view of a metal wiring formed according to a second embodiment of the present invention;
도 5a 및 도 5b는 본 발명의 제 3 실시예에 따라 형성된 금속배선의 평면도 및 단면도.
5A and 5B are a plan view and a cross-sectional view of a metal wiring formed according to a third embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
40 : 반도체기판 41 : 금속배선40: semiconductor substrate 41: metal wiring
42 : 더미라인 43 : 희생양극
42: dummy line 43: sacrificial anode
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 화학적기계적연마공정(Chemical Mechanical Polishing; CMP)을 이용한 금속배선 형성시 금속배선의 오류(Fail)를 초래하는 부식을 방지하도록 한 금속배선의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a metal wiring to prevent corrosion, which causes a failure of the metal wiring when forming a metal wiring using chemical mechanical polishing (CMP). It is about.
일반적으로 화학적기계적연마공정을 이용하여 금속배선을 형성하는 공정은 층간절연막에 트렌치를 형성한 다음 배리어금속(Barrier metal)과 배선금속막을 증착한 후 화학적기계적 평탄화 공정을 통해 층간절연막 상부에 있는 모든 금속박막을 제거하는 방법으로 이루어진다.In general, the process of forming a metal wiring by using a chemical mechanical polishing process is to form a trench in the interlayer insulating film, deposit a barrier metal and a wiring metal film, and then chemically planarize all metals on the interlayer insulating film. It is made by removing the thin film.
특히, 알루미늄(Al)을 배선금속막으로 사용할 경우 Ti/TiN 등이 라이너 (Liner)로 사용되고, 구리(Cu)를 배선금속막으로 사용할 경우 확산배리어 (Diffusion barrier)로서 Ta/TaN 등이 사용된다.In particular, when aluminum (Al) is used as a wiring metal film, Ti / TiN is used as a liner, and when copper (Cu) is used as a wiring metal film, Ta / TaN is used as a diffusion barrier. .
이들 금속막이 사용되는 다마신(Damascene) 구조에서 배선을 격리시키기 위해 화학적기계적연마방법을 적용할 경우, 디싱(Dishing) 및 부식(Erosion)과 같은 기하학적 패턴 리세스(Geometric pattern recess)도 중요한 결함 중의 하나이지만 특히 배선금속막의 부식이 소자의 전기적 특성에 치명적인 영향을 주기 때문에 화학적기계적연마공정중 부식의 발생을 최대한 억제하는 것이 중요하다.When chemical mechanical polishing is used to isolate the wiring in the damascene structures in which these metal films are used, geometric pattern recesses such as dishing and corrosion are among the major defects. However, it is important to minimize the occurrence of corrosion during the chemical mechanical polishing process, especially since the corrosion of the wiring metal film has a fatal effect on the electrical characteristics of the device.
상기한 급속배선의 부식의 원인으로는 슬러리(Slurry), 공정중 웨이퍼의 처리, 세정 DIW(DeIonized Water), 세정조건, 후세정액의 종류 등 다양하며, 구조적인 문제로 알루미늄의 경우 배선금속막과 라이너와의 갈바닉 부식(Galvanic corrosion)도 주변 환경에 따라 발생할 수 있다.The corrosion of the rapid wiring may include slurry, treatment of wafers during processing, cleaning DIW (deionized water), cleaning conditions, types of post-cleaning liquids, and structural problems. Galvanic corrosion with the liner can also occur depending on the surrounding environment.
도 1에 도시된 바와 같이, 알루미늄과 구리 모두 공통적으로 나타나는 부식은 화학적기계적연마후 패턴의 내부보다 측면 배선에서 집중적으로 발생하는 양상을 보이고 있다. 즉, 라인/스페이스(Line/Space; LS)패턴에서 가장 바깥쪽에 위치한 배선에서 심한 부식('A')이 관찰되는 특징을 지니고 있다. 또한 구리의 경우, 금속라인이 하부의 P-N 접합에 연결되어 있을 때, P측에 연결된 라인이 부식되고 N측에 구리 재증착(Cu redeposition)이 되는 포토어시스트드 부식(Photoassisted corrosion)이 발생하기도 한다. 여기서, 부식이 발생한 전극역할을 하는 구리 라인은 유효두께(Effective thickness)가 감소하게 되고 재증착 반응이 발생하는 구리라인은 재증착으로 인해 주변 라인과 전기적 단락이 발생할 수 있다.As shown in FIG. 1, corrosion, which is common to both aluminum and copper, is more concentrated in the side wiring than the inside of the pattern after chemical mechanical polishing. That is, a severe corrosion ('A') is observed in the outermost wiring in the line / space (LS) pattern. In the case of copper, when the metal line is connected to the lower PN junction, photoassisted corrosion occurs, in which the line connected to the P side is corroded and copper redeposition on the N side. . In this case, the copper line serving as the electrode having corrosion is reduced in effective thickness, and the copper line in which the redeposition reaction occurs may have an electrical short circuit with the peripheral line due to redeposition.
상기한 바와 같이, 화학적기계적연마후 금속배선에서 발생하는 부식은 배선의 신뢰성을 크게 저하시키는 직접적인 원인이 된다.As described above, the corrosion occurring in the metal wiring after chemical mechanical polishing is a direct cause of greatly lowering the reliability of the wiring.
상기한 다마신 공정에서 금속배선의 신뢰성에 영향을 줄 수 있는 요소로 CMP공정에서 스크래치, 부식 등의 결함들인데, 특히 부식은 그 형태 및 발생원인이 스크래치 발생에 비해 광범위하기 때문에 공정상 관리도 광범위하게 이루어질 수 밖에 없다. 이러한 부식을 제거하기 위한 방법으로는 근본적으로 CMP공정 중 발생할 수 있는 부식의 원인을 제거하는 것이 가장 효과적이다. 사용되는 슬러리에서의 전기화학반응 조절, 웨이퍼처리 과정에서의 반응 또한 포스트클리닝(Post cleaning)에서의 반응 등 근본적인 원인제거를 위한 연구가 필요하다. It is a factor that can affect the reliability of metal wiring in the damascene process, such as scratches, corrosion, etc. in the CMP process. It must be done extensively. In order to remove such corrosion, it is fundamentally effective to remove the cause of corrosion that may occur during the CMP process. Research is needed to eliminate the underlying causes such as control of electrochemical reactions in the slurry used, reactions during wafer processing, and reactions in post cleaning.
그러나 이와 같은 방법은 소자구조적인 측면에서 발생하는 부식을 모두 제거 하기에는 한계가 있기 때문에 각 소자마다 구조적으로 부식 경로를 추적하여 해결해야 하는 방법이 필요하다.
However, this method has a limitation in eliminating all the corrosion that occurs in the structural aspect of the device, so a method of structurally tracking and solving the corrosion path for each device is needed.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 더미패턴을 이용하여 금속배선의 화학적기계적연마공정에서 발생하는 부식발생을 억제하는데 적합한 금속배선의 형성 방법을 제공함에 그 목적이 있다.
The present invention has been made to solve the above problems, and an object thereof is to provide a method for forming a metal wiring suitable for suppressing the occurrence of corrosion in the chemical mechanical polishing process of the metal wiring using a dummy pattern.
상기의 목적을 달성하기 위한 본 발명의 금속배선의 형성 방법은 후속 금속배선의 화학적기계적연마공정시 상기 금속배선의 부식을 억제하기 위해 상기 금속배선의 주변에 상기 금속배선과 동일 금속으로 이루어진 더미라인을 형성하는 단계를 포함하여 이루어짐을 특징으로 하고, 본 발명의 금속배선의 형성 방법은 후속 금속배선의 화학적기계적연마공정시 상기 금속배선의 부식을 억제하기 위해 상기 금속배선의 주변에 희생양극으로서 상기 금속배선보다 더 활성적인 금속을 형성하여 상기 금속배선에 접속시키는 단계를 포함하여 이루어짐을 특징으로 하며, 본 발명의 금속배선의 형성 방법은 후속 금속배선의 화학적기계적연마공정시 상기 금속배선의 부식을 억제하기 위해 상기 금속배선의 주변에 희생양극 및 더미라인을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.The method for forming a metal wiring of the present invention for achieving the above object is a dummy line made of the same metal as the metal wiring around the metal wiring to suppress corrosion of the metal wiring during the subsequent chemical mechanical polishing process of the metal wiring And forming a metal wire according to the present invention, wherein the forming method of the metal wire of the present invention is a sacrificial anode around the metal wire in order to suppress corrosion of the metal wire during a subsequent chemical mechanical polishing process of the metal wire. And forming a metal more active than the metal wire, and connecting the metal wire to the metal wire. The method of forming a metal wire of the present invention provides corrosion resistance of the metal wire during a chemical mechanical polishing process of a subsequent metal wire. Forming a sacrificial anode and a dummy line around the metal wiring to suppress Characterized by the yirueojim hereinafter.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 2a는 본 발명의 제 1 실시예에 따라 형성된 금속배선의 평면도이고, 도 2b는 도 2a의 'B'부분에 따른 단면도로서, 보호하고자 하는 주패턴(Main pattern)(21)의 주변에 배선금속과 같은 종류의 더미라인(Dummy line)(22)이 삽입시키며, 상기 주패턴(21)과 더미라인(22)은 층간절연막(23)에 의해 전기적으로 고립된다. 여기서, 도면부호 '20'은 소정공정이 완료된 반도체기판을 나타낸다.FIG. 2A is a plan view of a metal wiring formed in accordance with a first embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along the portion 'B' of FIG. 2A, and the wiring is provided around the
도 2a 및 도 2b에 도시된 바와 같이, 통상적으로 패턴의 가장 측면 배선에서 부식이 집중적으로 발생하기 때문에, 보호하고자하는 주패턴(21) 주위에 더미라인(22)을 삽입하였을 경우 부식이 더미라인(22)에서 발생하고 주패턴인 배선금속은 부식이 발생되지 않는다. 상기 더미라인(22)은 주패턴(21)과 전기적으로 고립되도록 한다.As shown in Figs. 2A and 2B, since corrosion usually occurs intensively in the wirings on the side of the pattern, corrosion occurs when the
상기한 더미라인의 형성 방법에 대해 설명하면, 소정 공정이 완료된 반도체기판상에 층간절연막을 형성한 후, 사진 및 식각 공정을 이용하여 상기 층간절연막을 선택적으로 식각하여 상기 반도체기판의 소정 부분을 노출시킨다.In the method of forming the dummy line, an interlayer insulating film is formed on a semiconductor substrate on which a predetermined process is completed, and then a predetermined portion of the semiconductor substrate is exposed by selectively etching the interlayer insulating film using a photolithography and etching process. Let's do it.
이어 상기 노출된 반도체기판을 포함한 전면에 배리어금속을 형성한 다음, 상기 배리어금속상에 배선금속을 형성한다. 이어 상기 층간절연막이 드러날때까지 화학적기계적연마공정을 실시하여 주패턴(21)인 금속배선을 형성함과 동시에 더미라인(22)을 형성한다. 이 때, 상기 화학적기계적연마공정시 주로 외곽의 주패턴(21)이 부식되는데, 상기 화학적기계적연마공정의 부식경로를 더미라인(22) 으로 이동시켜 주패턴(21)의 부식을 방지한다. 이어 후속 공정으로 상기 반도체기판의 표면에 잔류하는 잔류물 및 결함을 제거하기 위한 화학적기계적장비에서 버핑하거나 세정하는 공정을 진행한다.Subsequently, a barrier metal is formed on the entire surface including the exposed semiconductor substrate, and then a wiring metal is formed on the barrier metal. Subsequently, a chemical mechanical polishing process is performed until the interlayer insulating film is exposed to form a metal line as the
도 3은 본 발명의 제 1 실시예에 따른 더미라인(22)의 부식정도를 도시한 도면으로서, 바깥쪽 라인에 부식이 발생함을 알 수 있다. 특히 가운데 배선이 보호받아야 하는 주패턴(21)이며 좌우측 라인은 더미라인(22)으로 가운데 라인과 전기적으로 고립되어 있는 상태이다. 3 is a view showing the degree of corrosion of the
도 3에 도시된 것처럼, 극심한 부식 환경속에서 좌우측 배선의 경우 심하게 라인이 부식된 반면 가운데 배선은 훨씬 양호한 상태를 보여주고 있으며, 더욱 향상된 부식억제 효과를 발휘하기 위해 더미라인(22)은 소자구조와 화학적기계적연마 공정의 환경에 따라 도 3에 도시된 1 라인외에 추가적으로 더미라인을 삽입할 수 있다. 이와 같은 방법은 알루미늄, 구리의 화학적기계적연마공정 모두 공통적으로 적용할 수 있다.As shown in FIG. 3, the left and right wirings are severely corroded in the extreme corrosion environment, while the middle wirings are much better, and the
도 4a 및 도 4b는 본 발명의 제 2 실시예에 따라 형성된 금속배선의 평면도 및 단면도로서, 주패턴(31)주변에 배선금속보다 전기화학적으로 훨씬 활성적인 (Active) 물질을 삽입하여 희생양극(Sacrificial anode)(32)의 역할을 하게 한다. 여기서, 상기 희생양극(32)과 주패턴(31)인 금속배선은 연결선(33)을 통해 전기적으로 연결되어 있다.4A and 4B are plan and cross-sectional views of a metal wiring formed according to a second exemplary embodiment of the present invention. A sacrificial anode is formed by inserting an active material that is electrochemically more active than wiring metal around a
자세히 설명하면, 상기 주패턴(31)인 배선금속으로 구리를 이용할 경우, 이온화반응에 대한 평형전극전위는 다음과 같다.
In detail, when copper is used as the wiring metal as the
이 때, 사용될 수 있는 희생양극(32)으로는 구리보다 활성적인 Zn, Ti, Al등이 사용될 수 있으며 공정상의 용이성 측면에서는 알루미늄(Al)이 유리하다.At this time, Zn, Ti, Al, etc., which are more active than copper, may be used as the
상기한 희생양극(32)으로 알루미늄을 이용할 경우, 알루미늄의 평형전극전위는 다음과 같다.
When aluminum is used as the
상기한 구리와 알루미늄이 연결되어 전기화학반응 회로를 형성할 경우, 커플링(Coupling)되면, 알루미늄이 구리보다 먼저 부식이 되고 구리에는 계속 전자를 공급하게 되기 때문에 구리라인의 부식은 방지된다.When the copper and aluminum are connected to form an electrochemical reaction circuit, when the coupling (Coupling), the corrosion of the copper line is prevented because aluminum is corroded before the copper and continues to supply electrons to the copper.
상기와 같이, 주패턴(31)인 금속배선의 부식을 방지하기 위해 희생양극(32)을 삽입하는 경우, 상기 희생양극(32)은 배선금속과 갈바닉커플링(Galvanic coupling)을 이루어 배선금속의 부식환경에서 먼저 이온화되어 배선금속에 전자를 공급해주기 때문에 희생양극의 원리를 이용하여 부식환경에서 배선금속은 보호받게 된다.
As described above, when the
상기한 희생양극(32)의 형성 방법에 대해 설명하면, 소정공정이 완료된 반도체기판(30)상에 층간절연막(34)을 형성한 후, 상기 층간절연막(34)을 선택적으로 소정 깊이만큼 식각하여 후속 희생양극 및 금속배선과의 연결선이 형성될 부분을 노출시킨다. 이어 상기 노출된 층간절연막(34)상에 희생양극용 금속을 형성한 다음, 화학적기계적연마 또는 에치백에 의해 상기 층간절연막(34) 표면의 희생양극용 금속을 제거하여 희생양극(32) 및 연결선(33)을 형성한다.The method of forming the
이어 상기 희생양극(32) 및 연결선(33)을 제외한 층간절연막(34)을 선택적으로 식각하여 금속배선용 콘택홀을 형성한 다음, 상기 콘택홀에 배리어금속(도시 생략) 및 배선금속을 순차적으로 형성한다. 이어 상기 층간절연막(34)이 드러날때까지 상기 배리어금속 및 배선금속을 화학적기계적연마하여 금속배선(31)을 형성한다.Subsequently, the
이어 후속 공정으로 상기 반도체기판(30)의 표면에 잔류하는 잔류물 및 결함을 제거하기 위한 화학적기계적장비에서 버핑하거나 세정하는 공정을 진행한다.Subsequently, a buffing or cleaning process is performed in a chemical mechanical apparatus for removing residues and defects remaining on the surface of the
도 5a 내지 도 5b는 본 발명의 제 3 실시예에 따라 형성된 금속배선의 평면도 및 단면도로서, 더미라인(42)과 희생양극(43)을 동시에 형성하여 금속배선(41)의 화학적기계적연마후 부식을 방지한다. 즉, 공정상의 이유로 보호하고자 하는 금속라인에 직접 희생양극을 설치할 수 없을 경우나 다른 부작용이 발생하는 경우를 대비하여 희생양극을 더미라인에 설치하는 방법이다. 5A to 5B are plan and cross-sectional views of a metal wiring formed in accordance with a third embodiment of the present invention, wherein the
도 5a 및 도 5b에 도시된 바와 같이, 주패턴인 금속배선(41)에 인접한 더미라인(42)까지 보호되기 때문에 더미라인(42)에서의 부식 생성물에 의한 주패턴에의 영향 또는 희생양극(43)을 직접 주패턴에 연결하므로써 발생할 수 있는 전기적 특성 저하 등 부작용들을 좀더 줄일 수 있다.As shown in FIGS. 5A and 5B, since the
상술한 희생양극(43)과 더미라인(42)을 동시에 형성하는 방법에 대해 설명하면, 먼저 희생양극(43) 및 연결선(44)을 형성한 후, 주패턴인 금속배선(41)과 더미라인(42)을 동시에 형성한다. 이 때, 상기 더미라인(42)은 희생양극(43)과 주패턴인 금속배선(41) 사이에 형성된다. 즉, 보호하고자 하는 배선금속이 더미라인(42)과 인접해 있어 더미라인(42) 부식에 의해 인접 라인이 영향받을 경우를 대비하여 더미라인(42)에 희생양극(43)을 연결하므로써, 더미라인(42)도 희생양극(43)에 의해 보호받고, 화학적기계적연마공정시 부식은 금속배선(41)과 더미라인(42)에서 일정 간격 이격된 위치에 형성된 희생양극(43)에서 발생하기 때문에 심각한 부식환경에서 배선금속을 더욱 효과적으로 보호할 수 있다.The method of simultaneously forming the
상술한 것처럼, 본 발명의 제 1, 2, 3 실시예는 웨이퍼레벨(Wafer level)에서 부식문제를 해결하는 방법으로서 웨이퍼의 외부적 요인에 의한 부식이외에 구조적 원인에 의해 발생하는 부식을 해결할 수 있는 방법이다. 즉, 슬러리, 후세정액 등의 성분 변경 등 사용자의 입장에서는 해결할 수 없는 구조적 원인에 의한 부식을 해결하기 위해 희생양극 및 부식더미패턴을 형성하여 부식발생지를 다른 위치로 옮길 수 있다.As described above, the first, second and third embodiments of the present invention are methods for solving the corrosion problem at the wafer level, which can solve corrosion caused by structural causes other than corrosion caused by external factors of the wafer. Way. That is, in order to solve corrosion due to structural causes that cannot be solved from the user's point of view, such as changing the components of the slurry and the post-cleaning solution, a sacrificial anode and a corrosion dummy pattern may be formed to move the corrosion place to another location.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 바와 같은 본 발명의 금속배선의 부식방지 방법은 희생양극 및 부식더미패턴을 형성하여 소자의 구조적인 부식발생지를 다른 위치로 옮길 수 있으므로금속배선의 화학적기계적연마공정시 발생하는 부식을 억제하여 금속배선의 전기적 특성을 향상시킬 수 있는 효과가 있다.
The corrosion prevention method of the metal wiring of the present invention as described above can form a sacrificial anode and a corrosion dummy pattern to move the structural corrosion source of the device to another location, thereby suppressing the corrosion generated during the chemical mechanical polishing process of the metal wiring There is an effect to improve the electrical properties of the metal wiring.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000044303A KR100600043B1 (en) | 2000-07-31 | 2000-07-31 | Method of forming metal interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000044303A KR100600043B1 (en) | 2000-07-31 | 2000-07-31 | Method of forming metal interconnection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020010814A KR20020010814A (en) | 2002-02-06 |
| KR100600043B1 true KR100600043B1 (en) | 2006-07-13 |
Family
ID=19681000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000044303A KR100600043B1 (en) | 2000-07-31 | 2000-07-31 | Method of forming metal interconnection |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100600043B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900242B1 (en) * | 2002-11-14 | 2009-05-29 | 매그나칩 반도체 유한회사 | Structure of metal line |
| KR101024870B1 (en) * | 2003-11-04 | 2011-03-31 | 매그나칩 반도체 유한회사 | Method of forming metal wiring in semiconductor device |
| US7282451B2 (en) | 2005-08-31 | 2007-10-16 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having metal interconnect layers therein |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190079B1 (en) * | 1996-08-19 | 1999-06-01 | 윤종용 | Metal line of semiconductor device & forming method thereof |
| KR19990055154A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Inlaid metal wiring and forming method |
| KR100278662B1 (en) * | 1998-12-02 | 2001-02-01 | 윤종용 | Damascene metal wiring and forming method thereof |
-
2000
- 2000-07-31 KR KR1020000044303A patent/KR100600043B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190079B1 (en) * | 1996-08-19 | 1999-06-01 | 윤종용 | Metal line of semiconductor device & forming method thereof |
| KR19990055154A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Inlaid metal wiring and forming method |
| KR100278662B1 (en) * | 1998-12-02 | 2001-02-01 | 윤종용 | Damascene metal wiring and forming method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020010814A (en) | 2002-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6696358B2 (en) | Viscous protective overlayers for planarization of integrated circuits | |
| US7341946B2 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| JP5268215B2 (en) | Copper connection seed layer processing method and processing apparatus | |
| KR100715073B1 (en) | Planarized copper cleaning for reduced defects | |
| US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| EP1310988B1 (en) | Method of manufacturing a semiconductor element | |
| KR101186347B1 (en) | Technique for efficiently patterning an underbump metallization layer using a dry etch process | |
| US6737360B2 (en) | Controlled potential anodic etching process for the selective removal of conductive thin films | |
| US7374584B2 (en) | Interconnects forming method and interconnects forming apparatus | |
| US7560369B2 (en) | Method of forming metal line in semiconductor device | |
| KR100600043B1 (en) | Method of forming metal interconnection | |
| US7098133B2 (en) | Method of forming copper wiring in a semiconductor device | |
| US6863796B2 (en) | Method for reducing cu surface defects following cu ECP | |
| US6992007B2 (en) | Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device | |
| KR100386624B1 (en) | method for forming Cu line of semiconductor device | |
| KR100431086B1 (en) | Method of forming a copper wiring in a semiconductor device | |
| KR100364805B1 (en) | method for forming metal line of semiconductor device | |
| US20040152305A1 (en) | Method for preventing corrosion of tungsten plug | |
| TWI229382B (en) | Method for preventing tungsten-plug corrosion | |
| KR100443795B1 (en) | Method of forming a copper wiring in a semiconductor device | |
| KR20040083622A (en) | Metal wiring forming method of semiconductor device | |
| KR20020051288A (en) | Method fabricating low voltage pinned photodiode in CMOS image sensor | |
| JP2004128109A (en) | Semiconductor device and manufacturing method thereof | |
| KR20000026616A (en) | Metal wire and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |