KR100598986B1 - Prevention circuit for hetero-voltage reversal on semiconductor device - Google Patents

Prevention circuit for hetero-voltage reversal on semiconductor device Download PDF

Info

Publication number
KR100598986B1
KR100598986B1 KR1020040117287A KR20040117287A KR100598986B1 KR 100598986 B1 KR100598986 B1 KR 100598986B1 KR 1020040117287 A KR1020040117287 A KR 1020040117287A KR 20040117287 A KR20040117287 A KR 20040117287A KR 100598986 B1 KR100598986 B1 KR 100598986B1
Authority
KR
South Korea
Prior art keywords
voltage
wiring lines
heterogeneous
circuit
voltages
Prior art date
Application number
KR1020040117287A
Other languages
Korean (ko)
Other versions
KR20060077754A (en
Inventor
안경준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040117287A priority Critical patent/KR100598986B1/en
Publication of KR20060077754A publication Critical patent/KR20060077754A/en
Application granted granted Critical
Publication of KR100598986B1 publication Critical patent/KR100598986B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Abstract

본 발명은 반도체 장치의 이종 전압 역전 방지회로에 관한 것으로, 본 발명은 이종 전압이 공급되는 복수의 배선 라인과, 상기 복수의 배선 라인을 통해 공급되는 전압 간에 간섭을 발생시키는 내부회로부와, 상기 복수의 배선라인 사이에 연결되어 상기 복수의 배선라인을 통해 공급되는 전압간의 차이를 일정하게 유지시키는 전압유지부로 구성되는 반도체 장치의 이종 전압 역전 방지 회로를 제공한다.The present invention relates to a heterogeneous voltage reversal preventing circuit of a semiconductor device. The present invention relates to a plurality of wiring lines supplied with heterogeneous voltages, an internal circuit portion generating interference between the voltages supplied through the plurality of wiring lines, and the plurality of wiring lines. A heterogeneous voltage reversal prevention circuit of a semiconductor device, comprising a voltage holding unit connected between wiring lines and configured to maintain a constant difference between voltages supplied through the plurality of wiring lines.

클램핑 다이오드(clamping diode), 이종 전압, 전압유지부Clamping diode, heterogeneous voltage, voltage holding part

Description

반도체 장치의 이종 전압 역전 방지 회로{Prevention circuit for hetero-voltage reversal on semiconductor device}Prevention circuit for hetero-voltage reversal on semiconductor device

도 1a 내지 도 1b는 본 발명의 실시예들에 의한 반도체 장치의 이종 전압 역전 방지회로도이다.1A to 1B are diagrams illustrating a heterogeneous voltage reversal preventing circuit of a semiconductor device according to example embodiments of the inventive concepts.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1: 내부회로부 2a: 주변영역 전압 공급 배선 라인1: internal circuit part 2a: peripheral area voltage supply wiring line

2b: 코어영역 전압 공급 배선 라인 3: 전압유지부2b: core area voltage supply wiring line 3: voltage holding unit

반도체 장치의 이종(異種) 전압 역전 방지회로에 관한 것으로, 특히 이종의 전압이 코어영역과 주변영역에 각각 공급되고, 상기 이종 전압 간에 간섭을 일으키는 내부회로부를 구비한 반도체 장치에 있어서, 간섭이 발생한 이종 전압 간의 차이를 일정한 전압차로 유지할 수 있도록 하는 반도체 장치의 이종 전압 역전 방지회로에 관한 것이다.The present invention relates to a heterogeneous voltage reversal preventing circuit of a semiconductor device. In particular, a semiconductor device having an internal circuit portion which supplies heterogeneous voltages to a core region and a peripheral region and causes interference between the heterogeneous voltages, wherein interference occurs. The present invention relates to a heterogeneous voltage reversal prevention circuit of a semiconductor device that enables maintaining a difference between dissimilar voltages at a constant voltage difference.

반도체 소자에는 트렌지스터 등의 회로 소자가 형성되는 코어영역과 구동회로 등과의 연결 배선 등이 형성되는 주변회로영역이 형성된다. 일반적으로, 상기 주변회로영역의 경우 코어영역에 공급되는 전압과 주변회로영역에 공급되는 전압에는 차이가 있는데, 이는 코어영역과 주변회로영역이 동작을 수행하기 위해 필요한 전압의 크기가 다르기 때문이다.In the semiconductor device, a core region in which circuit elements such as transistors are formed and a peripheral circuit region in which connection wirings and the like are formed with a driving circuit and the like are formed. In general, in the case of the peripheral circuit region, there is a difference between the voltage supplied to the core region and the voltage supplied to the peripheral circuit region, because the magnitude of the voltage required for the core region and the peripheral circuit region to perform an operation is different.

즉, 연결 배선 등이 형성된 주변회로영역은 회로소자 등이 형성된 코어영역 보다 빠른 속도로 동작을 수행해야 하므로, 이를 위해 주변회로 영역은 보다 큰 전압이 공급될 필요가 있다. 예를 들어, DRAM의 경우 주변회로영역에 공급되는 전압은 2.0V이고, 코어영역에 공급되는 전압은 1.6V이다.That is, since the peripheral circuit region in which the connection wiring and the like are formed must be operated at a higher speed than the core region in which the circuit elements and the like are formed, for this purpose, the peripheral circuit region needs to be supplied with a larger voltage. For example, in the case of DRAM, the voltage supplied to the peripheral circuit region is 2.0V, and the voltage supplied to the core region is 1.6V.

상기 주변회로 영역과 코어 영역에 공급되는 전압에 이상이 발생하는 경우 반도체 소자의 오동작이 발생할 수 있기 때문에, 상기 공급전압은 일정한 범위의 값 내에서 안정되게 공급되어야 한다.When an abnormality occurs in the voltage supplied to the peripheral circuit region and the core region, a malfunction of the semiconductor device may occur. Therefore, the supply voltage must be supplied stably within a certain range of values.

그러나, 고집적 반도체 소자의 경우 좁은 면적에 주변회로 영역과 코어 영역에 이종 전압을 공급하는 복수의 배선 라인들이 내부회로부에 집적되어 있기 때문에, 인접한 복수의 배선 라인을 통해 공급되는 전압 간에 간섭 현상을 야기한다. 그 결과 복수의 배선라인을 통해 주변회로 영역과 코어 영역 공급되는 이종 전압의 전압차가 감소된다. However, in the case of highly integrated semiconductor devices, since a plurality of wiring lines for supplying heterogeneous voltages to the peripheral circuit area and the core area in a small area are integrated in the internal circuit part, interference occurs between voltages supplied through a plurality of adjacent wiring lines. do. As a result, the voltage difference between the heterogeneous voltages supplied to the peripheral circuit region and the core region through the plurality of wiring lines is reduced.

또한, 상기 전압차 감소가 심화되는 경우 주변회로 영역과 코어 영역에 공급되는 이종 전압들이 상호 역전되는 현상이 나타나 반도체 소자가 전혀 동작할 수 없게 되는 문제도 발생한다. In addition, when the voltage difference decreases, the heterogeneous voltages supplied to the peripheral circuit region and the core region may be reversed, resulting in a problem that the semiconductor device may not operate at all.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출된 것으로, 이종의 전압을 공급하는 복수의 배선 사이에 클램핑 다이오드를 삽입하여 복수의 배선을 통해 공급되는 이종 전압의 차이를 안정적으로 유지시키는 반도체 장치의 이종 전압 역전 방지회로를 제공함에 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the semiconductor device for stably maintaining the difference between the different voltages supplied through the plurality of wirings by inserting a clamping diode between the plurality of wirings for supplying different voltages. The purpose is to provide a heterogeneous voltage reversal prevention circuit.

상기와 같은 목적을 달성하기 위한 본 발명은 이종 전압이 공급되는 복수의 배선 라인과, 상기 복수의 배선 라인을 통해 공급되는 전압 간에 간섭을 발생시키는 내부회로부와, 상기 복수의 배선라인 사이에 연결되어 상기 복수의 배선라인을 통해 공급되는 전압간의 차이를 일정하게 유지시키는 전압유지부로 구성되는 반도체 장치의 이종 전압 역전 방지 회로를 제공한다.The present invention for achieving the above object is connected between a plurality of wiring lines to which heterogeneous voltage is supplied, the internal circuit portion for generating interference between the voltage supplied through the plurality of wiring lines, and the plurality of wiring lines Provided is a heterogeneous voltage reversal preventing circuit for a semiconductor device, comprising a voltage holding unit for maintaining a constant difference between voltages supplied through the plurality of wiring lines.

여기서, 상기 전압유지부는 클램핑 다이오드인 것을 특징으로 한다.Here, the voltage holding unit is characterized in that the clamping diode.

또한, 상기 다이오드는 턴온전압이 0.7~0.8V인 것을 특징으로 한다.In addition, the diode is characterized in that the turn-on voltage is 0.7 ~ 0.8V.

이하, 본 발명의 일 실시예를 설명하기에 앞서 클림핑 회로(Clipping circuit) 및 클램핑 다이오드(Clamping Diode)에 대해 설명한다.Prior to describing an embodiment of the present invention, a clamping circuit and a clamping diode will be described.

일반적으로, 클림핑 회로(Clipping circuit)는 입력 신호 중 선택된 신호 부분만을 출력시키는 기능을 한다. 즉 입력 신호 중 선택된 기준 레벨보다 높거나 낮 은 신호를 선택하여 출력할 수 있는 회로이다.In general, the clamping circuit functions to output only a selected signal portion of the input signal. That is, it is a circuit that can select and output the signal higher or lower than the selected reference level among the input signals.

이하, 도 1 내지 도5를 통하여 일반적인 클림핑 회로의 동작 모습을 상세히 설명한다. Hereinafter, the operation of the general crimping circuit will be described in detail with reference to FIGS. 1 to 5.

우선, 도 1에서 도시한 클림핑 회로는 입력 전압 Vi을 입력받아 선택된 기준 전압 VR 이하의 전압만이 선택된 전압인 Vo를 출력한다. 이를 위해 다이오드가 사용되는데 이를 클램핑 다이오드(Clamping Diode)라 한다.First, the crimping circuit shown in FIG. 1 receives an input voltage V i and outputs V o , which is a selected voltage, only a voltage below the selected reference voltage V R. A diode is used for this purpose, called a clamping diode.

상기 클램핑 다이오드에 의해 동작하는 클림핑 회로에 대해 좀 더 상세하게 살펴보면, 우선, 클램핑 다이오드가 턴온(Turn On)되면 상기 다이오드는 도 2에서 도시한 바와 같이 저항 R과 전원 Vr로 표시되는 등가회로로 동작한다. 이때, 클램핑 다이오드가 턴온 되기 위해서는 Vi=VR + Vr 이어야 하고, 턴온 상태에서 출력 전압 Vo=VR + Vr 이다. 단, VR >> Vr 일 때, Vo=VR 가 된다. Looking at the clamping circuit operated by the clamping diode in more detail, first, when the clamping diode is turned on (Turn On), the diode is an equivalent circuit represented by the resistance R and the power supply V r as shown in FIG. It works. At this time, in order for the clamping diode to be turned on, V i = V R + V r , and the output voltage V o = V R + V r in the turned on state. However, when V R >> V r , V o = V R

한편, 클램핑 다이오드가 턴오프(Turn Off) 상태일 때는 도 3에서 도시한 바와 같이 상기 다이오드가 무한대의 저항값을 갖는 저항과 등가회로이다. 즉, 회로는 개방(open)되어 Vo=Vi 가 된다.On the other hand, when the clamping diode is turned off (Turn Off) state, as shown in Figure 3, the diode is an equivalent circuit with a resistance having an infinite resistance value. In other words, the circuit is open and V o = V i .

이제, 앞서 설명한 클램핑 다이오드의 동작 과정을 정리하여 클림핑 회로의 입, 출력 전압값을 살펴본다. Now, the input and output voltage values of the clamping circuit will be described by arranging the operation of the clamping diode described above.

우선, 도 4에서 도시한 바와 같이 정현파인 입력 전압 Vi가 클림핑 회로에 입력되면 출력 전압 Vo는 도 5에 도시한 바와 같이 형성된다. 즉, Vi< VR 이면 클램핑 다이오드가 턴오프 상태이므로 Vo=Vi 가 되는 것이고, Vi> VR 이면 클램핑 다이오드가 턴오프 상태이므로 Vo=VR 가 되는 것이다.First, as shown in FIG. 4, when a sinusoidal input voltage V i is input to a crimping circuit, an output voltage V o is formed as shown in FIG. 5. That is, if V i <V R , V o = V i because the clamping diode is turned off. If V i > V R , V o = V R because the clamping diode is turned off.

이하, 도면에 따라 상기 발명의 실시예를 상세히 설명한다. Hereinafter, the embodiment of the present invention according to the drawings in detail.

본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부된 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 이 실시예들을 벗어나 다양한 형태로 구현 가능하다. 한편, 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and a method of achieving the same will be apparent with reference to the embodiments described below in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be embodied in various forms beyond the embodiments. In addition, like reference numerals refer to like elements throughout the specification.

도 6 내지 도 7은 본 발명의 실시예들에 의한 이종 전압 역전 방지회로도이다.6 to 7 are heterogeneous voltage reversal prevention circuit diagrams according to embodiments of the present invention.

우선, 도 6에서 도시한 바와 같이, 본 발명의 일 실시예에 의한 이종 전압 역전 방지회로는 이종 전압이 공급되는 복수의 배선 라인(2a, 2b)과, 상기 복수의 배선 라인을 통해 공급되는 전압 간에 간섭을 발생시키는 내부회로부(1)와, 상기 복수의 배선라인 사이에 연결되어 상기 복수의 배선라인을 통해 공급되는 전압간의 차이를 일정하게 유지시키는 전압유지부(3)로 구성된다. First, as shown in FIG. 6, the heterogeneous voltage reversal prevention circuit according to an embodiment of the present invention includes a plurality of wiring lines 2a and 2b to which heterogeneous voltages are supplied, and voltages supplied through the plurality of wiring lines. An internal circuit part 1 which causes interference between the internal circuit part 1 and a voltage holding part 3 connected between the plurality of wiring lines to maintain a constant difference between voltages supplied through the plurality of wiring lines.

상기 내부회로부(1)는 코어영역과 주변회로영역에 구동전압을 공급하는 복 수의 배선(2a, 2b)을 포함한다. 그런데, 내부회로부(1) 내의 배선은 반도체 장치의 집적화가 심화되면서 그 마진폭이 줄어들게 되며, 이에 따라 인접한 배선에 서로 다른 이종 전압이 인가되는 경우 그 전압간의 간섭에 의해 전압 값이 변동될 수 있으며, 심한 경우 전압이 역전되기도 한다. The internal circuit unit 1 includes a plurality of wirings 2a and 2b for supplying a driving voltage to the core region and the peripheral circuit region. However, the wiring width of the internal circuit 1 decreases as the integration of semiconductor devices increases, and thus, when different heterogeneous voltages are applied to adjacent wirings, voltage values may vary due to interference between the voltages. In this case, the voltage may be reversed.

이를 방지하기 위하여 본 발명은 코어영역 구동전압 공급배선(2a)과 주변회로영역 구동전압 공급 배선(2b) 사이에 전압유지부(3)를 추가하여 내부회로부(1)의 전단에서 공급되는 서로 다른 전압(Vcore, Vperi)의 전압차가 설정된 기준 전압 이상으로 유지할 수 있도록 한다. 즉, 전압유지부(3)는 배선라인에 양단이 접속되어 배선라인 간의 이종 전압을 일정 전압차 이상으로 유지하는 클램핑 다이오드(Clamping Diode)의 기능을 수행한다.In order to prevent this, the present invention adds a voltage holding unit 3 between the core region driving voltage supply wiring 2a and the peripheral circuit region driving voltage supply wiring 2b so as to supply different voltages supplied from the front end of the internal circuit unit 1. The voltage difference between the voltages V core and V peri can be maintained above the set reference voltage. That is, the voltage holding part 3 is connected to both ends of the wiring line to perform a function of a clamping diode (Clamping Diode) to maintain the heterogeneous voltage between the wiring lines more than a predetermined voltage difference.

또한, 상기 전압유지부(3)는 도 7에 도시한 본 발명의 다른 실시예에서와 같이, FET(Field Effect Transistor) 등의 트렌지스터를 이용하여 구성할 수 있다. 이때, 트렌지스터는 다이오드로 동작하기 위해 게이트가 소스 또는 드레인 중 어느 한쪽과 단락되도록 형성된다. In addition, the voltage holding unit 3 may be configured using a transistor such as a field effect transistor (FET), as in the other embodiment of the present invention shown in FIG. At this time, the transistor is formed such that the gate is shorted with either the source or the drain to operate as a diode.

앞서, 도 6 또는 도 7에서 설명한 본 발명의 실시예들의 차이는 전압유지부(3)를 트렌지스터와 접합 다이오드로 각각 구성한 차이에 불과하고, 결국은 양 실시예에서 모두 클램핑 다이오드의 기능을 하므로, 이하 전압유지부의 동작 설명에서는 이용되는 소자의 종류에 관계없이 클램핑 다이오드로 통칭한다. The difference between the embodiments of the present invention described with reference to FIG. 6 or FIG. 7 is only a difference in which the voltage holding unit 3 is composed of a transistor and a junction diode, respectively, and eventually functions as a clamping diode in both embodiments. In the following description of the operation of the voltage holding unit, it is collectively referred to as a clamping diode regardless of the type of device used.

다만, 회로적인 기능은 동일하지만 트렌지스터를 이용하여 다이오드를 형성하는 것이 접합다이오드를 형성하는 것보다 공정상 간편하다. 왜냐하면, 접합다 이오드 형성 공정은 P 타입과 N 타입의 물질을 적층 시킨 후 공핍층 형성을 위한 PN 접합 작업이 필요하기 때문이다. However, although the circuit function is the same, forming a diode using a transistor is easier in the process than forming a junction diode. This is because the junction diode formation process requires a PN junction operation to form a depletion layer after laminating P-type and N-type materials.

이하, 전압유지부(3)의 동작을 자세히 설명한다.Hereinafter, the operation of the voltage holding unit 3 will be described in detail.

본 발명에 의해 복수의 배선 사이에 추가된 전압유지부(3)의 주된 목적은 간섭이 발생되는 이종의 구동 전압을 공급하는 복수의 배선을 완벽하게 격리하는 것이다. The main purpose of the voltage holding section 3 added between the plurality of wirings by the present invention is to completely isolate the plurality of wirings supplying different driving voltages from which interference occurs.

즉, 도 6 또는 도 7을 참고하면, 전압유지부(3)의 클램핑 다이오드가 턴온(Turn On)되기 위해서는 코어영역 구동 전압과 주변회로영역 구동 전압간의 차이 (Vcore - Vperi) 가 클램핑 다이오드의 턴온 전압보다 커야된다. 그러나, 일반적인 경우 주변회로 영역 구동 전압(Vperi)이 더 크기 때문에, 상기 전압 차이는 음수이다. 따라서, 양 회로는 도 3에서 설명한 바와 같이 격리되어 코어영역 구동 전압과 주변회로영역 구동 전압간의 차이가 일정하게 유지되어 코어영역과 주변회로 영역에 공급된다.That is, referring to FIG. 6 or 7, in order for the clamping diode of the voltage holding unit 3 to be turned on, the difference between the core region driving voltage and the peripheral circuit region driving voltage (V core -V peri) is the clamping diode. Should be greater than the turn-on voltage. However, since the peripheral circuit region driving voltage V peri is larger in the general case, the voltage difference is negative. Therefore, both circuits are isolated as described in FIG. 3 so that the difference between the core region driving voltage and the peripheral circuit region driving voltage is kept constant and is supplied to the core region and the peripheral circuit region.

그런데, 코어영역 구동 전압과 주변회로영역 구동 전압은 내부회로부(1)에서의 간섭에 의해 양 전압 간에 역전이 발생할 수 있다. 즉, 상기 코어영역 구동 전압과 주변회로영역 구동 전압의 전압차인 Vcore - Vperi 의 값이 양수가 되는 상황이 발생할 수 있다. 이하, 이종 전압간에 역전이 발생한 경우를 구체적으로 살펴본다.However, the core region driving voltage and the peripheral circuit region driving voltage may be reversed between both voltages due to interference in the internal circuit unit 1. That is, a situation in which the value of V core -V peri , which is a voltage difference between the core region driving voltage and the peripheral circuit region driving voltage, becomes positive. Hereinafter, a case in which reversal occurs between heterogeneous voltages will be described in detail.

우선, Vcore - Vperi 의 값이 클램핑 다이오드의 턴온 전압을 넘지 않는 경우, 클램핑 다이오드는 턴오프 상태이므로 코어영역과 주변회로영역에 구동전압을 공급하는 양 배선은 격리된다. First, when the value of V core -V peri does not exceed the turn-on voltage of the clamping diode, since the clamping diode is turned off, both wirings supplying the driving voltage to the core region and the peripheral circuit region are isolated.

한편, Vcore - Vperi 의 값이 클램핑 다이오드의 턴온 전압을 넘는 경우에는 도 4에서 설명한 바와 같이 Vcore - Vperi 의 값이 클램핑 타이오드의 턴온 전압과 같게 된다. 즉, 이 경우에도 상기 코어영역 구동 전압과 주변회로영역 구동 전압간의 차이가 클램핑 타이오드의 턴온 전압의 차이를 갖지며 일정하게 유지된다.On the other hand, core V-V core, as the value of V peri described in Figure 4, the case of more than the turn-on voltage of the clamping diode, the value of V peri is equal to the turn-on voltage of the clamping tie odd. That is, even in this case, the difference between the core region driving voltage and the peripheral circuit region driving voltage is kept constant with the difference of the turn-on voltage of the clamping diode.

본 발명의 실시예에서 사용되는 클램핑 다이오드는 내압이 크고 턴온 전압이 0.7~0.8V 이상으로 유지할 수 있도록 구성하는 것이 바람직하다. 상기 클램핑 다이오드의 턴온 전압의 유지는 다이오드에 주입되는 불순물 이온의 농도 조절을 통해 이루어진다.The clamping diode used in the embodiment of the present invention is preferably configured so that the breakdown voltage is large and the turn-on voltage is maintained at 0.7 to 0.8 V or more. The turn-on voltage of the clamping diode is maintained by controlling the concentration of impurity ions injected into the diode.

따라서, 본 발명의 일 실시예에 따르는 경우 앞서 살펴본 바와 같이, Vcore - Vperi 의 값이 클램핑 다이오드의 턴온 전압을 넘는 경우가 발생하기 위해서는 Vcore ≥(Vperi + 클램핑 다이오드의 턴온 전압)이어야 한다. Therefore, according to the embodiment of the present invention, as described above, in order to occur when the value of V core -V peri exceeds the turn-on voltage of the clamping diode, V core ≥ (turn-on voltage of the V peri + clamping diode) should be used. do.

그러나, 일반적인 경우에 있어 내부회로부(1)에서 발생하는 간섭에 의해 전압간의 역전이 발생하여도 Vcore - Vperi 의 값이 클램핑 다이오드의 턴온 전압 이상으로 형성되지 않으므로, 상기 클램핑 다이오드는 턴오프 상태를 유지한다. 즉, 본 발명의 일실시예에 의한 클램핑 다이오드의 주된 기능은 양 배선을 격리하여 양 배선을 통해 공급하는 이종 전압의 전압차를 일정하게 유지하는 것임을 알 수 있다.However, in a general case, even if voltage inversion occurs due to interference generated in the internal circuit unit 1, the value of V core -V peri is not formed above the turn-on voltage of the clamping diode, and thus the clamping diode is turned off. Keep it. That is, it can be seen that the main function of the clamping diode according to the embodiment of the present invention is to isolate the two wires and to maintain a constant voltage difference between the different voltages supplied through the two wires.

본 발명에 의하면, 이종의 전압을 공급하는 복수의 배선 사이에 클램핑 다이오드를 삽입하여 복수의 배선을 통해 공급되는 이종 전압의 차이를 안정적으로 유지시켜 반도체 소자의 오동작을 방지할 수 있는 효과가 있다.
According to the present invention, a clamping diode is inserted between a plurality of wirings for supplying different voltages to stably maintain the difference between the different voltages supplied through the plurality of wirings, thereby preventing malfunction of the semiconductor device.

Claims (3)

이종 전압이 공급되는 복수의 배선 라인과,A plurality of wiring lines supplied with different voltages, 상기 복수의 배선 라인을 통해 공급되는 전압 간에 간섭을 발생시키는 내부회로부와,An internal circuit unit generating interference between voltages supplied through the plurality of wiring lines; 상기 복수의 배선라인 사이에 연결되어 상기 복수의 배선라인을 통해 공급되는 전압간의 차이를 일정하게 유지시키는 전압유지부로 구성되는 반도체 장치의 이종 전압 역전 방지 회로.And a voltage holding unit connected between the plurality of wiring lines to maintain a constant difference between voltages supplied through the plurality of wiring lines. 제 1항에 있어서, 상기 전압유지부는 클램핑 다이오드인 것을 특징으로 하는 반도체 장치의 이종 전압 역전 방지회로.2. The heterogeneous voltage reversal preventing circuit of claim 1, wherein the voltage holding unit is a clamping diode. 제 2항에 있어서, 상기 다이오드는 턴온전압이 0.7~0.8V인 것을 특징으로 하는 반도체 장치의 이종 전압 역전 방지회로.The heterogeneous voltage reversal prevention circuit of claim 2, wherein the diode has a turn-on voltage of 0.7 V to 0.8 V. 4.
KR1020040117287A 2004-12-30 2004-12-30 Prevention circuit for hetero-voltage reversal on semiconductor device KR100598986B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117287A KR100598986B1 (en) 2004-12-30 2004-12-30 Prevention circuit for hetero-voltage reversal on semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117287A KR100598986B1 (en) 2004-12-30 2004-12-30 Prevention circuit for hetero-voltage reversal on semiconductor device

Publications (2)

Publication Number Publication Date
KR20060077754A KR20060077754A (en) 2006-07-05
KR100598986B1 true KR100598986B1 (en) 2006-07-12

Family

ID=37169764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117287A KR100598986B1 (en) 2004-12-30 2004-12-30 Prevention circuit for hetero-voltage reversal on semiconductor device

Country Status (1)

Country Link
KR (1) KR100598986B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724335B1 (en) 2005-08-10 2007-06-04 삼성전자주식회사 Silicon controlled rectifier for electrostatic discharge protection circuit and structure thereof

Also Published As

Publication number Publication date
KR20060077754A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US8674745B2 (en) Level conversion circuit and semiconductor integrated circuit device employing the level conversion circuit
KR940001251B1 (en) Voltage control circuit
US6300796B1 (en) High voltage PMOS level shifter
EP0844737A2 (en) Input buffer circuit and bidirectional buffer circuit for plural voltage systems
US20060086973A1 (en) Semiconductor integrated circuit and a semiconductor device
JP5593904B2 (en) Voltage clamp circuit and integrated circuit using the same
JP3597897B2 (en) Dynamic bias circuit and method
KR20070092092A (en) Drive circuit for driving power device
US20110007437A1 (en) Semiconductor device
EP3355473A1 (en) Level shifter
KR100598986B1 (en) Prevention circuit for hetero-voltage reversal on semiconductor device
JP2006245405A (en) Semiconductor device and motor driving device using same
KR950001992A (en) Logic gate circuit formed of semiconductor transistor
KR960025772A (en) Restore circuit and structure of semiconductor memory device
WO2023063291A1 (en) Output driver
JP4149151B2 (en) I / O buffer circuit
US6731156B1 (en) High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages
KR20170079130A (en) Reverse current protection circuit of switch device
US10958263B2 (en) Drive control device, drive circuit, and vehicle
KR100313156B1 (en) A semiconductor device
KR100190004B1 (en) Earth line circuit for semiconductor device
KR19980057507A (en) Level transition circuit
KR20140084786A (en) Semiconductor device
JPH04359561A (en) Cmos integrated circuit
KR20000010096A (en) Circuit for preventing an error operation in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee