KR100598984B1 - Method for forming capacitor of semiconductor device - Google Patents

Method for forming capacitor of semiconductor device Download PDF

Info

Publication number
KR100598984B1
KR100598984B1 KR1020040101589A KR20040101589A KR100598984B1 KR 100598984 B1 KR100598984 B1 KR 100598984B1 KR 1020040101589 A KR1020040101589 A KR 1020040101589A KR 20040101589 A KR20040101589 A KR 20040101589A KR 100598984 B1 KR100598984 B1 KR 100598984B1
Authority
KR
South Korea
Prior art keywords
film
forming
charge storage
silicon film
storage electrode
Prior art date
Application number
KR1020040101589A
Other languages
Korean (ko)
Other versions
KR20060062670A (en
Inventor
채수진
김해원
조호진
장준수
이은아
이금범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040101589A priority Critical patent/KR100598984B1/en
Publication of KR20060062670A publication Critical patent/KR20060062670A/en
Application granted granted Critical
Publication of KR100598984B1 publication Critical patent/KR100598984B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 반도체 소자의 커패시터 형성 방법에 관한 것으로, (1)반도체 기판과 연결되는 도전성 플러그를 포함하는 층간절연막 상에 하부 전하 저장 전극 형성 영역을 정의하는 희생 산화막 패턴을 형성하는 단계와, (2)상기 희생 산화막 패턴 상에 비정질 실리콘막을 성장시키는 단계와, (3) 상기 비정질 실리콘막 상에 반구형 다결정 실리콘막을 형성하는 단계와, (4) 상기 반구형 다결정 실리콘막을 도핑하여 하부 전하 저장 전극을 형성하는 단계와, (5) 상기 하부 전하 저장 전극 상에 질화막을 형성하는 단계와, (6) 상기 질화막을 산화시키는 단계와, (7)상기 결과물의 전면에 고유전막 및 상부 전하 저장 전극을 순차적으로 형성하는 단계를 포함하여 이루어지는 반도체 소자의 커패시터 형성 방법을 제공한다.The present invention relates to a method for forming a capacitor of a semiconductor device, comprising the steps of: (1) forming a sacrificial oxide pattern defining a lower charge storage electrode formation region on an interlayer insulating film including a conductive plug connected to a semiconductor substrate; Growing an amorphous silicon film on the sacrificial oxide film pattern, (3) forming a hemispherical polycrystalline silicon film on the amorphous silicon film, and (4) doping the hemispherical polycrystalline silicon film to form a lower charge storage electrode. (5) forming a nitride film on the lower charge storage electrode, (6) oxidizing the nitride film, and (7) sequentially forming a high dielectric film and an upper charge storage electrode on the entire surface of the resultant product. It provides a method of forming a capacitor of a semiconductor device comprising a step.

도전성 플러그, 커패시터, 전하 저장 전극, 반구형 다결정 실리콘막Conductive Plug, Capacitor, Charge Storage Electrode, Hemispherical Polycrystalline Silicon Film

Description

반도체 소자의 커패시터 형성 방법{Method for forming capacitor of semiconductor device}Method for forming capacitor of semiconductor device

도 1 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 커패시터 형성 방법을 순차적으로 보여주는 공정단면도이다.1 to 6 are process cross-sectional views sequentially illustrating a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention.

***** 도면의 주요부분에 대한 부호의 설명 ***** ***** Explanation of symbols for main parts of drawing *****

100: 반도체 기판 110: 층간절연막100 semiconductor substrate 110 interlayer insulating film

112: 도전성 플러그 120: 희생 산화막 패턴112: conductive plug 120: sacrificial oxide film pattern

122: 비정질 실리콘막 124: 반구형 다결정 실리콘막122: amorphous silicon film 124: hemispherical polycrystalline silicon film

125: 하부 전하 저장 전극 126: 질화막 125: lower charge storage electrode 126: nitride film

127: 고유전막 128: 상부 전하 저장 전극 127: high dielectric film 128: upper charge storage electrode

본 발명은 반도체 소자의 커패시터 형성 방법에 관한 것으로, 보다 상세하게는 리프레시 특성과 소자의 신뢰성을 개선할 수 있는 반도체 소자의 커패시터 형성 방법에 관한 것이다. The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly to a method of forming a capacitor of a semiconductor device capable of improving the refresh characteristics and the reliability of the device.

반도체장치의 고집적화에 따라 메모리 장치를 구성하는 메모리 셀의 크기도 작아지고 있다. 이에 따라, 메모리 셀의 기본 구성요소인 트랜지스터뿐만 아니라 커패시터의 형성영역도 작아지고 있다. 특히, 커패시터의 경우 데이터 저장수단으로써 적정한 데이터 수용능력을 갖고 있어야 한다. 하지만, 고집적화에 따라 저장할 수 있는 한계용량이 점점 작아지고 있다. As the semiconductor devices become more integrated, the size of memory cells constituting the memory device is also decreasing. As a result, not only the transistor, which is a basic component of the memory cell, but also the formation area of the capacitor is decreasing. In particular, capacitors must have adequate data capacity as data storage means. However, with high integration, the limit capacity that can be stored is getting smaller.

이와 같은 문제점을 해결하기 위해 하부 전하 저장 전극, 유전체, 상부 전하 저장 전극으로 구성된 커패시터의 형성방법에 있어서, 하부 전하저장 전극의 표면에 비정질 실리콘막(122)을 증착하고, 그 위에 반구형 다결정 실리콘막을 형성한 후 그 위에 고유전막을 형성하는 방법이 연구되고 있다. In order to solve such a problem, in the method of forming a capacitor including a lower charge storage electrode, a dielectric, and an upper charge storage electrode, an amorphous silicon film 122 is deposited on a surface of the lower charge storage electrode, and a hemispherical polycrystalline silicon film is deposited thereon. After forming, a method of forming a high dielectric film thereon has been studied.

그러나, 상기 공정에 의해 커패시터를 형성하는 방법은 대기 중 노출시 하부 전하저장 전극의 표면에서 성장하는 자연산화막에 의해 도핑 농도가 감소되어 커패시터의 리프레시(refresh) 특성이 악화되는 문제가 있다. 여기서, 상기 리플레시는 커패시터에 축전된 전하가 방전하여 없어지기 전에 전하를 보충하여 주는 것을 말한다.However, the method of forming the capacitor by the above process has a problem that the doping concentration is reduced by the natural oxide film growing on the surface of the lower charge storage electrode when exposed to the atmosphere, thereby deteriorating the refresh characteristics of the capacitor. Here, the refresh refers to supplementing the charge before the charge stored in the capacitor is discharged.

또한, 리프레시 특성 악화를 막기 위해 자연산화막을 제거하고 계면에 질화막만을 증착하여 커패시터의 하부 전하 저장 전극을 형성하는 방법도 사용하고 있다. 그러나 상기 방법의 경우에도 증착된 질화막을 통해 누설 전류가 발생하여 반도체 소자의 TDDB 특성(Time Dependance Dielectric Breakdown, 산화막 막질을 평가하는 방법 중의 하나로, 산화막에 전계를 인가하고 나서 절연파괴 되기까지의 시 간)이 급격히 열화 되는 문제가 있다. In addition, in order to prevent deterioration of the refresh characteristics, a method of forming a lower charge storage electrode of a capacitor by removing a native oxide film and depositing a nitride film only at an interface is also used. However, even in the above method, leakage current is generated through the deposited nitride film, which is a method of evaluating TDDB characteristics (time dependence dielectric breakdown, oxide film quality) of a semiconductor device. ) Is rapidly deteriorated.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출된 것으로, 반구형 다결정 실리콘막을 성장시킨 하부 전하 저장 전극에 대하여, 반구형 다결정 실리콘막의 도핑과 질화막 형성을 통해 리플레시 특성을 개선하는 것을 목적으로 한다.The present invention has been made to solve the above problems, and an object of the present invention is to improve refresh characteristics of the lower charge storage electrode in which a hemispherical polycrystalline silicon film is grown by doping and forming a nitride film of the hemispherical polycrystalline silicon film.

또한, 상기 하부 전하 저장 전극에 형성된 질화막을 산화시켜 커패시터의 TDDB 특성을 개선하는 것을 또 다른 목적으로 한다.
In addition, another object of the present invention is to improve the TDDB characteristics of a capacitor by oxidizing the nitride film formed on the lower charge storage electrode.

상기 기술적 과제를 달성하기 위하여, 본 발명은 (1)반도체 기판과 연결되는 도전성 플러그를 포함하는 층간절연막 상에 하부 전하 저장 전극 형성 영역을 정의하는 희생 산화막 패턴을 형성하는 단계와, (2)상기 희생 산화막 패턴 상에 비정질 실리콘막을 성장시키는 단계와, (3) 상기 비정질 실리콘막 상에 반구형 다결정 실리콘막을 형성하는 단계와, (4) 상기 반구형 다결정 실리콘막을 도핑하여 하부 전하 저장 전극을 형성하는 단계와, (5) 상기 하부 전하 저장 전극 상에 질화막을 형성하는 단계와, (6) 상기 질화막을 산화시키는 단계와, (7)상기 결과물의 전면에 고유전막 및 상부 전하 저장 전극을 순차적으로 형성하는 단계를 포함하여 이루어지는 반도체 소자의 커패시터 형성 방법을 제공한다.In order to achieve the above technical problem, the present invention comprises the steps of (1) forming a sacrificial oxide pattern defining a lower charge storage electrode formation region on an interlayer insulating film including a conductive plug connected to a semiconductor substrate, and (2) Growing an amorphous silicon film on the sacrificial oxide film pattern, (3) forming a hemispherical polycrystalline silicon film on the amorphous silicon film, and (4) doping the hemispherical polycrystalline silicon film to form a lower charge storage electrode; (5) forming a nitride film on the lower charge storage electrode, (6) oxidizing the nitride film, and (7) sequentially forming a high dielectric film and an upper charge storage electrode on the entire surface of the resultant product. It provides a capacitor forming method of a semiconductor device comprising a.

여기서, 상기 단계 (5)는 상기 단계 (4)를 계속하여 진행하는 동시에 함께 진행되는 것을 특징으로 하고, 상기 단계 (3) 이후 반구형 다결정 실리콘막 상의 자연 산화막을 산화물 식각 용액을 이용하여 제거하는 단계를 더 포함하는 것이 바람직하다.Here, the step (5) is characterized in that proceeding with the step (4) continuously and at the same time, after the step (3) to remove the natural oxide film on the hemispherical polycrystalline silicon film using an oxide etching solution It is preferable to further include.

또한, 상기 단계 (2)의 비정질실리콘막은 도핑된 비정질 실리콘막과 언도핑된 비정질 실리콘막이 순차적으로 적층되어 있는 것을 특징으로 한다.Further, the amorphous silicon film of step (2) is characterized in that the doped amorphous silicon film and the undoped amorphous silicon film are sequentially stacked.

그리고, 상기 단계 (4)의 하부 전하 저장 전극의 도핑은 희석된 PH3 가스를 도펀트 소스 가스로 사용하여 이루어지는 것을 특징으로 한다.The doping of the lower charge storage electrode of step (4) is characterized in that the diluted PH3 gas is used as the dopant source gas.

또한, 상기 단계 (6)의 질화막 산화는 RTO(Rapid Thermal Oxidation) 공정을 통해 이루어지고, 10:1 ~ 20:1의 비율로 유입되는 N2 와 O2의 혼합가스를 사용하여 이루어지는 것을 특징으로 하며, 상온의 초기온도에서 시작하여, 초당 20~ 80℃로 온도를 상승시켜 800~950℃의 최종온도에 이르기까지의 온도범위에서 수행되고, 상기 최종온도는 10~120초 동안 유지되는 것이 바람직하다.In addition, the nitride film oxidation of the step (6) is made through a rapid thermal oxidation (RTO) process, characterized in that the mixture using a mixture of N 2 and O 2 flowing in the ratio of 10: 1 ~ 20: 1 And, starting from the initial temperature of room temperature, the temperature is increased to 20 ~ 80 ℃ per second to be carried out in the temperature range up to the final temperature of 800 ~ 950 ℃, the final temperature is preferably maintained for 10 to 120 seconds Do.

그리고, 상기 단계 (7)의 고유전막은 Al2O3 또는 HfO2 로 이루어진 단일막이거나, Al2O3 와 HfO2 로 이루어진 다층막, 또는 HfO2, Al2O 3 및 HfO2로 이루어지는 것을 특징으로 한다.In addition, the high-k dielectric film of step (7) is characterized in that it is a single film made of Al 2 O 3 or HfO 2 , or a multilayer film made of Al 2 O 3 and HfO 2 , or made of HfO 2 , Al 2 O 3 and HfO 2 . .

이하 도면에 따라 상기 발명의 실시예를 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부된 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 이 실시예들을 벗어나 다양 한 형태로 구현 가능하다. 한편, 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and a method of achieving the same will be apparent with reference to the embodiments described below in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various forms beyond the embodiments. In addition, like reference numerals refer to like elements throughout the specification.

도 1 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 커패시터 형성 방법을 순차적으로 보여주는 공정단면도이다.1 to 6 are process cross-sectional views sequentially illustrating a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention.

우선, 도 1에서 도시한 바와 같이 반도체 기판(100) 위에 층간절연막(110)을 형성하고, C2F6, CF4 및 CHF3 가스 중 어느 하나 이상을 사용하여 층간절연막(110)을 식각하여 컨택홀(미도시)을 형성한다. 이어서, 상기 컨택홀에 폴리 실리콘 등의 도전성 물질을 매립하여 도전성 플러그(112)를 형성한다. First, as shown in FIG. 1, the interlayer insulating layer 110 is formed on the semiconductor substrate 100, and the interlayer insulating layer 110 is etched using any one or more of C 2 F 6 , CF 4, and CHF 3 gases. Contact holes (not shown) are formed. Subsequently, a conductive plug 112 is formed in the contact hole by filling a conductive material such as polysilicon.

그리고, 형성된 도전성 플러그(112)가 형성된 결과물 전면에 희생 산화막(120)을 증착한 후, 상기 도전성 플러그(112)가 노출되도록 패터닝하여 하부 전하 저장 전극 형성 영역을 정의한다. 이 때, 상기 패터닝 방법은 사용하고자 하는 반도체장치의 종류(예컨대, SRAM 또는 플래쉬 메모리 등)에 따라 다양하게 선택할 수 있다.The sacrificial oxide layer 120 is deposited on the entire surface of the resultant formed conductive plug 112, and then patterned to expose the conductive plug 112 to define a lower charge storage electrode formation region. In this case, the patterning method may be variously selected according to the type of semiconductor device (for example, SRAM or flash memory) to be used.

그 후, 하부 전하 저장 전극 형성 영역에 도핑(doping)된 실리콘막과 언도핑된 실리콘막으로 이루어진 비정질 실리콘막(122)을 형성한다. 본 실시예에서는 530℃ 이하의 온도 조건하에서 SiH4, Si2H6 등을 실리콘 소스 가스로 하고, N2, He 등의 가스에 희석시킨 PH3가스 또는 실리콘 소스 가스에 희석시킨 PH3 가스를 도펀트 소스 가스로 하여 도핑된 실리콘막을 형성한 후, 그 위에 언도핑된 실리콘막을 순차 적으로 형성시킨다.Thereafter, an amorphous silicon film 122 including a doped silicon film and an undoped silicon film is formed in the lower charge storage electrode formation region. In this embodiment, under the temperature condition of less than 530 ℃ SiH 4, Si 2 H 6 , etc. into the silicon source gas, N 2, a PH 3 gas diluted to PH 3 gas or the silicon source gas is diluted in a gas such as He After the doped silicon film is formed using the dopant source gas, the undoped silicon film is sequentially formed thereon.

상기 공정을 통해 형성된 비정질 실리콘막(122) 표면에는 자연산화막(미도시)이 불가피하게 형성된다. 이와 같은 자연산화막은 후술할 실리콘 시드가 실리콘의 표면상에 형성되는 것을 방해하므로 제거하는 것이 바람직하다. 이러한 자연산화막의 제거는 주로 희석된 HF수용액 또는 가스 상태의 HF/CH3OH를 이용한 화학적 식각이 포함된 세정공정에 의해 행해진다. A natural oxide film (not shown) is inevitably formed on the surface of the amorphous silicon film 122 formed through the above process. Such a natural oxide film is preferably removed because it prevents the silicon seed to be described later formed on the surface of the silicon. The removal of the native oxide film is mainly performed by a cleaning process including chemical etching using diluted HF aqueous solution or gaseous HF / CH 3 OH.

다음으로, 도 2에서 도시한 바와 같이 도핑된 실리콘막과 언도핑된 실리콘막으로 구성된 비정질 실리콘막(122) 상에 반구형 다결정 실리콘막을 형성한다.Next, as shown in FIG. 2, a hemispherical polycrystalline silicon film is formed on the amorphous silicon film 122 including the doped silicon film and the undoped silicon film.

여기서, 본 발명의 일 실시예에 의한 반구형 다결정 실리콘막(124, MPS, Meta-stable Poly Silicon)의 형성 공정은 수소화 처리 단계와 실리콘 시드 형성 단계 및 반구형 다결정 실리콘막 형성단계를 포함한다.Here, the process of forming the hemispherical polycrystalline silicon film 124 (MPS, Meta-stable Poly Silicon) according to an embodiment of the present invention includes a hydrogenation step, a silicon seed forming step and a hemispherical polycrystalline silicon film forming step.

우선, 수소화 처리 단계는 실리콘 시드를 형성시키는 단계로 진입하기 위해 500∼800℃의 범위 내의 일정 온도로 상승하는 과정(ramp-up step) 중, 또는 실리콘 시드의 형성공정 온도에 도달한 상태에서, 일정량 이상의 수소 가스를 비정질 실리콘막(122)의 표면에 흘림으로써 이루어진다. 이와 같이 수소화 처리 단계에 별도의 장비를 사용하지 않고, 후속하는 실리콘 시드 형성공정의 준비단계를 이용하면, 실리콘 시드형성 공정 및 어닐링 공정이 이루어지는 장비에서 연속적으로 공정이 행해질 수 있으므로(in-situ 공정), 수소화 처리에 소요되는 공정시간을 단축할 수 있다. First, the hydrogenation step is during a ramp-up step in the range of 500 to 800 ° C. to enter the step of forming the silicon seed, or at the state of reaching the silicon seed formation process temperature. This is achieved by flowing a predetermined amount or more of hydrogen gas onto the surface of the amorphous silicon film 122. As such, without using a separate equipment for the hydrogenation step, and using the preparation step of the subsequent silicon seed forming process, the process can be continuously performed in the equipment in which the silicon seed forming process and the annealing process is performed (in-situ process ), The process time required for the hydrogenation treatment can be shortened.

더욱이, 수소화 처리를 위해 별도의 열처리를 거칠 필요가 없으므로, 웨이퍼에 가해지는 열이력(thermal history) 측면에서 유리하기 때문에, 결함의 발생도 줄어든다. 수소화 처리 공정을 통해 결합되지 않은 실리콘 원자의 본드(dangling bond)에 수소가 결합하게 된다. Moreover, since there is no need to undergo a separate heat treatment for the hydrogenation treatment, it is advantageous in terms of the thermal history applied to the wafer, thereby reducing the occurrence of defects. Hydrogen is bonded to a bond of unbonded silicon atoms through a hydrogenation process.

한편, 상기 수소화 처리 단계는 RTP공정을 이용하여 5분 이내의 시간에 350∼700℃ 범위의 일정온도로 승온시키는 단계와, 상기 일정온도에서 실리콘 소스 가스인 Si2H6를 2∼100sccm으로, 10-3∼10-7 torr 압력범위에서, 10∼60초간 상기 비정질 실리콘막(122) 표면상에 흘리는 단계를 통하여 이루어질 수도 있다. 이 경우, 짧은 공정시간에 균일하고 미세한 실리콘시드를 형성할 수 있다.On the other hand, the step of the hydrogenation step using a RTP process to raise the temperature to a constant temperature in the range of 350 ~ 700 ℃ within a time within 5 minutes, and the silicon source gas Si 2 H 6 to 2 to 100 sccm, In the pressure range of 10-3 to 10-7 torr, it may be performed by flowing on the surface of the amorphous silicon film 122 for 10 to 60 seconds. In this case, a uniform and fine silicon seed can be formed in a short process time.

다음으로, 상기 실리콘 시드(미도시)를 형성하는 단계는 실리콘 소스 가스인 Si2H6를 2∼100sccm(standard cubic centimeter per minute)으로, 10-3∼10-7 torr 압력범위 및 500∼800℃의 온도범위에서 상기 비정질 실리콘막(122) 표면상에 흘림으로써 이루어진다. 이 과정에서는 수소 종단 처리된 실리콘(hydrogen terminated silicon) 원자의 수소 본딩(bonding)을 끊고 실리콘 시드가 형성되기 때문에, 수소 종단 처리되지 않은 실리콘 원자와 결합하여 실리콘 시드가 형성되는 경우의 필요 에너지에 비해 더 많은 에너지가 소모된다. Next, the step of forming the silicon seed (not shown) is a silicon source gas Si 2 H 6 to 2 to 100 sccm (standard cubic centimeter per minute), 10-3 ~ 10-7 torr pressure range and 500 ~ 800 It is made by flowing on the surface of the amorphous silicon film 122 in the temperature range of ℃. This process breaks the hydrogen bonding of the hydrogen terminated silicon atoms and forms the silicon seed, which is why the silicon seed is formed by combining with the non-hydrogen terminated silicon atoms. More energy is consumed.

그런데, 만약 수소 종단 처리되지 않은 실리콘 원자의 미결합 본드와 결합하여 실리콘 시드가 형성된다면, 실리콘 시드의 형성에 필요한 에너지가 상대적으로 적어도 되므로 실리콘 시드가 급격히 성장하게 된다. 이렇게 실리콘 시드가 불균일 하게 성장하면, 이 실리콘 시드를 바탕으로 형성되는 반구형 다결정 실리콘막(124) 역시 불균일해지고, 결국, 하부 전하 저장 전극의 표면구조의 불균일을 야기하게 된다. 하부 전하 저장 전극의 표면구조가 불균일하면, 후속공정에서 형성되는 고유전막의 두께도 불균일해져서, 결과적으로 커패시터의 절연내압 및 누설전류 특성에 악영향을 미치게 된다. However, if the silicon seed is formed by combining with the unbonded bond of the silicon atom which is not hydrogen terminated, the silicon seed grows rapidly because the energy required for the formation of the silicon seed is relatively minimal. If the silicon seed grows non-uniformly, the hemispherical polycrystalline silicon film 124 formed based on the silicon seed also becomes non-uniform, resulting in non-uniformity of the surface structure of the lower charge storage electrode. If the surface structure of the lower charge storage electrode is nonuniform, the thickness of the high-k dielectric film formed in the subsequent process is also nonuniform, resulting in adversely affecting the dielectric breakdown voltage and the leakage current characteristics of the capacitor.

이 공정 역시, 실리콘시드가 형성된 결과물을 상기 RTP공정이 진행된 챔버와 동일 챔버에서 450∼800℃ 범위의 일정 온도와 10-3∼10-9 torr 압력범위 하에서, 10∼60초간 열처리하는 단계로 진행하여도 좋다.This process also proceeds to heat-treating the resulting silicon seed formed product for 10 to 60 seconds in the same chamber where the RTP process is performed under a constant temperature in the range of 450 to 800 ° C. and a pressure range of 10-3 to 10-9 torr. You may also do it.

끝으로, 상기 반구형 다결정 실리콘막(124)을 형성시키는 단계는 10-5 torr 이하의 압력 및 600∼800℃의 온도범위에서 어닐링(annealing) 처리를 함으로써 이루어 질 수 있다. 상기 어닐링 처리를 행하면, 이미 형성된 실리콘 시드를 중심으로 주위에 형성되어 있던 실리콘 원자의 수소 본딩이 끊어지고, 하부의 비정질 실리콘막(122) 원자들이 표면으로 이동하면서, 균일한 반구형 다결정 실리콘막(124)을 형성하게 된다.Finally, the step of forming the hemispherical polycrystalline silicon film 124 may be performed by annealing at a pressure of 10-5 torr or less and a temperature range of 600 ~ 800 ℃. When the annealing treatment is performed, the hydrogen bonding of the silicon atoms formed around the silicon seed already formed is interrupted, and the lower amorphous silicon film 122 atoms move to the surface, thereby providing a uniform hemispherical polycrystalline silicon film 124. ).

이후, 도 3에서 도시한 바와 같이, 상기 공정을 통해 형성된 비정질 실리콘막(122) 및 반구형 다결정 실리콘막(124)을 선택적으로 식각하여 커패시터 셀(cell) 단위로 분리한다. 좀 더 상세하게, 상기 반구형 다결정 실리콘막(124) 상에 커패시터의 셀 단위 영역을 정의하는 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 반구형 다결정 실리콘막(124) 및 비정질 실리콘막(122)을 순차 적으로 식각하여 커패시터 셀 단위로 분리한다.Thereafter, as shown in FIG. 3, the amorphous silicon film 122 and the hemispherical polycrystalline silicon film 124 formed through the process are selectively etched to be separated in units of capacitor cells. In more detail, after forming a photoresist pattern defining a cell unit region of the capacitor on the hemispherical polycrystalline silicon film 124, using it as an etching mask, the hemispherical polycrystalline silicon film 124 and the amorphous silicon film 122 ) Are sequentially etched to separate capacitor cells.

그리고, HF 계열의 화학물질로 상기 반구형 다결정 실리콘막(124) 상에 형성될 수 있는 자연산화막(미도시)을 제거하는데, 이는 형성되는 자연산화막이 전하 저장 전극의 도핑 농도를 감소시켜 커패시터의 리프레시(refresh) 특성을 악화시키는 성질을 갖고 있기 때문이다. In addition, an HF-based chemical removes a native oxide film (not shown) that may be formed on the hemispherical polycrystalline silicon film 124. The formed natural oxide film reduces the doping concentration of the charge storage electrode to refresh the capacitor. This is because it has the property of deteriorating the (refresh) property.

이어서, 도 4에 도시한 바와 같이 800℃ 이하의 온도 조건하에서 N2 또는 He 등의 가스에 희석시킨 PH3 가스를 도펀트 소스 가스로 하여 상기 반구형 다결정 실리콘막을 인(P)으로 도핑하여 하부 전하 저장 전극(125)을 형성한다. Subsequently, as shown in FIG. 4, the hemispherical polycrystalline silicon film is doped with phosphorus (P) by using a PH 3 gas diluted in a gas such as N 2 or He under a temperature condition of 800 ° C. or lower as a dopant source gas, and thereby a lower charge storage electrode. Forms 125.

이와 더불어, 도 5에서 도시한 바와 같이, RTN(Rapid Thermal Nitridation) 공정에 의해 하부 전하 저장 전극(125)을 질화시켜, 그 위에 질화막(126)을 형성한다. 여기서, 상기 질화막(126) 형성 공정은 하부 전하 저장 전극(125) 형성 공정을 진행한 후 순차적으로 진행할 수도 있으나, 리플레시 특성 개선을 위해 하부 전하 저장 전극(125)의 도핑 농도를 높게 유지 한 채 질화막(126)을 형성하기 위해서는 상기 두 공정이 동시에 진행되는 것이 바람직하다. 따라서, 하부 전하 저장 전극(125) 형성 공정과 질화막(126) 형성 공정은 인 시츄(in situ) 또는 인 챔버(in chamber)로 진행된다. In addition, as shown in FIG. 5, the lower charge storage electrode 125 is nitrided by a rapid thermal nitridation (RTN) process to form a nitride film 126 thereon. The process of forming the nitride film 126 may be performed sequentially after the process of forming the lower charge storage electrode 125, but the doping concentration of the lower charge storage electrode 125 is maintained to be high to improve the refresh characteristics. In order to form the nitride film 126, the above two processes are preferably performed simultaneously. Therefore, the process of forming the lower charge storage electrode 125 and the process of forming the nitride film 126 proceed in situ or in chamber.

상기 RTN 공정은 600~800℃의 온도 범위와 0.1~760 Torr의 압력범위 하에서 NH3 단독으로, 또는 NH3와 Ar의 혼합기체, 또는 NH3와 N2의 혼합기체를 사용하여 이 루어지며, 플라즈마 공정이 적용될 수도 있다. The RTN process is performed using NH 3 alone or a mixture of NH 3 and Ar, or a mixture of NH 3 and N 2 under a temperature range of 600 to 800 ° C. and a pressure range of 0.1 to 760 Torr. Plasma processes may be applied.

다음으로, 형성된 질화막(126)을 RTO(Rapid Thermal Oxidation) 공정을 통해 산화시킨다. 상기 RTO 공정은 N2 와 O2를 사용하여 이루어지는데, 주입되는 N2 와 O2 가스의 비율은 10:1~ 20:1의 비율을 갖는 것이 바람직하다. 또한 본 발명의 일 실시예에 의한 RTO 공정은 상온의 초기온도에서 시작하여, 초당 20~ 80℃로 온도를 상승시켜 800~950℃의 최종온도에 이르기까지의 온도범위에서 진행된다. 여기서, 상기 최종온도는 10~ 120 초 동안 유지되는 것이 바람직하다. Next, the formed nitride film 126 is oxidized through a rapid thermal oxidation (RTO) process. Preferably it has a ratio of 1: 1 to 20: The RTO process rate of 10 N 2 and O 2 gases makin done using the N 2 and O 2, the injection. In addition, the RTO process according to an embodiment of the present invention starts at an initial temperature of room temperature, increases the temperature to 20 to 80 ° C per second, and proceeds in a temperature range up to a final temperature of 800 to 950 ° C. Here, the final temperature is preferably maintained for 10 to 120 seconds.

이와 같은 질화막(126)의 산화 공정은 상기 질화막(126)을 통한 누설 전류를 억제하여 커패시터의 TDDB(Time Dependence Dielectric Breakdown) 특성 개선을 위한 것이다. 즉, 상기 질화막(126)을 RTO(Rapid Thermal Oxidation) 공정을 통해 산화시킴으로써, 질화막(126)을 통한 전류 누설을 방지하여 커패시터의 TDDB 특성을 개선하고 있는 것이다. The oxidation process of the nitride film 126 is to improve the TDDB (Time Dependence Dielectric Breakdown) characteristics of the capacitor by suppressing the leakage current through the nitride film 126. That is, by oxidizing the nitride film 126 through a rapid thermal oxidation (RTO) process, current leakage through the nitride film 126 is prevented, thereby improving the TDDB characteristics of the capacitor.

이후, 도 6에서 도시한 바와 같이 상기 산화된 질화막(126) 위에 형성되는 커패시터의 정전용량을 증가시키기 위해 고유전막(127)을 증착한다. 여기서 고유전막(127)은 Al2O3 또는 HfO2 로 이루어진 단일막이거나, (Al2O 3 + HfO2) 또는 (HfO2 + Al2O3 + HfO2)로 이루어진 다층막으로 형성되고, 20~100Å의 두께로 이루어지는 것이 바람직하다. 또한 고유전막(127) 내의 불순물 제거는 600℃이하의 온도 범위에서 N2를 사용하여 진행되는 어닐링(annealing) 공정이나 600~ 750℃에서 RTP 공정을 통해 가능하다. Thereafter, as shown in FIG. 6, a high dielectric film 127 is deposited to increase the capacitance of the capacitor formed on the oxidized nitride film 126. The high-k dielectric layer 127 may be a single layer composed of Al 2 O 3 or HfO 2 , or may be formed of a multilayer formed of (Al 2 O 3 + HfO 2 ) or (HfO 2 + Al 2 O 3 + HfO 2 ). It is preferable that it consists of thickness of -100 kPa. In addition, the impurities in the high-k dielectric layer 127 may be removed through an annealing process performed using N 2 at a temperature range of 600 ° C. or lower, or an RTP process at 600˜750 ° C. FIG.

다음으로, 상기 고유전막(127) 상에 상부 전하 저장 전극(128)을 형성하여 본 발명의 일 실시예에 의한 반도체 소자의 커패시터를 완성한다. 이때, 상기 상부 전하 저장 전극(128)은 도핑된 폴리실리콘이나 CVD 또는 ALD 방식으로 증착되는 TiN 으로 이루어 질 수 있고, 상기 폴리실리콘 및 상기 TiN을 혼합하여 형성할 수도 있다. 여기서, TiN은 확산 방지막으로 형성된다.Next, an upper charge storage electrode 128 is formed on the high dielectric film 127 to complete the capacitor of the semiconductor device according to the exemplary embodiment of the present invention. In this case, the upper charge storage electrode 128 may be formed of doped polysilicon, TiN deposited by CVD or ALD, or may be formed by mixing the polysilicon and the TiN. Here, TiN is formed of a diffusion barrier film.

본 발명에 의하면, 하부 전하저장 전극의 표면에 형성된 반구형 다결정 실리콘막의 도핑 농도를 높게 유지시키면서 그 위에 질화막을 형성시켜 커패시터의 리플레시 특성을 개선할 수 있는 효과가 있다.According to the present invention, a nitride film is formed thereon while maintaining a high doping concentration of the hemispherical polycrystalline silicon film formed on the surface of the lower charge storage electrode, thereby improving the refresh characteristics of the capacitor.

또한, 상기 하부 전하 저장 전극에 형성된 질화막을 산화시켜 반도체 소자의 TDDB 특성을 개선할 수 있는 효과도 있다.

In addition, the nitride film formed on the lower charge storage electrode may be oxidized to improve TDDB characteristics of the semiconductor device.

Claims (10)

(1)반도체 기판과 연결되는 도전성 플러그를 포함하는 층간절연막 상에 하부 전하 저장 전극 형성 영역을 정의하는 희생 산화막 패턴을 형성하는 단계와,(1) forming a sacrificial oxide film pattern defining a lower charge storage electrode formation region on an interlayer insulating film including a conductive plug connected to a semiconductor substrate; (2)상기 희생 산화막 패턴 상에 비정질 실리콘막을 성장시키는 단계와,(2) growing an amorphous silicon film on the sacrificial oxide film pattern; (3) 상기 비정질 실리콘막 상에 반구형 다결정 실리콘막을 형성하는 단계와,(3) forming a hemispherical polycrystalline silicon film on the amorphous silicon film; (4) 상기 반구형 다결정 실리콘막을 도핑하여 하부 전하 저장 전극을 형성하는 단계와, (4) doping the hemispherical polycrystalline silicon film to form a lower charge storage electrode; (5) 상기 하부 전하 저장 전극 상에 질화막을 형성하는 단계와,(5) forming a nitride film on the lower charge storage electrode; (6) 상기 질화막을 산화시키는 단계와,(6) oxidizing the nitride film; (7)상기 결과물의 전면에 고유전막 및 상부 전하 저장 전극을 순차적으로 형성하는 단계를 포함하여 이루어지는 반도체 소자의 커패시터 형성 방법.And (7) sequentially forming a high dielectric film and an upper charge storage electrode on the entire surface of the resultant product. 제 1 항에 있어서, 상기 단계 (5)는 상기 단계 (4)를 계속하여 진행하는 동시에 함께 진행되는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.The method of claim 1, wherein said step (5) continues with said step (4) and proceeds together. 제 1 항 또는 제 2항에 있어서, 상기 단계 (2)의 비정질실리콘막은 도핑된 비정질 실리콘막과 언도핑된 비정질 실리콘막이 순차적으로 적층되어 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.The method for forming a capacitor of a semiconductor device according to claim 1 or 2, wherein the amorphous silicon film of step (2) is formed by sequentially stacking a doped amorphous silicon film and an undoped amorphous silicon film. 제 1 항 또는 제 2항에 있어서, 상기 단계 (3) 이후 반구형 다결정 실리콘막 상의 자연 산화막을 산화물 식각 용액을 이용하여 제거하는 단계를 더 포함하는 반도체 소자의 커패시터 형성방법.The method of claim 1, further comprising removing the native oxide film on the hemispherical polycrystalline silicon film by using an oxide etching solution after the step (3). 제 1 항 또는 제 2항에 있어서, 상기 단계 (4)의 하부 전하 저장 전극의 도핑은 희석된 PH3 가스를 도펀트 소스 가스로 사용하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법. 3. The method of claim 1 or 2, wherein the doping of the lower charge storage electrode of step (4) is performed using dilute PH 3 gas as the dopant source gas. 제 1 항 또는 제 2항에 있어서, 상기 단계 (5)의 질화막의 형성은 600~800℃의 온도와 0.1~760 Torr의 압력 하에서 NH3 단독으로, 또는 NH3와 Ar의 혼합기체, 또는 NH3와 N2의 혼합기체 중 어느 하나를 사용하는 RTN 공정에 의하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.The method of claim 1 or 2, wherein the formation of the nitride film of step (5) is performed by NH 3 alone, or a mixture of NH 3 and Ar, or NH 3 at a temperature of 600 to 800 ° C. and a pressure of 0.1 to 760 Torr. And a method of forming a capacitor in a semiconductor device, characterized in that by using an RTN process using any one of N 2 and a mixed gas. 제 1 항 또는 제 2항에 있어서, 상기 단계 (6)의 질화막 산화는 RTO(Rapid Thermal Oxidation) 공정을 통해 이루어지는 반도체 소자의 커패시터 형성방법.The method for forming a capacitor of a semiconductor device according to claim 1 or 2, wherein the nitride film oxidation of the step (6) is performed through a rapid thermal oxidation (RTO) process. 제 7항에 있어서, 상기 질화막의 산화는 10:1 ~ 20:1의 비율로 유입되는 N2 와 O2의 혼합가스를 사용하여 이루어지는 반도체 소자의 커패시터 형성 방법.The method of claim 7, wherein the nitride film is oxidized using a mixed gas of N 2 and O 2 introduced at a ratio of 10: 1 to 20: 1. 제 8항에 있어서, 상기 질화막의 산화는 상온의 초기온도에서 시작하여, 초당 20~ 80℃로 온도를 상승시켜 800~950℃의 최종온도에 이르기까지의 온도범위에서 수행되고, 상기 최종온도는 10~120초 동안 유지되는 반도체 소자의 커패시터 형성 방법.The method of claim 8, wherein the oxidation of the nitride film is carried out in a temperature range starting from the initial temperature of room temperature, raising the temperature to 20 ~ 80 ℃ per second to a final temperature of 800 ~ 950 ℃, the final temperature is Capacitor formation method of a semiconductor device maintained for 10 to 120 seconds. 제 1 항 또는 제 2항에 있어서, 상기 단계 (7)의 고유전막은 Al2O3 또는 HfO2 로 이루어진 단일막이거나, The method of claim 1 or 2, wherein the high dielectric film of step (7) is a single film composed of Al 2 O 3 or HfO 2 , Al2O3 와 HfO2 로 이루어진 다층막, 또는 HfO2, Al2O 3 및 HfO2로 이루어진 다층막으로 형성되는 반도체 소자의 커패시터 형성 방법. Al 2 O 3 and HfO 2, a multilayer film consisting of, or HfO 2, Al 2 O 3 and the capacitor forming a semiconductor device formed by a multilayer film made of HfO 2.
KR1020040101589A 2004-12-06 2004-12-06 Method for forming capacitor of semiconductor device KR100598984B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040101589A KR100598984B1 (en) 2004-12-06 2004-12-06 Method for forming capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101589A KR100598984B1 (en) 2004-12-06 2004-12-06 Method for forming capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060062670A KR20060062670A (en) 2006-06-12
KR100598984B1 true KR100598984B1 (en) 2006-07-12

Family

ID=37158788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101589A KR100598984B1 (en) 2004-12-06 2004-12-06 Method for forming capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100598984B1 (en)

Also Published As

Publication number Publication date
KR20060062670A (en) 2006-06-12

Similar Documents

Publication Publication Date Title
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
KR100401503B1 (en) Method for fabricating capacitor of semiconductor device
US6673668B2 (en) Method of forming capacitor of a semiconductor memory device
US7750385B2 (en) Semiconductor interconnection structures and capacitors including poly-SiGe layers and metal contact plugs
KR100652426B1 (en) Capacitor of semiconductor device for preventing infiltration of dopants and method for fabricating the same
US20040011279A1 (en) Method of manufacturing semiconductor device
KR20050083280A (en) Method of manufacturing a flash memory device
KR19990072366A (en) Fabrication method of semiconductor device with hsg configuration
KR20040093584A (en) Method for fabricating dielectric layer
KR100598984B1 (en) Method for forming capacitor of semiconductor device
KR100780631B1 (en) Method for deposition titanium oxide and method for manufacturing capacitor using the same
KR100347400B1 (en) A method for manufacturing a semiconductor device
KR100231604B1 (en) Manufacturing method of capacitor of semiconductor device
KR100474538B1 (en) Method for fabricating capacitor of semiconductor device
KR100434708B1 (en) Method for forming capacitor of semiconductor device
KR100965023B1 (en) Method of forming a WSix layer in a semiconductor device
KR100511919B1 (en) Capacitor of semiconductor device and method for fabricating the same
KR20000039607A (en) Method for fabricating capacitor of semiconductor device
KR101048890B1 (en) Capacitor Formation Method for Semiconductor Devices
KR100518235B1 (en) Method for fabricating capacitor of semiconductor device
KR100359783B1 (en) Method for Fabricating Capacitor of Semiconductor Device
KR100510526B1 (en) Capacitor of semiconductor device and method for fabricating the same
KR100875648B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100203743B1 (en) Method of fabrication semiconductor device
KR100618682B1 (en) Method for manufacturing capacitor in semiconductor memory divice

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee