KR100596422B1 - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR100596422B1 KR100596422B1 KR1020040087709A KR20040087709A KR100596422B1 KR 100596422 B1 KR100596422 B1 KR 100596422B1 KR 1020040087709 A KR1020040087709 A KR 1020040087709A KR 20040087709 A KR20040087709 A KR 20040087709A KR 100596422 B1 KR100596422 B1 KR 100596422B1
- Authority
- KR
- South Korea
- Prior art keywords
- mixture
- semiconductor device
- ion implantation
- manufacturing
- photosensitive agent
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000005468 ion implantation Methods 0.000 claims abstract description 44
- 239000000203 mixture Substances 0.000 claims abstract description 34
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000011368 organic material Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011147 inorganic material Substances 0.000 claims abstract description 15
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 13
- 238000011049 filling Methods 0.000 claims abstract description 7
- 239000003960 organic solvent Substances 0.000 claims abstract description 7
- 239000003504 photosensitizing agent Substances 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 229920001577 copolymer Polymers 0.000 claims description 11
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 claims description 9
- 229920002554 vinyl polymer Polymers 0.000 claims description 9
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical group CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 claims description 6
- 229920003171 Poly (ethylene oxide) Polymers 0.000 claims description 5
- ZIXLDMFVRPABBX-UHFFFAOYSA-N 2-methylcyclopentan-1-one Chemical compound CC1CCCC1=O ZIXLDMFVRPABBX-UHFFFAOYSA-N 0.000 claims description 4
- UJBOOUHRTQVGRU-UHFFFAOYSA-N 3-methylcyclohexan-1-one Chemical compound CC1CCCC(=O)C1 UJBOOUHRTQVGRU-UHFFFAOYSA-N 0.000 claims description 4
- HCFAJYNVAYBARA-UHFFFAOYSA-N 4-heptanone Chemical compound CCCC(=O)CCC HCFAJYNVAYBARA-UHFFFAOYSA-N 0.000 claims description 4
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 claims description 4
- NGAZZOYFWWSOGK-UHFFFAOYSA-N heptan-3-one Chemical compound CCCCC(=O)CC NGAZZOYFWWSOGK-UHFFFAOYSA-N 0.000 claims description 4
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 claims description 4
- 229920000141 poly(maleic anhydride) Polymers 0.000 claims description 3
- 229920001451 polypropylene glycol Polymers 0.000 claims description 3
- -1 2-heptatone Natural products 0.000 claims description 2
- LFSAPCRASZRSKS-UHFFFAOYSA-N 2-methylcyclohexan-1-one Chemical compound CC1CCCCC1=O LFSAPCRASZRSKS-UHFFFAOYSA-N 0.000 claims description 2
- AOKRXIIIYJGNNU-UHFFFAOYSA-N 3-methylcyclopentan-1-one Chemical compound CC1CCC(=O)C1 AOKRXIIIYJGNNU-UHFFFAOYSA-N 0.000 claims description 2
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 claims description 2
- UIHCLUNTQKBZGK-UHFFFAOYSA-N Methyl isobutyl ketone Natural products CCC(C)C(C)=O UIHCLUNTQKBZGK-UHFFFAOYSA-N 0.000 claims description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims description 2
- HNTWCFJSKDVRCZ-UHFFFAOYSA-N cyclohexanone;methoxymethane Chemical compound COC.O=C1CCCCC1 HNTWCFJSKDVRCZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000005453 ketone based solvent Substances 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims description 2
- 229920000636 poly(norbornene) polymer Polymers 0.000 claims description 2
- 229920000058 polyacrylate Polymers 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 229920000193 polymethacrylate Polymers 0.000 claims description 2
- HTSABYAWKQAHBT-UHFFFAOYSA-N trans 3-methylcyclohexanol Natural products CC1CCCC(O)C1 HTSABYAWKQAHBT-UHFFFAOYSA-N 0.000 claims description 2
- BGTOWKSIORTVQH-UHFFFAOYSA-N cyclopentanone Chemical compound O=C1CCCC1 BGTOWKSIORTVQH-UHFFFAOYSA-N 0.000 claims 2
- LZCLXQDLBQLTDK-UHFFFAOYSA-N ethyl 2-hydroxypropanoate Chemical compound CCOC(=O)C(C)O LZCLXQDLBQLTDK-UHFFFAOYSA-N 0.000 claims 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 claims 1
- 210000000988 bone and bone Anatomy 0.000 claims 1
- 229940116333 ethyl lactate Drugs 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 17
- 238000000059 patterning Methods 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 7
- 125000001475 halogen functional group Chemical group 0.000 description 5
- 239000011800 void material Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- XLLIQLLCWZCATF-UHFFFAOYSA-N 2-methoxyethyl acetate Chemical compound COCCOC(C)=O XLLIQLLCWZCATF-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- JVTAAEKCZFNVCJ-UHFFFAOYSA-M Lactate Chemical compound CC(O)C([O-])=O JVTAAEKCZFNVCJ-UHFFFAOYSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000006184 cosolvent Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- KBXJHRABGYYAFC-UHFFFAOYSA-N octaphenylsilsesquioxane Chemical compound O1[Si](O2)(C=3C=CC=CC=3)O[Si](O3)(C=4C=CC=CC=4)O[Si](O4)(C=5C=CC=CC=5)O[Si]1(C=1C=CC=CC=1)O[Si](O1)(C=5C=CC=CC=5)O[Si]2(C=2C=CC=CC=2)O[Si]3(C=2C=CC=CC=2)O[Si]41C1=CC=CC=C1 KBXJHRABGYYAFC-UHFFFAOYSA-N 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229920003255 poly(phenylsilsesquioxane) Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 100nm 이하의 L/S 패턴에서 보이드없이 감광제를 매립하면서 이온주입 공정을 진행하여 리프레시 타임을 증가시킬 수 있는 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 반도체 기판 상에 미세 패턴을 형성하는 단계, 상기 미세 패턴 사이의 골을 일부 채우는 형태의 혼합물을 도포하되, 유기용매하에서 실세스퀴옥산계 무기물과 유기물을 혼합한 혼합물을 도포하는 단계, 상기 혼합물을 큐어링하는 단계, 상기 혼합물을 포함한 전면에 감광제를 도포하는 단계, 상기 감광제에 대해 노광 및 현상 공정을 진행하여 상기 미세 패턴 사이의 이온주입예정영역을 오픈시키는 마스크를 형성하는 단계, 상기 마스크에 의해 노출된 혼합물을 선택적으로 제거하여 상기 이온주입예정영역의 표면을 완전히 오픈시키는 단계, 및 상기 이온주입예정영역에 불순물을 이온주입하는 단계를 포함하고, 이와 같이 본 발명은 미세 패턴 사이에 유기물과 혼합물이 혼합된 혼합갭필막을 이용하여 갭필하므로써 보이드의 발생을 방지하여 그 상부에 감광제를 이용하여 패터닝하므로써 후속 이온주입공정을 진행하여 리프레시 개선에 따른 반도체소자 특성을 개선할 수 있는 효과가 있다.The present invention is to provide a method for manufacturing a semiconductor device that can increase the refresh time by proceeding the ion implantation process while filling the photosensitive agent without voids in the L / S pattern of 100nm or less, the manufacturing method of the semiconductor device of the present invention Forming a fine pattern on the semiconductor substrate, applying a mixture in the form of partially filling the valleys between the fine patterns, and applying a mixture of silsesquioxane-based inorganic materials and organic materials under an organic solvent, wherein the mixture is Curing, applying a photoresist to the entire surface including the mixture, and exposing and developing the photoresist to form a mask for opening an ion implantation region between the fine patterns, by the mask Selectively removing the exposed mixture to completely open the surface of the ion implantation region And a step of ion implanting impurities into the ion implantation region, wherein the present invention prevents the occurrence of voids by gap filling by using a mixed gap fill film in which an organic material and a mixture are mixed between fine patterns. Patterning by using a photosensitive agent in the ion implantation process is carried out to improve the characteristics of the semiconductor device according to the improvement of the refresh.
미세 패턴, 갭필, 실세스퀴옥산계 무기물, 유기물, 감광제, 디스컴Fine pattern, gap fill, silsesquioxane inorganic material, organic material, photosensitizer, disc
Description
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 제조 방법을 도시한 공정 단면도, 1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art;
도 2는 종래기술에 따른 보이드 현상을 나타낸 도면,2 is a view showing a void phenomenon according to the prior art,
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도.3A to 3F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 반도체 기판 22 : 필드산화막21
23 : 제1접합층 24 : 제2접합층23: first bonding layer 24: second bonding layer
25 : 혼합갭필막 26 : 감광제25: mixed gap film 26: photosensitive agent
26a : 마스크26a: mask
200 : 게이트패턴200: gate pattern
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly to a method for manufacturing a semiconductor device.
반도체소자 제조를 위하여 점차 작아지는 반도체소자의 디자인룰이 적용되므로써 그 크기가 100nm 이하의 L/S(Line/Space) 패턴이 형성되어야 하는 것이 현재의 추세이다.As a design rule of a semiconductor device is gradually applied for manufacturing a semiconductor device, the current trend is that an L / S (Line / Space) pattern having a size of 100 nm or less should be formed.
이러한 점차 작아지는 L/S 패턴의 예로는 게이트패턴이 있다.An example of such a gradually decreasing L / S pattern is a gate pattern.
최근에 DRAM에서 반도체소자의 L/S 패턴의 피치가 작아짐으로써 리프레시타임(Refresh time)또한 짧아지는 문제가 있다. 이에 리프레시 타임을 증가시키기 위해 스토리지노드콘택 지역은 감광제로 막고 비트라인콘택 지역만 선택적으로 오픈시켜 이온주입하는 방법이 제안되었다.Recently, as the pitch of the L / S pattern of the semiconductor device in the DRAM becomes smaller, the refresh time also becomes shorter. In order to increase the refresh time, a method of ion implantation by blocking the storage node contact area with a photoresist and selectively opening only the bit line contact area has been proposed.
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이고, 도 2는 종래기술에 따른 보이드 현상을 나타낸 도면이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art, and FIG. 2 illustrates a void phenomenon according to the prior art.
도 1a에 도시된 바와 같이, 반도체 기판(11)의 소정 영역에 필드산화막(12)을 형성한 후, 필드산화막(12)에 의해 정의된 반도체 기판(11)의 활성 영역 상부에 복수개의 게이트패턴(100)을 형성한다. 이때, 게이트패턴(100)은 공지된 기술에 의해 게이트절연막, 폴리실리콘막, 텅스텐실리사이드막 및 하드마스크질화막의 순서로 적층된 패턴이다.As shown in FIG. 1A, after the
다음으로, 게이트패턴(100)을 이온주입마스크로 이용한 이온주입공정을 진행하여 반도체기판(11)의 활성영역에 제1,2접합층(13, 14)을 형성한다. 이때, 접합층 중에서 제1접합층(17)은 비트라인콘택이 연결될 것이고, 나머지 제2접합층(18)은 스토리지노드콘택이 연결될 것이다.Next, an ion implantation process using the
도 1b에 도시된 바와 같이, 게이트패턴(100)을 포함한 전면에 감광제를 도포하고 노광 및 현상으로 패터닝하여 비트라인콘택이 연결될 제1접합층(13)은 오픈시키고 스토리지노드콘택이 연결될 제2접합층(14)을 덮는 마스크(15)를 형성한다. 이상의 마스크(15)를 셀(Cell) 지역에서 할로(HALO) 이온주입을 진행하기 위한 "Chalo mask"라고 일컫는다.As shown in FIG. 1B, a photoresist is coated on the entire surface including the
다음으로, 마스크(15)를 이온주입마스크로 이용한 할로 이온주입을 진행하여 비트라인콘택이 연결될 제1접합층(13)에 불순물을 도핑시킨다.Next, halo ion implantation is performed using the
위와 같이, 종래기술은 DRAM 셀의 데이터 유지 특성을 향상시키기 위해 캐패시터의 스토리지노드에 연결되는 제2접합층(14)에는 할로이온주입을 적용하지 않고 비트라인콘택이 연결될 제1접합층(13)에만 할로 이온주입을 적용하고 있다.As described above, in the related art, the
그러나, 종래기술은 게이트패턴(100)과 게이트패턴(100)간의 간격(Space, S)이 100nm 이하로 매우 좁고 게이트패턴(100)의 높은 높이에 의한 단차가 커 게이트패턴(100) 사이의 깊이(H)가 2500Å 이상으로 매우 깊다.However, in the related art, the spacing between the
이와 같이, 좁은 간격(S)과 깊은 깊이(H)에 의해 마스크(15)로 사용된 감광제의 매립이 어려워지고, 심하게는 구멍이 생기는 보이드(Void) 현상(도 2 참조)이 발생하는 문제가 있다. 이와 같은 보이드 현상은 감광제가 깊은 골의 바닥까지 충분히 매립하지 못하여 발생하는 것이다.As described above, the narrow gap S and the deep depth H make it difficult to bury the photosensitive agent used as the
상기한 것처럼 보이드가 발생하면 이온주입이 필요없는 지역(스토리지노드콘택지역)까지 이온주입이 진행되어 요구되는 반도체소자의 특성을 얻지 못한다.As described above, when voids occur, ion implantation proceeds to an area where ion implantation is not required (storage node contact region), thereby failing to obtain required characteristics of the semiconductor device.
결국, L/S 패턴 공정에서 좁은 간격에 감광제를 적절히 갭필하기 위해서는 감광제가 점탄성적인 특성과 함께 적절한 점도의 특성을 가져야 하는데, 이때 적용되는 일반적인 감광제의 점도가 나빠 감광제 도포시 보이드를 유발하게 되는 것이다.As a result, in order to properly gapfill the photoresist at a narrow interval in the L / S pattern process, the photoresist must have viscoelastic properties and appropriate viscosity characteristics. In this case, the viscosity of the general photoresist applied is bad, causing voids upon application of the photoresist. .
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 100nm 이하의 L/S 패턴에서 보이드없이 감광제를 매립하면서 이온주입 공정을 진행하여 리프레시 타임을 증가시킬 수 있는 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, a method of manufacturing a semiconductor device that can increase the refresh time by proceeding the ion implantation process while filling the photosensitive agent without voids in the L / S pattern of 100nm or less The purpose is to provide.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 반도체 기판 상에 미세 패턴을 형성하는 단계, 상기 미세 패턴 사이의 골을 일부 채우는 형태의 혼합물을 도포하되, 유기용매하에서 실세스퀴옥산계 무기물과 유기물을 혼합한 혼합물을 도포하는 단계, 상기 혼합물을 큐어링하는 단계, 상기 혼합물을 포함한 전면에 감광제를 도포하는 단계, 상기 감광제에 대해 노광 및 현상 공정을 진행하여 상기 미세 패턴 사이의 이온주입예정영역을 오픈시키는 마스크를 형성하는 단계, 상기 마스크에 의해 노출된 혼합물을 선택적으로 제거하여 상기 이온주입예정영역의 표면을 완전히 오픈시키는 단계, 및 상기 이온주입예정영역에 불순물을 이온주입하는 단계를 포함하는 것을 특징으로 하고, 상기 혼합물에서 실세스퀴옥산계 무기물은, 폴리하이드로겐 실세스 퀴옥산, 폴리메칠실세스퀴옥산 및 폴리페닐실세스퀴옥산으로 이루어진 그룹 중에서 선택된 어느 하나를 사용하는 것을 특징으로 하고, 상기 혼합물에서 상기 유기물은 폴리비닐카보네이트, 폴리말레익 안하이드라이드, 폴리에칠렌옥사이드 및 폴리프로필렌옥사이드로 이루어진 그룹 중에서 선택된 어느 하나를 사용하는 것을 특징으로 한다.The method of manufacturing a semiconductor device of the present invention for achieving the above object is to form a fine pattern on a semiconductor substrate, while applying a mixture in the form of filling a portion between the fine pattern, the silsesquioxane system under an organic solvent Applying a mixture of inorganic and organic materials, curing the mixture, applying a photoresist to the entire surface including the mixture, and exposing and developing the photoresist to ion implantation between the fine patterns. Forming a mask to open a predetermined region, selectively removing the mixture exposed by the mask to completely open the surface of the ion implantation region, and ion implanting impurities into the ion implantation region Characterized in that the silsesquioxane-based inorganic material in the mixture, polyha It is characterized by using any one selected from the group consisting of drone silses quoxane, polymethylsilsesquioxane and polyphenylsilsesquioxane, wherein the organic material in the mixture is polyvinyl carbonate, polymaleic anhydride. It is characterized by using any one selected from the group consisting of a lide, polyethylene oxide and polypropylene oxide.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 제조 방법을 도시한 공정 단면도이다.3A to 3F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 3a에 도시된 바와 같이, 반도체 기판(21)의 소정 영역에 필드산화막(22)을 형성한다. 이때, 필드산화막(22)은 잘 알려진 것과 같은 STI(Shallow Trench Isolation) 공정을 이용하여 형성한 것으로, 트렌치에 고밀도플라즈마산화막(High Density Plasma oxide)을 매립시킨 것이다.As shown in FIG. 3A, a
다음으로, 필드산화막(22)에 의해 정의된 반도체 기판(21)의 활성 영역 상부에 복수개의 게이트패턴(200)을 형성한다. 이때, 게이트패턴(200)은 잘 알려진 바와 같이, 게이트절연막, 폴리실리콘막, 텅스텐실리사이드막 및 하드마스크질화막의 순서로 적층된 패턴이고, 예컨대 폴리실리콘막은 700Å 두께로 형성하고, 텅스텐실리사이드막은 1100Å 두께로 형성하며, 하드마스크질화막은 1800Å 두께로 형성한 것이다.Next, a plurality of
위와 같은 게이트패턴(200)들은 100nm 이하의 간격을 두고 2500Å 이상의 깊은 깊이를 갖고 형성된다.The
다음으로, 게이트패턴(200)을 이온주입마스크로 이용한 이온주입공정을 진행하여 반도체기판(21)의 활성영역에 제1,2접합층(23, 24)을 형성한다. 이때, 접합층 중에서 제1접합층(23)은 비트라인콘택이 연결될 것이고, 나머지 제2접합층(24)은 스토리지노드콘택이 연결될 것이다. 예컨대, 제1접합층(23)과 제2접합층(24)은 N형 불순물인 비소(As) 또는 인(P)을 이온주입하여 형성한다.Next, an ion implantation process using the
도 3b에 도시된 바와 같이, 게이트패턴(200)을 포함한 전면에 유기물과 무기물이 혼합된 혼합갭필막(25)을 도포한다. 이때, 혼합갭필막(25)은 게이트패턴(200)간 간격을 일부 채우는 두께로서, 노광에너지 부족으로 감광제 잔류물이 발생하거나 감광제의 매립불량이 발생하는 게이트패턴(200)간 간격의 바닥 지역을 미리 채우는 형태이다.As shown in FIG. 3B, a mixed
상기한 혼합갭필막(25)에서 무기물은 실리콘을 함유하는 무기물, 예컨대, 실세스퀴옥산계(Siles Quioxane) 무기물을 이용한다. 여기서, 실세퀴옥산계 무기물은 폴리하이드로겐 실세스 퀴옥산(Poly-hydrogen silses quioxane; PHSQ), 폴리메칠실세스퀴옥산(poly-methylsilsesquioxane; PMSQ) 및 폴리페닐실세스퀴옥산(Poly-phenylsilsesquioxane; PPSQ)으로 이루어진 그룹중에서 선택된 어느 하나를 이용하거나, 이들 무기물의 유도체(Derivative)에 유기물을 혼합하여 사용한다.In the mixed
그리고, 상기한 혼합갭필막(25)에서 유기물은 폴리비닐카보네이트(Poly-vinylcabonate), 폴리말레익 안하이드라이드, 폴리에칠렌옥사이드 및 폴리프로필렌옥사이드로 이루어진 그룹중에서 선택된 어느 하나를 사용하거나, 또는 일반적인 유기중합체 또는 이들의 공중합체를 혼합하여 사용한다.In the mixed
상기한 혼합갭필막(25)을 형성하기 위해 적용되는 유기공용매는 프로필렌그라이콜, 디메칠에테르사이크로헥사논, 이소부틸메틸케톤, 2-헵타톤, 3-헵타논, 4-헵타논, 싸이크로펜타논, 2-메틸사이크로펜타논, 3-메틸사이크로펜타논, 2-메틸사이크로헥사논, 3-메틸사이크로헥사논, 2,4-디메틸펜타논 등의 케톤계 용매와 에틸락테이트, 2-메톡시에틸아세테이트 또는 통상적으로 사용되는 유기용매를 사용한다.Organic cosolvents applied to form the mixed
위와 같이, 유기용매하에서 유기물과 무기물을 혼합하여 혼합갭필막(25)을 형성할 때, 무기물과 유기물의 혼합비는 99.9:0.1∼50:50 범위가 바람직하고, 혼합물(25)의 도포 두께는 1000Å∼5000Å이 바람직하다.As described above, when the organic and inorganic materials are mixed under the organic solvent to form the mixed
전술한 바와 같은 유기물과 무기물이 혼합된 혼합갭필막(25)은 후속 감광제와의 접착력이 우수하고, 낮은 점도 특성을 가지므로 게이트패턴(200) 사이의 깊은 토폴로지 상에서도 우수한 갭필 능력을 보여 보이드없이 도포가 가능하다.The mixed
도 3c에 도시된 바와 같이, 혼합갭필막(25)을 도포한 후에는, 큐어링(Curing) 공정을 진행한다. 이때, 큐어링 공정을 통해 가교(Crosslinking) 과정을 거쳐 혼합갭필막(25)이 단단해지므로, 후속 이온주입 공정시 이온주입예정영역을 벗어나 주입되는 불순물의 침투를 방지하여 적절한 이온주입배리어 역할을 한다.As shown in FIG. 3C, after the mixed
상기 혼합갭필막(25)의 큐어링 공정은, 50℃∼600℃에서 30초∼120분동안 진행한다. The curing process of the mixed
위와 같은 큐어링 공정을 통해 혼합갭필막(25) 내에 존재하는 유기용매를 제거할 수도 있다.The organic solvent present in the mixed
도 3d에 도시된 바와 같이, 큐어링이 진행된 혼합갭필막(25)을 포함한 전면에 감광제(26)를 도포한다. 위와 같은 감광제(26) 도포시에 혼합갭필막(25)이 미리 게이트패턴(200)간 간격을 채우고 있으므로, 감광제(26)를 도포할 때 보이드없이 도포가 가능하다.As shown in FIG. 3D, the
상기한 감광제(26)로는 폴리비닐페놀계, 폴리하이드록시 스타이렌계, 폴리노르보넨계, 폴리아다만계, 폴리이미드계, 폴리아크릴레이트계 및 폴리메타아크릴레이트계로 이루어진 그룹중에서 선택된 어느 하나의 단중합체, 공중합체의 감광제, 파지티브 감광제 및 네가티브 감광제로 이루어진 그룹중에서 선택된 어느 하나를 사용한다.As the
상기 감광제(26)는 500Å∼4000Å 두께로 형성한다.The
도 3e에 도시된 바와 같이, 감광제(26)에 대한 노광 및 현상 공정을 진행하여 추가로 이온주입이 진행될 이온주입예정영역을 오픈시키는 마스크(26a)를 형성한다. 이때, 감광제의 패터닝을 위해 사용하는 노광원으로는 ,KrF, ArF, VUV, EUV, 전자빔 또는 X-레이를 선택하여 적용한다.As shown in FIG. 3E, the
상기 마스크(26a) 형성을 위한 노광 공정시에 감광제(26) 아래에 혼합갭필막(25)이 위치하므로 노광에너지가 얇게 도포된 감광제(26)의 바닥까지 충분히 도달하여 충분한 노광이 가능하다. 그리고, 충분한 노광공정이 진행된 상태이므로 현상 공정시에 감광제(26)의 잔류물(scum)이 발생하지 않는다. Since the mixed
도 3f에 도시된 바와 같이, 마스크(26a) 형성을 위한 노광 및 현상 공정후에 이온주입예정영역 상부에 잔류하는 혼합갭필막(25)을 제거하기 위한 디스컴(Descum) 공정을 진행한다.As shown in FIG. 3F, after the exposure and development processes for forming the
여기서, 디스컴 공정은 산소(O2)를 포함하는 가스를 이용한다.Here, the discom process uses a gas containing oxygen (O 2 ).
다음으로, 혼합갭필막(25)의 디스컴공정을 통해 드러나는 이온주입예정영역, 즉 비트라인콘택이 연결될 제1접합층(23)에 할로 이온주입을 진행한다. 이때, 마스크(26a)가 이온주입마스크로 사용된다. Next, halo ion implantation is performed to the ion implantation expected region, ie, the
실험예Experimental Example
1) 폴리하이드로겐실세스퀴옥산과 폴리비닐카보네이트의 공중합체를 2500Å의 높이에 100nm 간격으로 형성된 게이트패턴이 형성된 반도체 기판 상에 1500Å 두께로 도포한 후 400℃의 온도에서 큐어링을 30분동안 진행한다. 이후, 감광제로 KrF용 감광제를 도포한 후 노광 및 현상 공정을 진행하여 90nm DICD(Develope Insfection Critical Dimension)의 L/S 미세 패턴을 형성한다. 이후 이온주입을 위한 오픈지역을 형성하기 위해 산소가 포함된 가스로 디스컴 공정을 진행하여 혼합물을 제거한후 보이드없는 패턴을 형성한다.1) A copolymer of polyhydrogensilsesquioxane and polyvinyl carbonate was applied to a semiconductor substrate on which a gate pattern formed at a height of 2500Å at 100 nm intervals was formed at a thickness of 1500 진행, followed by curing at 400 ° C. for 30 minutes. do. Subsequently, after coating the photosensitive agent for KrF as a photosensitive agent, an exposure and development process are performed to form an L / S fine pattern of 90 nm Development Insfection Critical Dimension (DICD). Then, to form an open area for ion implantation, a descom process is performed with a gas containing oxygen to remove the mixture, thereby forming a voidless pattern.
2) 폴리하이드로겐실세스퀴옥산, 폴리비닐카보네이트 및 폴리말레익안하이드로의 공중합체를 3500Å의 높이에 90nm 간격으로 형성된 게이트패턴이 형성된 반도 체 기판 상에 2000Å 두께로 도포한 후 350℃의 온도에서 큐어링을 30분동안 진행한다. 이후, 감광제로 KrF용 감광제를 도포한 후 노광 및 현상 공정을 진행하여 90nm DICD의 L/S 미세 패턴을 형성한다. 이후 이온주입을 위한 오픈지역을 형성하기 위해 산소가 포함된 가스로 디스컴 공정을 진행하여 혼합물을 제거한후 보이드없는 패턴을 형성한다.2) Copolymer of polyhydrogensilsesquioxane, polyvinyl carbonate and polymaleic anhydrous was applied at a thickness of 2000Å on a semiconductor substrate on which a gate pattern formed at a height of 3500Å at 90 nm intervals was cured at 350 ℃. Run the ring for 30 minutes. Thereafter, the photosensitive agent for KrF is applied as a photosensitizer, followed by an exposure and development process to form an L / S fine pattern of 90nm DICD. Then, to form an open area for ion implantation, a descom process is performed with a gas containing oxygen to remove the mixture, thereby forming a voidless pattern.
3) 폴리하이드로겐실세스퀴옥산, 폴리비닐카보네이트 및 폴리말레익안하이드로의 공중합체를 2800Å의 높이에 80nm 간격으로 형성된 게이트패턴이 형성된 반도체 기판 상에 1700Å 두께로 도포한 후 320℃의 온도에서 큐어링을 30분동안 진행한다. 이후, 감광제로 ArF용 감광제를 도포한 후 노광 및 현상 공정을 진행하여 95nm DICD의 L/S 미세 패턴을 형성한다. 이후 이온주입을 위한 오픈지역을 형성하기 위해 산소가 포함된 가스로 디스컴 공정을 진행하여 혼합물을 제거한후 보이드없는 패턴을 형성한다.3) A copolymer of polyhydrogensilsesquioxane, polyvinyl carbonate and polymaleic anhydro was applied at a thickness of 1800 mm on a semiconductor substrate on which a gate pattern formed at 80 nm intervals at a height of 2800 mm was cured at a temperature of 320 ° C. Continue for 30 minutes. Thereafter, an ArF photosensitive agent is applied as a photosensitive agent, followed by an exposure and development process to form an L / S fine pattern of 95 nm DICD. Then, to form an open area for ion implantation, a descom process is performed with a gas containing oxygen to remove the mixture, thereby forming a voidless pattern.
4) 폴리하이드로겐실세스퀴옥산과 폴리비닐카보네이트의 공중합체를 2800Å의 높이에 110nm 간격으로 형성된 게이트패턴이 형성된 반도체 기판 상에 2400Å 두께로 도포한 후 380℃의 온도에서 큐어링을 30분동안 진행한다. 이후, ArF용 감광제를 도포한 후 노광 및 현상 공정을 진행하여 80nm DICD의 L/S 미세 패턴을 형성한다. 이후 이온주입을 위한 오픈지역을 형성하기 위해 산소가 포함된 가스로 디스컴 공정을 진행하여 혼합물을 제거한후 보이드없는 패턴을 형성한다.4) Applying a copolymer of polyhydrogensilsesquioxane and polyvinyl carbonate to a thickness of 2400 상 에 on a semiconductor substrate on which a gate pattern formed at a height of 2800 110 at 110 nm intervals was cured at a temperature of 380 ° C. for 30 minutes. do. Subsequently, after the ArF photosensitive agent is applied, an exposure and development process is performed to form an L / S fine pattern of 80 nm DICD. Then, to form an open area for ion implantation, a descom process is performed with a gas containing oxygen to remove the mixture, thereby forming a voidless pattern.
5) 폴리하이드로겐실세스퀴옥산과 폴리비닐카보네이트의 공중합체를 2700Å의 높이에 100nm 간격으로 형성된 게이트패턴이 형성된 반도체 기판 상에 1800Å 두께로 도포한 후 400℃의 온도에서 큐어링을 30분동안 진행한다. 이후, KrF용 감광제를 도포한 후 노광 및 현상 공정을 진행하여 90nm DICD의 L/S 미세 패턴을 형성한다. 이후 이온주입을 위한 오픈지역을 형성하기 위해 산소가 포함된 가스로 디스컴 공정을 진행하여 혼합물을 제거한후 보이드없는 패턴을 형성한다.5) Applying a copolymer of polyhydrogensilsesquioxane and polyvinyl carbonate to a thickness of 1800Å on a semiconductor substrate formed with a gate pattern formed at 100 nm intervals at a height of 2700Å and curing for 30 minutes at a temperature of 400 ℃ do. Thereafter, the photosensitive agent for KrF is applied, followed by exposure and development processes to form an L / S fine pattern of 90 nm DICD. Then, to form an open area for ion implantation, a descom process is performed with a gas containing oxygen to remove the mixture, thereby forming a voidless pattern.
6) 폴리하이드로겐실세스퀴옥산과 폴리비닐카보네이트의 공중합체를 3000Å의 높이에 120nm 간격으로 형성된 게이트패턴이 형성된 반도체 기판 상에 2500Å 두께로 도포한 후 420℃의 온도에서 큐어링을 30분동안 진행한다. 이후, KrF용 감광제를 도포한 후 노광 및 현상 공정을 진행하여 100nm DICD의 L/S 미세 패턴을 형성한다. 이후 이온주입을 위한 오픈지역을 형성하기 위해 산소가 포함된 가스로 디스컴 공정을 진행하여 혼합물을 제거한후 보이드없는 패턴을 형성한다.6) Applying a copolymer of polyhydrogensilsesquioxane and polyvinyl carbonate to a thickness of 2500Å on a semiconductor substrate on which a gate pattern formed at a height of 3000Å at 120 nm intervals was cured at a temperature of 420 ° C. for 30 minutes. do. Thereafter, the photosensitive agent for KrF is applied, followed by an exposure and development process to form an L / S fine pattern of 100 nm DICD. Then, to form an open area for ion implantation, a descom process is performed with a gas containing oxygen to remove the mixture, thereby forming a voidless pattern.
7) 폴리하이드로겐실세스퀴옥산과 폴리에칠렌옥사이드의 공중합체를 1800Å의 높이에 75nm 간격으로 형성된 게이트패턴이 형성된 반도체 기판 상에 1300Å 두께로 도포한 후 430℃의 온도에서 큐어링을 30분동안 진행한다. 이후, VUV용 감광제를 도포한 후 노광 및 현상 공정을 진행하여 73nm DICD의 L/S 미세 패턴을 형성한다. 이후 이온주입을 위한 오픈지역을 형성하기 위해 산소가 포함된 가스로 디스컴 공정을 진행하여 혼합물을 제거한후 보이드없는 패턴을 형성한다.7) Apply a copolymer of polyhydrogensilsesquioxane and polyethylene oxide to a thickness of 1300Å on a semiconductor substrate on which a gate pattern formed at a height of 1800Å at 75 nm intervals is cured at a temperature of 430 ° C. for 30 minutes. . Thereafter, the photosensitive agent for VUV is applied, and then an exposure and development process is performed to form an L / S fine pattern of 73 nm DICD. Then, to form an open area for ion implantation, a descom process is performed with a gas containing oxygen to remove the mixture, thereby forming a voidless pattern.
8) 폴리하이드로겐실세스퀴옥산과 폴리에칠렌옥사이드의 공중합체를 1700Å의 높이에 65nm 간격으로 형성된 게이트패턴이 형성된 반도체 기판 상에 1200Å 두께로 도포한 후 400℃의 온도에서 큐어링을 30분동안 진행한다. 이후, EUV용 감광제를 도포한 후 노광 및 현상 공정을 진행하여 68nm DICD의 L/S 미세 패턴을 형성 한다. 이후 이온주입을 위한 오픈지역을 형성하기 위해 산소가 포함된 가스로 디스컴 공정을 진행하여 혼합물을 제거한후 보이드없는 패턴을 형성한다.8) A copolymer of polyhydrogensilsesquioxane and polyethylene oxide was applied at a thickness of 1200 게이트 on a semiconductor substrate on which a gate pattern formed at 65 nm intervals at a height of 1700Å was applied at a thickness of 1200Å, followed by curing at a temperature of 400 ° C. for 30 minutes. . Thereafter, after the EUV photosensitive agent is applied, an exposure and development process is performed to form an L / S fine pattern of 68 nm DICD. Then, to form an open area for ion implantation, a descom process is performed with a gas containing oxygen to remove the mixture, thereby forming a voidless pattern.
상술한 바와 같이, 본 발명은 폴리하이드로실세스퀴옥산을 포함하는 유기물은 감광제와의 접착력이 우수하여 도포시에도 문제없이 진행하며, 낮은 점도 특성으로 인해 깊은 토폴로지 상에서도 우수한 갭필능력을 보이므로써 보이드가 없다.As described above, in the present invention, the organic material containing polyhydrosilsesquioxane is excellent in adhesion with a photosensitive agent and proceeds without any problems during application. none.
또한, 본 발명에서 사용하는 폴리하이드로 실세스 퀴옥산을 포함하는 유기물은 도포후 베이킹 공정을 거쳐 가교가 진행되므로 이온주입공정시 도펀트의 침투를 방지하므로써 적절한 이온주입 배리어 역할을 한다. 특히, 유기물 전면 도포시 이온주입을 막기 위하여 오픈되어야 하는 지역에도 도포가 되는데, 이는 감광제 패터닝후 식각가스를 이용한 디스컴 공정을 거침으로써 오픈 지역을 잔류 유기물의 발생없이 제거할 수 있다. 이때, 식각되는 유기물은 적용되는 식각가스에 대하여 감광제 대비 빠른 식각속도를 보이므로 디스컴 공정시 인접한 감광제 패턴의 무너짐 없이 오픈 지역의 유기물을 제거할 수 있다.In addition, since the organic material including the polyhydro silses quoxane used in the present invention crosslinks through a baking process after coating, it serves as an appropriate ion implantation barrier by preventing the dopant from penetrating during the ion implantation process. In particular, when the entire surface of the organic material is applied, it is also applied to the area to be opened to prevent ion implantation, which can be removed without the generation of residual organic matter by the decom process using the etching gas after the photosensitive agent patterning. In this case, the organic material to be etched has a faster etching rate than the photosensitive agent with respect to the applied etching gas, so that the organic material in the open area may be removed without collapsing the adjacent photoresist pattern during the descom process.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 2500Å 이상의 깊이와 100nm 이하의 협소한 간격을 갖는 미세 패턴 사이에 유기물과 혼합물이 혼합된 혼합갭필막을 이용하여 갭필하므로써 보이드의 발생을 방지하여 그 상부에 감광제를 이용하여 패터닝하므로써 후속 이온주입공정을 진행하여 리프레시 개선에 따른 반도체소자 특성을 개선할 수 있는 효과가 있다.The present invention described above is prevented from generating voids by using a mixed gap fill film in which an organic material and a mixture are mixed between fine patterns having a depth of 2500 Å or more and a narrow gap of 100 nm or less, thereby patterning by using a photosensitive agent thereon. By proceeding the ion implantation process, there is an effect that can improve the characteristics of the semiconductor device according to the refresh improvement.
또한, 본 발명은 100nm 이하의 L/S 미세 패턴 형성시 큰 효과를 기대할 수 있으며, 이에 따른 반도체소자 제조시 공정 안정화와 수율 향상을 기대할 수 있는 효과가 있다.
In addition, the present invention can be expected to have a great effect when forming the L / S fine pattern of less than 100nm, according to this there is an effect that can be expected to stabilize the process and yield improvement when manufacturing a semiconductor device.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040087709A KR100596422B1 (en) | 2004-10-30 | 2004-10-30 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040087709A KR100596422B1 (en) | 2004-10-30 | 2004-10-30 | Method for fabricating semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060038614A KR20060038614A (en) | 2006-05-04 |
KR100596422B1 true KR100596422B1 (en) | 2006-07-06 |
Family
ID=37146088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040087709A KR100596422B1 (en) | 2004-10-30 | 2004-10-30 | Method for fabricating semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100596422B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020058260A (en) * | 2000-12-29 | 2002-07-12 | 박종섭 | Manufacturing method for semiconductor device |
KR20030003306A (en) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | Method for fabricating a landing plug of semiconductor device |
KR20050094411A (en) * | 2002-12-26 | 2005-09-27 | 닛산 가가쿠 고교 가부시키 가이샤 | Alkali-soluble gap filling material forming composition for lithography |
-
2004
- 2004-10-30 KR KR1020040087709A patent/KR100596422B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020058260A (en) * | 2000-12-29 | 2002-07-12 | 박종섭 | Manufacturing method for semiconductor device |
KR20030003306A (en) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | Method for fabricating a landing plug of semiconductor device |
KR20050094411A (en) * | 2002-12-26 | 2005-09-27 | 닛산 가가쿠 고교 가부시키 가이샤 | Alkali-soluble gap filling material forming composition for lithography |
Also Published As
Publication number | Publication date |
---|---|
KR20060038614A (en) | 2006-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3287459B2 (en) | Method for manufacturing semiconductor device | |
JP3245114B2 (en) | Method of manufacturing semiconductor device having sidewall spacer | |
JP4427562B2 (en) | Pattern formation method | |
JP3117428B2 (en) | Method for forming semiconductor device with enhanced latch-up resistance | |
JP4046436B2 (en) | Contact formation method for semiconductor device | |
US20010014512A1 (en) | Ultra-thin resist shallow trench process using high selectivity nitride etch | |
JP2016201542A (en) | Subtractive method for creating dielectric isolation structure within open feature | |
US7323292B2 (en) | Process for using photo-definable layers in the manufacture of semiconductor devices and resulting structures of same | |
EP0859400A2 (en) | Improvements in or relating to integrated circuits | |
KR100596422B1 (en) | Method for fabricating semiconductor device | |
KR101654048B1 (en) | Semiconductor device using double patterning technology and method for manufacturing same | |
KR20060122139A (en) | Method for fabricating flash memory device | |
KR20080004215A (en) | Method for forming semiconductor device | |
US20060003571A1 (en) | Method for forming contact hole in semiconductor device | |
KR20060028220A (en) | Method for fabricating semidonductor device | |
JP2004221104A (en) | Semiconductor device and manufacturing method therefor | |
JPH11163163A (en) | Manufacture of semiconductor device | |
JP2836530B2 (en) | Method for manufacturing semiconductor device | |
KR100764426B1 (en) | Preparing method of semiconductor device comprising process for mask pattern of ion implantation | |
US6716720B2 (en) | Method for filling depressions on a semiconductor wafer | |
KR19990053223A (en) | Gate oxide film formation method of a semiconductor device | |
KR100532839B1 (en) | Method for manufacturing shallow trench of semiconductor device | |
JPH11330384A (en) | Transistor structure and manufacture thereof | |
JPH0467648A (en) | Manufacture of semiconductor device | |
KR20070025576A (en) | Method of fabricating the recessed gate cell using cell-halo implantation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |