KR100594837B1 - Circuit board and method for manufacturing the same - Google Patents

Circuit board and method for manufacturing the same Download PDF

Info

Publication number
KR100594837B1
KR100594837B1 KR1020047012733A KR20047012733A KR100594837B1 KR 100594837 B1 KR100594837 B1 KR 100594837B1 KR 1020047012733 A KR1020047012733 A KR 1020047012733A KR 20047012733 A KR20047012733 A KR 20047012733A KR 100594837 B1 KR100594837 B1 KR 100594837B1
Authority
KR
South Korea
Prior art keywords
circuit board
alignment mark
wiring pattern
insulating base
transparent
Prior art date
Application number
KR1020047012733A
Other languages
Korean (ko)
Other versions
KR20040086388A (en
Inventor
고바야시가츠요시
Original Assignee
신도 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신도 덴시 고교 가부시키가이샤 filed Critical 신도 덴시 고교 가부시키가이샤
Publication of KR20040086388A publication Critical patent/KR20040086388A/en
Application granted granted Critical
Publication of KR100594837B1 publication Critical patent/KR100594837B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

먼저, 가요성을 갖고, 테이프 형상이고 투명 또는 반투명의 절연 베이스(11)에 스프로킷 홀(12) 및 디바이스 홀(14)을 형성한다. 다음에 절연 베이스의 표면에 도전체를 라미네이션하여 도전층을 형성한다. 이어서, 그 도전층의 원하는 개소를 에칭하여 배선 패턴(13) 및 얼라인먼트 마크(15)를 형성한다. 이어서, 배선 패턴의 단자부분 및 얼라인먼트 마크 이외의 장소에 솔더레지스트층(16)을 형성한다. 최후에, 얼라인먼트 마크의 주위에서 절연 베이스상에, 회로기판의 표리에 광을 투과하여, 얼라인먼트 마크의 위치를 확인할 수 있도록, 그 표면이 투명 또는 반투명의 투명층(17)을 형성하여, 회로기판을 얻는다.

Figure 112004036640311-pct00001

절연 베이스, 스프로킷 홀, 디바이스 홀, 배선 패턴, 얼라인먼트 마크, 솔더레지스트층, 회로기판, 투명층

First, the sprocket hole 12 and the device hole 14 are formed in the insulating base 11 which is flexible, tape-shaped, and transparent or translucent. Next, the conductor is laminated on the surface of the insulating base to form a conductive layer. Next, desired portions of the conductive layer are etched to form the wiring pattern 13 and the alignment mark 15. Next, the soldering resist layer 16 is formed in the place other than the terminal part of an wiring pattern, and an alignment mark. Finally, a transparent or translucent transparent layer 17 is formed on the surface of the circuit board to allow light to pass through the front and back of the circuit board around the alignment mark so that the position of the alignment mark can be confirmed. Get

Figure 112004036640311-pct00001

Insulation base, sprocket hole, device hole, wiring pattern, alignment mark, solder resist layer, circuit board, transparent layer

Description

회로기판 및 회로기판의 제조 방법{CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME

본 발명은, 예를 들면 전자부품을 설치하는 회로기판 및 그와 같은 회로기판의 제조 방법에 관한 것이다. 특히, 배선 패턴을 미세화하는 동시에 고집적화한 회로기판 및 그와 같은 회로기판의 제조 방법에 관한 것이다. TECHNICAL FIELD This invention relates to the circuit board which installs an electronic component, for example, and the manufacturing method of such a circuit board. In particular, the present invention relates to a circuit board having a finer wiring pattern and a higher integration, and a method of manufacturing such a circuit board.

종래, 회로기판은, 예를 들면 이하의 공정에 의해 제조하고 있었다. Conventionally, the circuit board was manufactured by the following process, for example.

우선, 가요성을 갖고, 테이프 형상이고 투명 또는 반투명의 절연 베이스에 스프로킷 홀 및 디바이스 홀을 설치한다. 다음에 절연 베이스의 표면에 동박을 라미네이션 한다. 이어서, 그 동박의 원하는 개소를 에칭하여 배선 패턴 및 얼라인먼트 마크를 형성한다. 다음에 배선 패턴의 단자부분 및 얼라인먼트 마크 이외의 장소에 솔더레지스트층을 형성하여, 회로기판을 얻는다. First, sprocket holes and device holes are provided in a flexible, tape-shaped, transparent or translucent insulating base. Next, the copper foil is laminated on the surface of the insulating base. Next, desired locations of the copper foil are etched to form wiring patterns and alignment marks. Next, a solder resist layer is formed at a place other than the terminal portion of the wiring pattern and the alignment mark to obtain a circuit board.

다음에, 회로기판의 이면측에 설치하는 광원으로부터 광을 쬐고, 투과한 광을, 표면측에 설치하는 수광소자로 수광하고, 상기한 얼라인먼트 마크의 위치를 확인함으로써, 회로기판의 단자부분의 위치를 인식하고, 그 회로기판에 전자부품을 설치한다. Next, the position of the terminal portion of the circuit board is made by irradiating light from a light source provided on the rear surface side of the circuit board, receiving the transmitted light with a light receiving element provided on the surface side, and confirming the position of the alignment mark described above. Recognize and install electronic components on the circuit board.

최후에, 전자부품을 수지로 밀봉하고나서, 배선 패턴의 하나하나를 타발하 여, 회로기판 패키지를 얻고 있었다. Lastly, after sealing the electronic components with resin, one by one of the wiring patterns was punched out to obtain a circuit board package.

그런데, 근년, 전자기기가 소형화됨에 따라, 회로기판 패키지의 크기도 소형화하는 것이 요망된다. 그 요망을 채우기 위해서, 회로기판의 배선 패턴도 미세화하는 동시에 고집적화 하는 것이 필요하게 된다. 배선 패턴을 미세화하는 동시에 고집적화하면, 배선 패턴의 단자간격 및 단자폭이 좁아져, 절연 베이스와 배선 패턴과의 접착 면적이 적어지기 때문에, 절연 베이스로부터 배선 패턴이 박리되는 경우가 있어 문제가 되고 있었다. However, in recent years, as electronic devices are downsized, it is desired to downsize the circuit board package. In order to satisfy the demand, it is necessary to make the wiring pattern of the circuit board fine and at the same time high integration. When the wiring pattern is miniaturized and highly integrated, the terminal spacing and the terminal width of the wiring pattern are narrowed, and the adhesion area between the insulating base and the wiring pattern is reduced, so that the wiring pattern may peel off from the insulating base. .

그래서, 그 문제를 해결하기 위해서, 절연 베이스의 배선 패턴을 형성하는 면을 거칠게 하여, 접착 면적을 늘림으로써, 절연 베이스와 배선 패턴과의 밀착성을 향상하고 있었다. Therefore, in order to solve the problem, the adhesiveness between an insulating base and a wiring pattern was improved by making the surface which forms the wiring pattern of an insulating base rough, and increasing an adhesive area.

그러나, 그와 같이 절연 베이스와 배선 패턴과의 밀착성을 향상한 회로기판에, 상기한 바와 같이 전자부품을 실장하는 경우, 도 8에 도시하는 바와 같이, 절연 베이스(2)의 이면측으로부터 쬔 광(1)이, 절연 베이스(2)의 표면을 투과할 때, 그 표면을 거칠게 하고 있기 때문에, 굴절 또는 반사하고, 광이 산란하게 된다. 따라서, 수광소자에 의해 얼라인먼트 마크(3)의 위치를 확인할 수 없고, 예를 들면 회로기판의 단자부분의 위치를 인식할 수 없기 때문에, 회로기판에 전자부품을 실장할 수 없어 문제가 되고 있었다. However, in the case where the electronic component is mounted on the circuit board which has improved the adhesion between the insulating base and the wiring pattern as described above, as shown in FIG. 8, light is emitted from the back side of the insulating base 2. When (1) passes through the surface of the insulating base 2, the surface is roughened, so that the surface is refracted or reflected and light is scattered. Therefore, since the position of the alignment mark 3 cannot be confirmed by a light receiving element, for example, the position of the terminal part of a circuit board cannot be recognized, it has become a problem because an electronic component cannot be mounted on a circuit board.

그래서, 본 발명의 제 1 목적은, 회로기판에 있어서, 회로기판의 광투과성을 향상하여 얼라인먼트 마크의 위치를 확실하게 확인 가능하게 하여, 전자부품을 정확하게 실장할 수 있도록 하는 것에 있다. Accordingly, a first object of the present invention is to improve the light transmittance of a circuit board so that the position of the alignment mark can be reliably confirmed, and the electronic component can be accurately mounted.

본 발명의 제 2 목적은, 회로기판에 있어서, 공정수를 줄여서 코스트의 저감을 도모하는 동시에, 회로기판의 광투과성을 향상하여 얼라인먼트 마크의 위치를 확실하게 확인 가능하게 하여, 전자부품을 정확하게 실장할 수 있게 하는 것에 있다. The second object of the present invention is to reduce the number of steps in the circuit board, to reduce the cost, to improve the light transmittance of the circuit board, and to reliably confirm the position of the alignment mark, thereby accurately mounting the electronic component. It's about making it possible.

본 발명의 제 3 목적은, 회로기판에 있어서, 회로기판의 광투과성을 한층더 향상하여 얼라인먼트 마크의 위치를 확실하게 확인 가능하게 하여 전자부품을 정확하게 실장할 수 있게 하는 것에 있다. A third object of the present invention is to further improve the light transmittance of a circuit board so that the position of the alignment mark can be confirmed reliably so that the electronic component can be accurately mounted.

본 발명의 제 4 목적은, 회로기판의 제조 방법에 있어서, 회로기판의 광투과성을 향상하여 얼라인먼트 마크의 위치를 확실하게 확인 가능하게 하여 전자부품을 정확하게 실장할 수 있게 하는 것에 있다. A fourth object of the present invention is to improve the light transmittance of a circuit board so that the position of an alignment mark can be confirmed reliably in the manufacturing method of a circuit board so that an electronic component can be mounted correctly.

그 때문에, 제 1 발명은, 상기 제 1 목적을 달성하기 위해, 투명 또는 반투명의 절연 베이스상에, 배선 패턴 및 얼라인먼트 마크가 형성되는 회로기판에 있어서, 얼라인먼트 마크의 주위에서 절연 베이스상에, 회로기판의 표리에 광을 투과하고, 얼라인먼트 마크의 위치를 확인할 수 있도록 투명층이 형성되는 것을 특징으로 한다. Therefore, in order to achieve the said 1st objective, the 1st invention is a circuit board in which the wiring pattern and the alignment mark are formed on the transparent or translucent insulating base, On the insulating base around an alignment mark, It is characterized in that the transparent layer is formed so as to transmit light to the front and back of the substrate and to confirm the position of the alignment mark.

따라서, 제 1 발명에 의하면, 절연 베이스와 투명층과의 경계면 및 투명층의 표면에서의 광의 산란을 막기 위해서, 회로기판의 광투과성을 향상하여 얼라인먼트 마크의 위치를 확실하게 확인 가능하게 하여, 전자부품을 정확하게 실장할 수 있다. Therefore, according to the first aspect of the present invention, in order to prevent scattering of light at the interface between the insulating base and the transparent layer and the surface of the transparent layer, the light transmittance of the circuit board is improved and the position of the alignment mark can be reliably confirmed, thereby providing an electronic component. Can be mounted correctly.

더욱이, 그와 같이 회로기판의 광투과성을 향상하면, 절연 베이스의 배선 패턴 형성면을 거칠게 하는 것을 가능하게 하고, 그것에 의해 절연 베이스와 배선 패턴과의 밀착성을 한층더 향상하는 것을 가능하게 하기 때문에, 절연 베이스로부터 배선 패턴이 박리되는 것을 없앨 수 있으므로, 그것에 의해 배선 패턴을 미세화하는 동시에 고집적화하는 것을 가능하게 하여, 회로기판 패키지를 소형화 할 수도 있다. Furthermore, when the light transmittance of the circuit board is thus improved, it becomes possible to roughen the wiring pattern forming surface of the insulating base, thereby making it possible to further improve the adhesion between the insulating base and the wiring pattern. Since it is possible to eliminate the peeling of the wiring pattern from the insulating base, it is possible to miniaturize the wiring pattern and to make it highly integrated, thereby miniaturizing the circuit board package.

또, 상기 제 2 목적도 달성하기 위해, 상기한 제 1 발명과 같은 회로기판에 있어서, 배선 패턴을 보호하기 위한 솔더레지스트층을 얼라인먼트 마크의 위치에도 설치하고, 그 솔더레지스트층으로 투명층이 형성되도록 해도 좋다. In addition, in order to achieve the above second object, in the same circuit board as the first invention described above, a solder resist layer for protecting the wiring pattern is provided at the alignment mark position so that a transparent layer is formed from the solder resist layer. You may also

이와 같이 하면, 상기 제 1 발명의 효과에 더하여, 투명층과 솔더레지스트층을 하나의 공정으로 형성하므로, 공정수를 줄여서 코스트의 저감을 도모할 수 있다. In this case, in addition to the effects of the first invention, the transparent layer and the solder resist layer are formed in one step, so that the number of steps can be reduced and the cost can be reduced.

더욱이, 상기 제 3 목적도 달성하기 위해, 상기한 제 1 발명과 같은 회로기판에 있어서, 투명층의 표면이 평활하게 형성되도록 해도 좋다. Further, in order to achieve the above third object, in the circuit board as in the first invention described above, the surface of the transparent layer may be formed smoothly.

이와 같이 하면, 상기 제 1 발명의 효과에 더하여, 투명층의 표면에서의 광의 산란을 한층더 방지하므로, 회로기판의 광투과성을 한층더 향상하여 얼라인먼트 마크의 위치를 확실하게 확인 가능하게 하여, 전자부품을 정확하게 설치할 수 있다. This further prevents light scattering on the surface of the transparent layer in addition to the effects of the first invention, thereby further improving the light transmittance of the circuit board, making it possible to reliably confirm the position of the alignment mark. Can be installed correctly.

제 2 발명은, 상기 제 4 목적을 달성하기 위해, 회로기판의 제조 방법에 있어서, 투명 또는 반투명의 절연 베이스 상에, 배선 패턴 및 얼라인먼트 마크를 형 성하고나서, 얼라인먼트 마크의 주위에서 절연 베이스상에, 회로기판의 표리에 광을 투과하여, 얼라인먼트 마크의 위치를 확인할 수 있도록 투명층을 형성하는 것을 특징으로 한다. According to a second aspect of the present invention, in order to achieve the fourth object, in a method of manufacturing a circuit board, a wiring pattern and an alignment mark are formed on a transparent or translucent insulating base, and then on the insulating base around the alignment mark. The transparent layer is formed so as to transmit light to the front and back of the circuit board so that the position of the alignment mark can be confirmed.

따라서, 제 2 발명에 의하면, 절연 베이스와 투명층과의 경계면 및 투명층의 표면에서의 광의 산란을 방지하기 위해서, 회로기판의 광투과성을 향상해서 얼라인먼트 마크의 위치를 확실하게 확인 가능하게 하여, 전자부품을 정확하게 실장할 수 있다. Therefore, according to the second aspect of the present invention, in order to prevent scattering of light on the interface between the insulating base and the transparent layer and on the surface of the transparent layer, the light transmittance of the circuit board is improved and the position of the alignment mark can be reliably confirmed, and thus the electronic component Can be correctly mounted.

더욱이, 그와 같이 회로기판의 광투과성을 향상하면, 절연 베이스의 배선 패턴 형성면을 거칠게 하는 것을 가능하게 하여, 그것에 의해 절연 베이스와 배선 패턴의 밀착성을 한층더 향상하는 것을 가능하게 하기 위해서, 절연 베이스로부터 배선 패턴이 박리되는 것을 없앨 수 있으므로, 그것에 의해 배선 패턴을 미세화하는 동시에 고집적화하는 것을 가능하게 하여, 회로기판 패키지를 소형화 할 수도 있다. Moreover, in order to improve the light transmittance of a circuit board in this way, it is possible to make the wiring pattern formation surface of an insulation base rough, and to make it possible to improve the adhesiveness of an insulation base and a wiring pattern further by this, insulation Since peeling of a wiring pattern from a base can be eliminated, it becomes possible to refine | miniaturize a wiring pattern and to make high integration, and to miniaturize a circuit board package.

도 1은, 본 발명에 의한 회로기판의 제조 방법의 1예를 도시하는 공정　설명도이다. 1 is a process diagram illustrating one example of a method of manufacturing a circuit board according to the present invention.

도 2는, 배선 패턴을 형성후의 (A)는, 평면도, (B)는, 그 X부의 부분확대도, (C)는, 그 Y-Y선에서의　단면도이다. 2: (A) is a top view after forming a wiring pattern, (B) is a partial enlarged view of the X part, (C) is a sectional view in the Y-Y line.

도 3은，솔더레지스트층 형성후의 (A)는, 평면도, (B)은, 그 X부의 부분확대도, (C)는, 그 Y-Y선에서의 단면도이다. 3 is a plan view after forming the solder resist layer, (B) is a partially enlarged view of the X portion thereof, and (C) is a sectional view taken along the line Y-Y.

도 4는，투명층 형성후로서, 본 발명에 의한 회로기판의 1예를 도시하고, (A)는, 평면도, (B)는, 그 X부의 부분확대도, (C)는, 그 Y-Y선에서의 단면도이다. Fig. 4 shows an example of a circuit board according to the present invention after the formation of the transparent layer, where (A) is a plan view, (B) is a partially enlarged view of the X portion, and (C) is a YY line. It is a cross section of.

도 5는, 회로기판에 전자부품을 설치하는 상태를 설명하는 측면도이다. 5 is a side view illustrating a state in which an electronic component is attached to a circuit board.

도 6은, 본 발명에 의한 회로기판의 투과광을 설명하는 부분확대 단면도이다. 6 is a partially enlarged cross-sectional view illustrating the transmitted light of the circuit board according to the present invention.

도 7은, 본 발명에 의한 회로기판의 다른 예를 도시하고, (A)는, 평면도, (B)는, 그 X부의 부분확대도, (C)는, 그 Y-Y선에서의 단면도이다. Fig. 7 shows another example of the circuit board according to the present invention, (A) is a plan view, (B) is a partially enlarged view of the X portion thereof, and (C) is a sectional view taken along the line Y-Y.

도 8은, 종래의 회로기판의 투과광을 설명하는 부분확대 단면도이다. 8 is a partially enlarged cross-sectional view illustrating transmitted light of a conventional circuit board.

이하, 도면을 참조하면서, 본 발명의 실시형태에 대하여 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described, referring drawings.

도 1에는, 본 발명에 의한 회로기판의 제조 방법의 1예를 도시한다. 1 shows one example of a method of manufacturing a circuit board according to the present invention.

준비로서, 가요성을 갖고, 테이프 형상으로 투명 또는 반투명의 절연 베이스를 준비한다. 그 절연 베이스의 표면은, 후술하는 배선 패턴과의 밀착성을 향상하기 위해서, 거칠게 하고 있다. As a preparation, the insulating base which has flexibility and is transparent or translucent in a tape form is prepared. The surface of this insulating base is roughened in order to improve adhesiveness with the wiring pattern mentioned later.

그 절연 베이스의 재료로서는, 예를 들면 폴리이미드계 수지, 에폭시계 수지, 액정 폴리머 또는 그것들을 포함하는 수지 등을 사용한다. As the material of the insulating base, for example, polyimide resin, epoxy resin, liquid crystal polymer, resin containing them or the like is used.

우선, 금형으로 펀칭하고, 그 절연 베이스에, 스프로킷 홀 및 디바이스 홀 등을 설치한다(펀치 공정). First, it punches with a metal mold | die, and installs a sprocket hole, a device hole, etc. in the insulating base (punch process).

다음에, 그 절연 베이스의 표면에, 도전체 예를 들면 동박을 라미네이트법에 의해 첩부하여, 도전층을 형성한다(도전층 형성 공정). Next, a conductor, for example, copper foil, is affixed on the surface of the insulating base by a laminating method to form a conductive layer (conductive layer forming step).                 

이어서, 그 도전층의 원하는 장소를 에칭하여, 배선 패턴 및 얼라인먼트 마크를 형성한다(배선 패턴 형성 공정). Next, a desired place of the conductive layer is etched to form a wiring pattern and an alignment mark (wiring pattern forming step).

그것들의 배선 패턴 및 얼라인먼트 마크를 형성하기 위해서는, 예를 들면 도전층의 표면에 레지스트를 균일하게 도포한 후, 그 레지스트를 노광하여 노광 부분을 경화하고, 경화되어 있지 않은 부분을 제거하여 원하는 배선 패턴 및 얼라인먼트 마크에 대응하는 레지스트를 남긴다. 또는, 레지스트를 노광하여 노광 부분을 용해 제거하여, 원하는 배선 패턴 및 얼라인먼트 마크에 대응하는 레지스트를 남긴다. 그 후, 그 남긴 레지스트를 마스킹재로 하여, 예를 들면 염화제이철의 에칭 용액에 침지시켜, 마스킹재가 없는 장소의 도전층을 용출한다. 그렇게 하면, 절연 베이스의 표면에는, 마스킹재가 있는 장소의 도전층이 남고, 그 후에 그 마스킹재를 도전층으로부터 박리한다(서브트랙티브법). 이것에 의해, 배선 패턴 및 얼라인먼트 마크가 얻어진다. In order to form these wiring patterns and alignment marks, for example, after applying a resist uniformly to the surface of the conductive layer, the resist is exposed to cure the exposed portion, and the uncured portion is removed to remove the desired wiring pattern. And a resist corresponding to the alignment mark. Alternatively, the resist is exposed to dissolve and remove the exposed portion, leaving a resist corresponding to the desired wiring pattern and alignment mark. Thereafter, the remaining resist is used as a masking material, for example, immersed in an etching solution of ferric chloride, and the conductive layer in the place without the masking material is eluted. Then, the conductive layer of the place where a masking material exists is left in the surface of an insulating base, and the masking material is peeled off from a conductive layer after that (subtractive method). As a result, a wiring pattern and an alignment mark are obtained.

상기한 공정을 거치면, 예를 들면 도 2에 도시하는 바와 같이, 절연 베이스(11)의 양측에, 스프로킷 홀(12)이 형성되고, 절연 베이스(11)의 표면에, 배선 패턴(13)이 형성되고, 그 배선 패턴(13)의 예를 들면 거의 중앙에, 직사각형 형상의 디바이스 홀(14)이 설치되고, 그 디바이스 홀(14)의 각 코너 근방에, 십자형상의 얼라인먼트 마크(15)가 형성된다. Through the above process, for example, as shown in FIG. 2, the sprocket holes 12 are formed at both sides of the insulating base 11, and the wiring pattern 13 is formed on the surface of the insulating base 11. A rectangular device hole 14 is formed in the center of the wiring pattern 13, for example, and a cross-shaped alignment mark 15 is formed near each corner of the device hole 14. do.

또한, 그 얼라인먼트 마크(15)는, 용이하게 형성할 수 있고, 또한 인식하기 쉬운 형상인 것이 바람직하다. 따라서, 상기한 +자 이외에, 원 등의 형상으로 해도 좋다. Moreover, it is preferable that the alignment mark 15 is a shape which can be easily formed and is easy to recognize. Therefore, it is good also as a circle shape etc. other than said + character.                 

다음에, 절연 베이스(11)의 표면에서, 그 배선 패턴(13)의 단자부분 및 얼라인먼트 마크(15) 이외의 개소에, 솔더레지스트를 도포하고나서, 예를 들면 열처리나 자외선 처리를 시행하여 경화하고, 도 3에 도시하는 바와 같이 배선 패턴(13)을 보호하기 위한 솔더 레지스트층(16)을 형성한다(솔더레지스트층 형성 공정). 또한, 노광 현상형의 솔더레지스트에서는, 완전히 경화시키기 전에 노광 현상, 가건조 등의 공정이 더해진다. Next, on the surface of the insulating base 11, a solder resist is applied to a portion other than the terminal portion of the wiring pattern 13 and the alignment mark 15, and then hardened by, for example, heat treatment or ultraviolet treatment. 3, the soldering resist layer 16 for protecting the wiring pattern 13 is formed (solder resist layer forming process). In addition, in the exposure development type soldering resist, processes such as exposure development and temporary drying are added before completely curing.

다음에, 얼라인먼트 마크(15)의 주위에서 절연 베이스(11)의 표면에, 회로기판의 표리에 광을 투과하고, 얼라인먼트 마크(15)의 위치를 확인할 수 있도록 투명층(17)을 형성하여(투명층 형성 공정), 도 4에 도시하는 바와 같이 회로기판으로 한다. Next, the transparent layer 17 is formed on the surface of the insulating base 11 around the alignment mark 15 so as to transmit light to the front and back of the circuit board and to confirm the position of the alignment mark 15 (transparent layer). Forming step), as shown in FIG. 4.

또한, 그 투명층(17)의 재료에는, 투명 또는 반투명의 수지, 예를 들면 폴리이미드계 수지, 에폭시계 수지, 우레탄계 수지, 아크릴계 수지 및 그것들의 복수를 포함하는 수지 등이 있다. In addition, the material of the transparent layer 17 includes transparent or semitransparent resins such as polyimide resins, epoxy resins, urethane resins, acrylic resins, and resins containing a plurality thereof.

또, 그 투명층(17)을 형성하는 방법에는, 예를 들면 액상의 수지를 도포하고나서, 그 수지를 경화하는 방법, 또는 필름 형상의 경화한 수지를 첩부하는 방법 등이 있다. Moreover, as a method of forming the transparent layer 17, after apply | coating liquid resin, the method of hardening the resin, the method of sticking cured resin of film form, etc. are mentioned, for example.

다음에 그와 같은 회로기판에 있어서, 예를 들면 도 5에 도시하는 바와 같이, 그 회로기판(18)의 이면측에 원하는 간격으로 설치한 복수의 광원(19)으로부터 광을 쬐고, 투과한 광을, 표면측에 원하는 간격으로 설치한 복수의 수광소자(20)로 수광하여, 얼라인먼트 마크(5)의 위치를 확인한다. Next, in such a circuit board, for example, as shown in FIG. 5, light is transmitted through a plurality of light sources 19 provided at desired intervals on the back side of the circuit board 18 at a desired interval. Is received by a plurality of light receiving elements 20 provided at desired intervals on the surface side, and the position of the alignment mark 5 is confirmed.                 

이 때, 상기한 바와 같이, 얼라인먼트 마크(15)의 주위에서 절연 베이스(11)의 표면에, 회로기판의 표리에 광을 투과하여, 얼라인먼트 마크(15)의 위치를 확인할 수 있도록 투명층(17)을 형성하고, 도 6에 도시하는 바와 같이, 절연 베이스(11)와 투명층(17)과의 경계면 및 투명층(17)의 표면에서의 광의 산란을 방지하기 위해서, 예를 들면 얼라인먼트 마크(15)의 주위에 쬐는 광은, 회로기판(18)을 투과할 때, 산란하지 않고 투과할 수가 있다. At this time, as described above, the transparent layer 17 so as to transmit the light to the front and back of the circuit board around the alignment mark 15 to confirm the position of the alignment mark 15. 6, in order to prevent scattering of light on the interface between the insulating base 11 and the transparent layer 17 and on the surface of the transparent layer 17, for example, the alignment marks 15 The light that is exposed to the surroundings can pass through the circuit board 18 without being scattered.

한편, 예를 들면 얼라인먼트 마크(15)에 쬐는 광은, 그 얼라인먼트 마크(15)에 의해 차단된다. On the other hand, the light which hits the alignment mark 15 is interrupted by the alignment mark 15, for example.

따라서, 그 광이 차단된 개소는, 그림자로서 인식되고, 그 그림자로부터 얼라인먼트 마크(15)의 위치를 확인한다. Therefore, the location where the light was interrupted is recognized as a shadow, and the position of the alignment mark 15 is confirmed from the shadow.

그리고 도 5에 도시하는 바와 같이, 회로기판(18)의 상방에 설치한 전자부품(21) 또는 회로기판(18)중 한쪽을 이동하고, 혹은 전자부품(21) 및 회로기판(18) 양쪽을 이동하여, 얼라인먼트 마크(15)가 원하는 위치가 되었을 때, 회로기판(18)의 디바이스 홀에 전자부품(21)을 탑재하고나서, 전자부품(21)의 단자와 배선 패턴(13)의 단자부분을 접속하고, 전자부품(21)을 회로기판(18)에 자동가공으로 실장한다(실장 공정). As shown in FIG. 5, one of the electronic component 21 or the circuit board 18 provided above the circuit board 18 is moved, or both the electronic component 21 and the circuit board 18 are moved. When the alignment mark 15 reaches the desired position, the electronic component 21 is mounted in the device hole of the circuit board 18, and then the terminal of the electronic component 21 and the terminal portion of the wiring pattern 13 are mounted. The electronic component 21 is mounted on the circuit board 18 by automatic machining (mounting process).

또한, 도 5에서는, 회로기판(18)의 표면에 배선 패턴을 형성하고, 전자부품(21)을 회로기판(18)의 상방으로부터 부착하는 예를 도시했지만, 회로기판(18)의 이면에 배선 패턴을 형성하고, 전자부품을 회로기판(18)의 하방으로부터 부착해도 좋다. 더욱이, 회로기판(18)의 이면 또는 양면에 배선 패턴을 형성하고, 전자부품 (21)을 회로기판(18)의 상방 또는 하방으로부터 부착해도 좋다. In addition, in FIG. 5, although the wiring pattern was formed in the surface of the circuit board 18, and the electronic component 21 was attached from the upper side of the circuit board 18, the wiring is shown on the back surface of the circuit board 18. In FIG. A pattern may be formed and the electronic component may be attached from below the circuit board 18. In addition, a wiring pattern may be formed on the back surface or both surfaces of the circuit board 18, and the electronic component 21 may be attached from above or below the circuit board 18.

또, 회로기판(18)의 이면측에 광원(19)을 설치하고, 표면측에 수광소자(20)을 설치하는 예를 도시했는데, 그것들의 설치 위치를 반대로 해도 좋다. Moreover, although the example where the light source 19 is provided in the back surface side of the circuit board 18 and the light receiving element 20 is provided in the surface side was shown, you may reverse these installation positions.

이어서, 도 1에 도시하는 바와 같이, 전자부품(21)을 실장후, 그 전자부품(21)을 수지에 의해 밀봉한다(밀봉공정). Next, as shown in FIG. 1, after mounting the electronic component 21, the electronic component 21 is sealed with resin (sealing process).

최후에, 배선 패턴(13)의 하나하나를 타발하여(타발 공정), 회로기판 패키지를 얻는다. Finally, one by one of the wiring patterns 13 is punched out (pulling step) to obtain a circuit board package.

또한, 상기에는, 얼라인먼트 마크(15)의 위치를 확인하는 것을 이용하여, 회로기판(18)의 디바이스 홀에 전자부품(21)을 탑재하고나서, 전자부품(21)의 단자와 배선 패턴(13)의 단자부분만을 접속하고, 전자부품(21)을 회로기판(18)에 자동가공으로 실장하는 예를 나타냈지만, 그 이용 방법은 이것에 한정되지 않는다. 예를 들면 얼라인먼트 마크(15)의 위치를 확인하는 것을 이용하여, 배선 패턴(13)의 단자부분에 땜납 볼을 형성하는 것, 그 땜납 볼과 다른 전자부품을 접속하는 것, 또는 배선 패턴(13)의 단자부분과 전자부품의 단자를 접속하는 와이어본딩 등에도 이용할 수 있다. In addition, after mounting the electronic component 21 in the device hole of the circuit board 18 by confirming the position of the alignment mark 15 above, the terminal and wiring pattern 13 of the electronic component 21 are carried out. An example is shown in which only the terminal portion of the terminal) is connected and the electronic component 21 is automatically mounted on the circuit board 18. However, the method of use is not limited thereto. For example, forming a solder ball in the terminal portion of the wiring pattern 13 by checking the position of the alignment mark 15, connecting the solder ball and other electronic components, or wiring pattern 13 It can also be used for the wire bonding connecting the terminal part of the terminal) and the terminal of an electronic component.

더욱이, 상기에는, 배선 패턴(13)과 얼라인먼트 마크(15)를 각각 별도로 설치하는 예를 나타냈지만, 배선 패턴의 일부를 얼라인먼트 마크로서 사용하여, 회로기판의 위치를 확인해도 좋다. Moreover, although the example which provided the wiring pattern 13 and the alignment mark 15 separately was shown above, you may confirm the position of a circuit board using a part of wiring pattern as an alignment mark.

그런데, 상기에는, 테이프 형상의 절연 베이스(11)를 준비하는 예를 나타냈지만, 판 형상의 것을 준비해도 좋다. By the way, although the example which prepares the tape-shaped insulating base 11 was shown above, you may prepare a plate-shaped thing.                 

또, 상기에는, 펀치 공정에 있어서, 테이프 형상의 절연 베이스(11)에 스프로킷 홀(12)을 설치하는 예를 나타냈는데, 판 형상의 절연 베이스를 사용하는 경우에는 그것을 설치할 필요는 없다. 더욱이, 전자부품을 탑재하는 구멍으로서, 디바이스 홀(14)을 설치하는 예를 나타냈는데, 전자부품을 실장하지 않을 경우, 그것을 설치할 필요는 없다. 또한 스프로킷 홀(12) 및 디바이스 홀(14)을 설치하는 예를 나타냈지만, 다른 구멍을 설치해도 좋다. Moreover, although the example which provided the sprocket hole 12 in the tape-shaped insulating base 11 in the punching process was shown above, when using a plate-shaped insulating base, it is not necessary to provide it. Moreover, although the example which provided the device hole 14 was shown as a hole for mounting an electronic component, when it is not mounted, it is not necessary to provide it. Moreover, although the example which provided the sprocket hole 12 and the device hole 14 was shown, you may provide another hole.

더욱이 또, 상기에는, 도전층 형성 공정에 있어서 라미네이트법을 사용했지만, 도전층(예를 들면 주석박)에 니스 또는 페이스트 형상의 절연 베이스제를 코팅하여 절연 베이스를 형성하는 캐스팅법을 사용해도 좋고, 절연 베이스에 스퍼터링 등으로 도전처리를 하고나서, 그 표면에 도전층(예를 들면 동박)을 도금하는 메탈라이징법을 사용해도 좋다. Moreover, although the lamination method was used in the conductive layer formation process above, the casting method which coats an insulating base agent of a varnish or paste shape to a conductive layer (for example, tin foil), and may form the insulating base may be used. After the conductive treatment is performed on the insulating base by sputtering or the like, a metallizing method of plating a conductive layer (for example, copper foil) on the surface thereof may be used.

또한 상기에는, 배선 패턴 형성공정에서 서브트랙티브법을 사용했지만, 스퍼터링 등으로 도전처리를 한 절연 베이스를, 노광 현상형 도금 레지스트로 마스킹 하고, 동 도금법에 의해, 원하는 배선 패턴을 형성하는 애디티브법을 사용해도 좋다. In addition, although the subtractive method was used at the wiring pattern formation process, the additive base which masks the insulating base which carried out the conductive process by sputtering etc. with the exposure development type plating resist, and forms a desired wiring pattern by the copper plating method is mentioned. You can use the law.

또한, 통상, 솔더레지스트층 형성 공정 전, 후 또는 전후의 양쪽에, 금, 주석 또는 땜납 등으로, 배선 패턴(13)의 단자부분을 도금하여 외관을 정돈한다. In general, the terminals of the wiring pattern 13 are plated with gold, tin, solder, or the like before, after, or before or after the soldering resist layer forming process to prepare the appearance.

또한 실장 공정에서, 광원(19) 및 수광소자(20)를 복수로 했지만, 단수의 것이라도 좋다. In addition, although the light source 19 and the light receiving element 20 were made into multiple in the mounting process, a single thing may be sufficient.

그런데, 도 7에 도시하는 바와 같이 솔더레지스트로서, 투명 또는 반투명의 재료를 사용하여, 배선 패턴(13)을 보호하기 위한 솔더레지스트층을 얼라인먼트 마크(15)의 위치에도 설치하여, 그 솔더레지스트층으로 투명층(17)을 형성해도 좋다. By the way, as shown in FIG. 7, the soldering resist layer for protecting the wiring pattern 13 is provided also in the position of the alignment mark 15 using transparent or translucent material as a soldering resist, and this soldering resist layer The transparent layer 17 may be formed.

더욱이, 투명층(17)의 표면을 평활하게 형성해도 좋다. 그렇게 하면, 투명층(17)의 표면에서의 광의 산란을 방지하여, 얼라인먼트 마크(15)의 주위의 광투과성을 한층더 향상할 수 있다. Furthermore, the surface of the transparent layer 17 may be formed smoothly. By doing so, light scattering on the surface of the transparent layer 17 can be prevented, and the light transmittance around the alignment mark 15 can be further improved.

또한, 절연 베이스(11)와 투명층(17)과의 굴절율이, 거의 동일하게 되는 재료를 사용해도 좋다. Moreover, you may use the material by which the refractive index of the insulating base 11 and the transparent layer 17 becomes substantially the same.

그와 같은 재료를 사용하여 회로기판을 얻으면, 절연 베이스(11)와 투명층(17)과의 경계면에서의 광의 산란을 방지하여, 회로기판의 광투과성을 한층더 향상할 수 있다. By using such a material to obtain a circuit board, light scattering at the interface between the insulating base 11 and the transparent layer 17 can be prevented, and the light transmittance of the circuit board can be further improved.

본 발명에 의한 회로기판, 및 회로기판의 제조 방법에 의해 얻어지는 것은, 예를 들면 전자부품을 설치하고나서, 배선 패턴의 하나하나를 타발하여, 회로기판 패키지로 하고, 그 후, 그 회로기판 패키지를 일렉트로닉스 기기에 사용하여, 이용할 수 있다. The circuit board according to the present invention and the method for manufacturing the circuit board are obtained by, for example, installing an electronic component, then punching out one of the wiring patterns to form a circuit board package, and then the circuit board package. Can be used in electronic equipment.

Claims (4)

투명 또는 반투명의 절연 베이스상에, 배선 패턴 및 얼라인먼트 마크가 형성되는 회로기판에 있어서, In a circuit board on which a wiring pattern and an alignment mark are formed on a transparent or translucent insulating base, 상기 얼라인먼트 마크의 주위에서 상기 절연 베이스상에, 회로기판의 표리에 광을 투과하여, 상기 얼라인먼트 마크의 위치를 확인할 수 있도록 투명층이 형성되는 것을 특징으로 하는 회로기판. And a transparent layer formed on the insulating base around the alignment mark so as to transmit light to the front and back of the circuit board so as to confirm the position of the alignment mark. 제 1 항에 있어서, 상기 배선 패턴을 보호하기 위한 솔더레지스트층을 상기 얼라인먼트 마크의 위치에도 설치하여, 그 솔더레지스트층으로 상기 투명층이 형성되는 것을 특징으로 하는 회로기판. The circuit board according to claim 1, wherein a solder resist layer for protecting the wiring pattern is provided at a position of the alignment mark, and the transparent layer is formed from the solder resist layer. 제 1 항 또는 제 2 항에 있어서, 상기 투명층의 표면이 평활하게 형성되는 것을 특징으로 하는 회로기판. The circuit board according to claim 1 or 2, wherein the surface of the transparent layer is formed smoothly. 투명 또는 반투명의 절연 베이스상에, 배선 패턴 및 얼라인먼트 마크를 형성하고나서, After forming the wiring pattern and the alignment mark on the transparent or translucent insulating base, 상기 얼라인먼트 마크의 주위에서 상기 절연 베이스상에, 회로기판의 표리에 광을 투과하여, 상기 얼라인먼트 마크의 위치를 확인할 수 있도록 투명층을 형성하는 것을 특징으로 하는 회로기판의 제조 방법. And a transparent layer is formed on the insulating base around the alignment mark so as to transmit light to the front and back of the circuit board so as to confirm the position of the alignment mark.
KR1020047012733A 2002-04-12 2003-03-28 Circuit board and method for manufacturing the same KR100594837B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002110320A JP3492350B2 (en) 2002-04-12 2002-04-12 Circuit board and method of manufacturing circuit board
JPJP-P-2002-00110320 2002-04-12
PCT/JP2003/003964 WO2003088724A1 (en) 2002-04-12 2003-03-28 Circuit board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20040086388A KR20040086388A (en) 2004-10-08
KR100594837B1 true KR100594837B1 (en) 2006-06-30

Family

ID=29243227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047012733A KR100594837B1 (en) 2002-04-12 2003-03-28 Circuit board and method for manufacturing the same

Country Status (5)

Country Link
JP (1) JP3492350B2 (en)
KR (1) KR100594837B1 (en)
CN (1) CN1309281C (en)
TW (1) TW591987B (en)
WO (1) WO2003088724A1 (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340641A (en) * 2004-05-28 2005-12-08 Nippon Mektron Ltd Flexible circuit board
JP2006210478A (en) * 2005-01-26 2006-08-10 Renesas Technology Corp Semiconductor device
CN100461984C (en) * 2005-09-30 2009-02-11 友达光电股份有限公司 Circuit assembling structure
KR101255508B1 (en) 2006-06-30 2013-04-16 엘지디스플레이 주식회사 Flexible Display and Method for Manufacturing Align Key of the Same
JP5425363B2 (en) * 2006-11-28 2014-02-26 ルネサスエレクトロニクス株式会社 Semiconductor device and display device
JP4431170B2 (en) * 2006-12-04 2010-03-10 日本特殊陶業株式会社 Multilayer substrate and manufacturing method thereof
CN101378628B (en) * 2007-08-27 2010-06-02 燿华电子股份有限公司 Sticking method for local additional sticking material of various printed circuit boards
CN101809402B (en) * 2007-09-28 2012-04-04 松下电器产业株式会社 Inspection apparatus and inspection method
TWI381780B (en) * 2010-04-28 2013-01-01 Wus Printed Circuit Co Ltd Manufacturing method for identifiable pcb
JP5933180B2 (en) * 2011-01-11 2016-06-08 矢崎総業株式会社 Substrate and mask alignment structure
CN102118918A (en) * 2011-04-12 2011-07-06 中国计量学院 Flexible transparent electronic circuit and preparation method thereof
JP6338348B2 (en) * 2012-12-26 2018-06-06 キヤノン株式会社 Flexible printed circuit boards and electronic devices
KR101802046B1 (en) * 2013-02-28 2017-11-27 토카이 신에이 일렉트로닉스 인더스트리 가부시키가이샤 Substrate manufacturing method, substrate, and mask film
US10913064B2 (en) 2014-04-16 2021-02-09 Abbott Laboratories Droplet actuator fabrication apparatus, systems, and related methods
JP6342698B2 (en) * 2014-04-25 2018-06-13 新光電気工業株式会社 Wiring board and method for manufacturing wiring board
TWI477216B (en) * 2014-06-09 2015-03-11 Chipbond Technology Corp Flexible substrate
US10369565B2 (en) 2014-12-31 2019-08-06 Abbott Laboratories Digital microfluidic dilution apparatus, systems, and related methods
CN105764278B (en) * 2016-02-29 2020-04-03 上海天马微电子有限公司 Electronic equipment and alignment method thereof
KR102637015B1 (en) * 2016-06-08 2024-02-16 삼성디스플레이 주식회사 Display apparatus and manufacturing method thereof
WO2018155089A1 (en) 2017-02-23 2018-08-30 株式会社村田製作所 Electronic component, electronic apparatus, and method for mounting electronic component
CN107846785B (en) * 2017-05-19 2020-09-15 大连大学 Method for preparing flexible transparent circuit
JP7271081B2 (en) 2017-10-18 2023-05-11 日東電工株式会社 wiring circuit board
CN110797323A (en) * 2019-11-08 2020-02-14 江苏上达电子有限公司 COF (chip on film) winding tape and manufacturing method thereof
TWI710287B (en) * 2019-12-19 2020-11-11 頎邦科技股份有限公司 Circuit board having punching predetermined area and sheet obtained from the same
TWI796550B (en) * 2020-02-26 2023-03-21 頎邦科技股份有限公司 Flexible circuit board
TWI715492B (en) 2020-05-08 2021-01-01 頎邦科技股份有限公司 Circuit board
KR20210156005A (en) * 2020-06-17 2021-12-24 주식회사 엘지에너지솔루션 Method for manufacturing flexible printed circuit board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5175623A (en) * 1974-12-26 1976-06-30 Kurosaki Refractories Co SURAIDEING UNOZURUSOCHI
JPH0249488A (en) * 1988-08-11 1990-02-19 Hitachi Condenser Co Ltd Printed wiring board and manufacture thereof
JPH05175623A (en) * 1991-12-19 1993-07-13 Tanaka Kikinzoku Kogyo Kk Printed wiring board
JPH10163588A (en) * 1996-12-03 1998-06-19 Sumitomo Kinzoku Erekutorodebaisu:Kk Circuit board
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same

Also Published As

Publication number Publication date
JP2003304041A (en) 2003-10-24
CN1647596A (en) 2005-07-27
TW591987B (en) 2004-06-11
WO2003088724A1 (en) 2003-10-23
CN1309281C (en) 2007-04-04
KR20040086388A (en) 2004-10-08
JP3492350B2 (en) 2004-02-03
TW200306769A (en) 2003-11-16

Similar Documents

Publication Publication Date Title
KR100594837B1 (en) Circuit board and method for manufacturing the same
JP3666955B2 (en) Method for manufacturing flexible circuit board
WO2006089255A2 (en) High aspect ratio plated through holes in a printed circuit board
KR20080014623A (en) Wiring board and method for manufacturing the same
KR20060026683A (en) Method for manufacturing package substrate using a electroless ni plating
KR100776558B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JPH05183259A (en) Manufacture of high density printed wiring board
KR100393271B1 (en) Method for manufacturing a multilayer electronic component mounting substrate
JPH0710029B2 (en) Method for manufacturing laminated circuit board
USRE29284E (en) Process for forming interconnections in a multilayer circuit board
JP4622308B2 (en) Flexible printed wiring board
KR101194552B1 (en) Printed circuit board and a method of manufacturing the same
JP2921557B2 (en) Electronic component mounting board and method of manufacturing the same
JPH08107263A (en) Manufacturing method of printed-wiring board
KR20150022560A (en) Printed circuit board and method of manufacturing the same
JPH11145607A (en) Method of forming soldered resist film on printed circuit board and printed circuit board manufactured there by
JP4118713B2 (en) Tape carrier manufacturing method
JP2004281608A (en) Method for manufacturing circuit substrate
JP3176748B2 (en) Method for manufacturing multilayer printed wiring board having concave portion
JP2572071B2 (en) Method for manufacturing circuit board using transfer sheet
CN104602462A (en) Printed circuit board and manufacturing method thereof
CN117412505A (en) Buried circuit board and preparation method thereof
JP3812006B2 (en) Manufacturing method of multilayer printed wiring board
JPH0629654A (en) Electronic equipment
KR20120026848A (en) The flexible printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120515

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee