KR100593887B1 - A structure for sealing the ic chip in ceramic package - Google Patents
A structure for sealing the ic chip in ceramic package Download PDFInfo
- Publication number
- KR100593887B1 KR100593887B1 KR20030082443A KR20030082443A KR100593887B1 KR 100593887 B1 KR100593887 B1 KR 100593887B1 KR 20030082443 A KR20030082443 A KR 20030082443A KR 20030082443 A KR20030082443 A KR 20030082443A KR 100593887 B1 KR100593887 B1 KR 100593887B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- ceramic body
- cavity
- lead
- ceramic
- Prior art date
Links
Images
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
본 발명은 세라믹패키지내에 구비되는 IC칩을 실링하는 구조에 관한 것으로,세라믹패키지내에 IC칩을 실링하는 구조에 있어서, 상기 IC칩이 내부수용되는 캐비티를 함몰형성한 세라믹본체부; 상기 캐비티를 구성하는 외벽에 상기 세라믹본체부의 최상단부보다는 낮고 상기 캐비티의 바닥면보다는 높은 높이를 가지며, 상부전극이 인쇄되는 내부단턱; 상기 내부단턱에 외측테두리가 안착되고, 상기 내부단턱의 상부전극과 하부면에 개재되는 브레이징금속을 열원으로서 용융하여 상기 내부단턱에 일체로 부착되어 상기 캐비티의 상부를 밀봉하는 사각판상의 리드;를 포함하여 구성된다. The present invention relates to a structure for sealing an IC chip provided in a ceramic package, the structure for sealing an IC chip in a ceramic package, comprising: a ceramic body portion recessed to form a cavity in which the IC chip is housed; An inner step on the outer wall constituting the cavity lower than the top end of the ceramic body and higher than the bottom of the cavity, and printed with an upper electrode; A rectangular plate-shaped lead seated on the inner step and having a rectangular plate-like lid which melts the brazing metal interposed on the upper electrode and the lower surface of the inner step as a heat source and is integrally attached to the inner step to seal the upper part of the cavity; It is configured to include.
본 발명에 의하면, IC칩부품을 인쇄회로기판상의 회로에 연결하도록 IC칩부품이 내부수용되는 세라믹본체부 상부의 정해진 위치에 리드를 부착하는 작업을 작업자의 업무부담없이 정확하고, 용이하게 브레이징금속의 퍼짐현상없이 안정적으로 수행할 수 있다.According to the present invention, the brazing metal can be accurately and easily carried out without the burden of the operator by attaching a lead to a predetermined position on the upper portion of the ceramic body in which the IC chip component is housed so as to connect the IC chip component to a circuit on a printed circuit board. It can be performed stably without spreading phenomenon.
세라믹패키지, IC칩, 브레이징, 세라믹본체부, 캐비티, 리드, 내부단턱Ceramic Package, IC Chip, Brazing, Ceramic Body, Cavity, Lead, Internal Step
Description
도 1은 일반적인 세라믹패키지의 IC칩 실링구조를 도시한 구성도이다. 1 is a block diagram illustrating an IC chip sealing structure of a general ceramic package.
도 2는 본 발명에 따른 세라믹패키지의 IC칩 실링구조를 도시한 것으로서,2 illustrates an IC chip sealing structure of a ceramic package according to the present invention.
a)는 단면도이고,a) is a section,
b)는 평면도이다. b) is a plan view.
도 3은 본 발명에 따른 세라믹패키지의 IC칩 실링구조를 도시한 분해사시도이다.3 is an exploded perspective view showing the IC chip sealing structure of the ceramic package according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 세라믹본체부 110 : 내부단턱100: ceramic body 110: internal step
150 : 캐비티 160 : 상부전극150: cavity 160: upper electrode
200 : IC칩 250 : 와이어부재200: IC chip 250: wire member
300 :리드 360 : 브레이징금속300: lead 360: brazing metal
본 발명은 세라믹패키지내에 구비되는 IC칩을 실링하는 구조에 관한 것으로, 보다 상세히는 일반 IC칩부품을 인쇄회로기판상의 회로에 연결하도록 IC칩부품이 내부수용되는 세라믹본체부 상부의 정해진 위치에 리드를 부착하는 작업을 작업자의 업무부담없이 정확하고, 용이하게 브레이징금속의 퍼짐현상없이 안정적으로 수행할 수 있는 세라믹패키지의 IC칩 실링구조에 관한 것이다. The present invention relates to a structure for sealing an IC chip provided in a ceramic package. More particularly, the present invention relates to a structure in which an IC chip component is internally accommodated so as to connect a general IC chip component to a circuit on a printed circuit board. The present invention relates to an IC chip sealing structure of a ceramic package that can accurately and easily carry out the task of attaching a metal, without a worker's burden, and stably without spreading the brazing metal.
일반적으로 세라믹 패키징(ceramic pakaging)은, 각종 반도체 또는 표면 탄성파 필터 및 표면 탄성파 듀플렉서(Duplexer)등과 같이 외부환경에 민감하게 작용하는 부품인 집적회로칩(이하, IC칩이라함)을 열악한 외부환경으로부터 안정적으로 보호하고, 상기 IC칩이 수용되는 세라믹 패키지의 내부공간으로 가스 및 습기등의 내부침투가 발생이 일어나지 않도록 함으로써, 상기 세라믹 패키지 내부의 칩부품을 보호하도록 기밀성을 유지하는 것이다.In general, ceramic packaging is an integrated circuit chip (hereinafter referred to as an IC chip), which is a component that acts sensitively to the external environment, such as various semiconductor or surface acoustic wave filters and surface acoustic wave duplexers. By stably protecting and preventing internal penetration such as gas and moisture into the interior space of the ceramic package in which the IC chip is accommodated, airtightness is maintained to protect the chip components inside the ceramic package.
도 1은 일반적인 세라믹패키지의 IC칩 실링구조를 도시한 구성도로서, 도시한 바와같이, 세라믹본체부(10)의 내부에 일정크기의 캐비티(15)를 형성하고, 상기 캐비티(15)내에 IC칩(20)이 와이어부재(25)를 매개로 하여 장착되며, 상기 IC칩이 구비되는 캐비티(15)는 상기 세라믹본체부(10)의 상부에 장착되는 밀봉용 커버부재인 리드(Lid)(30)에 의해서 밀봉처리된다. FIG. 1 is a block diagram showing an IC chip sealing structure of a general ceramic package. As shown in FIG. 1, a
그리고, 상기 세라믹본체부(10)의 상부면에는 용융이 가능한 금속을 이용하여 두개의 별개 부품이나 재료를 서로 붙이는 접착방식인 브레이징(brazing)이 가능하도록 상부전극층(16)을 상부면 테두리를 따라 형성하고, 상기 상부전극층(16)사에는 밀봉용 커버역할을 하는 리드(30)가 올려지며, 상기 상부전극층(16)과 리드(30)의 하부면 사이에는 Au/Sn 등으로 구성되는 브레이징금속(36)을 개재하여 상기 리드(30)가 세라믹본체부(10)의 최상부에 브레이징방식에 의해 조립되는 것이다. In addition, the upper surface of the
즉, 상기 세라믹 본체부(10)의 최상부 표면층에는 은(Ag)을 기판으로 이루어진 상부전극층(16)을 형성하고, 상기 세라믹 본체부(10)의 캐비티(15)에 IC칩(20)을 와이어본딩한 상태에서, 상기 IC칩(20)을 세라믹본체부(10)내에 실링하는 작업은, 상기 세라믹본체부(10)의 상부전극층(16)과, 상기 세라믹본체부(10)의 상부전체를 덮을 정도의 크기를 갖는 리드(30)와의 사이에 금과 주석이 혼합된 브레이징금속(36)을 배치하고, 이를 질소(N₂) 분위기하에서 약 250∼450℃의 온도로 5∼10분간 가열하여 상기 브레이징금속(36)을 용융시킴으로서 상기 리드(30)를 세라믹본체부(10)상에 부착하였다. That is, the
그리고, 상기 리드(30)와 상부전극층(16)사이의 브레이징금속(36)에 열원을 제공하여 상기 브레이징금속(36)을 용융시켜 상기 리드(30)와 세라믹본체부(10)를 서로 일체로 부착하는 동안, 상기 세라믹본체부(10)의 상부면에 일정한 중량을 갖 는 무게추(미도시)를 적재함으로서, 상기 세라믹본체부(10)의 상부면 테두리와 이에 접하는 리드(30)의 하부면사이에 하중을 집중시켜 상기 리드(30)와 세라믹본체부(10)를 서로 효과적으로 브레이징할 수 있는것이다. In addition, a heat source is provided to the
그러나, 이러한 종래 브레이징 작업시 상기 세라믹본체부(10)상에 부착되는 리드(30)가 열원에 의해 융용되어 유동성을 갖게 되는 브레이징금속(36)상에 배치되기 때문에, 열융착시 상기 리드(30)가 유동되면서 세라믹본체부(10)상부의 정확한 부착위치에 고정하여 부착하는 것이 곤란하였다. However, since the
그리고, 상기 리드(30)의 위치에 따라 열융착시 융용되는 브레이징금속(36)이 상기 세라믹본체부(10)와 리드(30)사이에서 외측으로 자유롭게 퍼지면서 외부로 흘려내리기 때문에 제조완성되는 세라믹패키지의 제품마다 브레이징금속(36)의 퍼짐편차가 많이 발생하게 되고, 제품불량을 초래하였다. 또한, 리드(30)의 위치가 패캐지의 정중앙에 정확히 배치되어야 하는데 그 정렬이 어려워 불량발생이 증가한다. In addition, the
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 제안된 것으로서, 그 목적은 세라믹본체부 상부의 정해진 위치에 부착하고자 리드를 작업자의 업무부담없이 정확하고, 용이하게 안정적으로 배치하고, 브레이징금속의 퍼짐현 상없이 브레이징작업을 안정적으로 수행할 수 있는 세라믹패키지의 IC칩 실링구조를 제공하고자 한다.
Therefore, the present invention has been proposed to solve the conventional problems as described above, the object is to accurately and easily place the lead stably, brazing without the burden of the operator to attach to a predetermined position on the upper portion of the ceramic body It is to provide an IC chip sealing structure of a ceramic package that can stably perform brazing without spreading metal.
상기와 같은 목적을 달성하기 위한 기술적인 구성으로써, 본 발명은,As a technical configuration for achieving the above object, the present invention,
세라믹패키지내에 IC칩을 실링하는 구조에 있어서, In the structure of sealing an IC chip in a ceramic package,
상기 IC칩이 내부수용되는 캐비티를 함몰형성한 세라믹본체부;A ceramic body part recessed to form a cavity in which the IC chip is housed;
상기 캐비티를 구성하는 외벽에 상기 세라믹본체부의 최상단부보다는 낮고 상기 캐비티의 바닥면보다는 높은 높이를 가지며, 상부전극이 인쇄되는 내부단턱;An inner step on the outer wall constituting the cavity lower than the top end of the ceramic body and higher than the bottom of the cavity, and printed with an upper electrode;
상기 내부단턱에 외측테두리가 안착되고, 상기 내부단턱의 상부전극과 하부면에 개재되는 브레이징금속을 열원으로서 용융하여 상기 내부단턱에 일체로 부착되어 상기 캐비티의 상부를 밀봉하는 사각판상의 리드;를 포함함을 특징으로 하는 세라믹패키지의 IC칩 실링구조를 마련함에 의한다.A rectangular plate-shaped lead seated on the inner step and having a rectangular plate-like lid which melts the brazing metal interposed on the upper electrode and the lower surface of the inner step as a heat source and is integrally attached to the inner step to seal the upper part of the cavity; By providing an IC chip sealing structure of a ceramic package characterized in that it comprises.
바람직하게는 상기 상부전극은 전극면적을 확대할 수 있도록 상기 세라믹본체의 최상단부면까지 연장된다. Preferably, the upper electrode extends to the uppermost end surface of the ceramic body so as to enlarge the electrode area.
바람직하게는 상기 리드의 외측테두리와 상기 세라믹본체부의 최상단사이에 용융된 브레이금속이 충진되도록 일정크기의 갭을 형성한다 Preferably, a gap having a predetermined size is formed between the outer edge of the lead and the uppermost end of the ceramic body to fill the molten bray metal.
이하, 본 발명에 대하여 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail.
도 2는 본 발명에 따른 세라믹패키지의 IC칩 실링구조를 도시한 단면도, 평면도이고, 도 3은 본 발명에 따른 세라믹패키지의 IC칩 실링구조를 도시한 분해사시도이다.Figure 2 is a cross-sectional view and a plan view showing the IC chip sealing structure of the ceramic package according to the present invention, Figure 3 is an exploded perspective view showing the IC chip sealing structure of the ceramic package according to the present invention.
본 발명의 세라믹패키지의 IC칩 실링구조는 도 2와 3에 도시한 바와같이, IC칩(200)이 내부수용되는 세라믹본체부(100)와 이를 밀봉하는 리드(300)를 작업자의 업무부담없이 간편하고, 정확하게 부착하는 브레이징작업을 안정적으로 수행할 수 있는 것으로써, 세라믹본체부(100), 내부단턱(110)및 리드(300)로 구성된다. As shown in FIGS. 2 and 3, the IC chip sealing structure of the ceramic package according to the present invention includes a ceramic
즉, 상기 세라믹본체부(100)는 내부수용하고자 하는 IC칩(200)을 수납할 수 있도록 일정크기의 캐비티(150)를 몸체 중앙에 함몰형성하고, 상기 캐비티(150)는 상부는 개방되고 하부는 밀페된 수용공간이다. That is, the
이러한 IC칩(200)은 칩하면에 도전성 접착제 또는 자외선 경화 접착제등을 도포하여 상기 캐비티(150)의 바닥면에 접합하여 위치고정한 다음, 금속소재의 와이어부재(250)를 매개로 하여 상기 세라믹본체부(100)의 캐비티(150)내에 와이어본딩방식으로 장착되거나, 상기 IC칩(200)의 하면과 상기 캐비티(150)의 바닥면사이에 개재되는 솔더볼을 매개로 하여 상기 세라믹본체부(100)의 캐비티(150)내에 플립칩 본딩방식으로 장착될 수 도 있다.The
그리고, 상기 내부단턱(110)은 상기 세라믹본체부(100)의 최상단보다는 낮고 상기 캐비티(150)의 바닥면보다는 높은 높이를 갖추어 상기 캐비티(150)를 구성하는 외벽을 따라 사각틀 형상으로 형성된다. In addition, the
상기 내부단턱(110)의 상부면에는 실크스크린을 통해 금속분말을 인쇄한후 고온에서 소결하여 상부전극(160)을 인쇄하며, 상기 상부전극(160)은 전극면적을 확대하여 전기적인 특성을 향상시킬 수 있도록 상기 세라믹본체(100)의 최상단부면까지 연장된다. The upper surface of the
또한, 상기 캐비티(150)의 상부를 밀봉하도록 상기 세라믹본체부(10)상에 일체로 부착되는 사각판상의 리드(300)는 철 54%, 니켈 28% 및 코발트 18%가 혼합되어 형성된 금속합금인 코바(KOVAR)가 주로 사용된다. In addition, the rectangular plate-
이러한 리드(300)는 상기 세라믹본체부(100)의 내부에 사각틀 형상으로 구비되는 내부단턱(110)에 외측테두리가 걸려 안착되고, 상기 내부단턱(110)에 인쇄된 상부전극(160)과 이에 대응하는 상기 리드(300)의 하부면에 개재되는 브레이징금속(360)을 고온의 열원으로서 용융하여 상기 세라믹본체부(100)의 내부단턱(110)에 일체로 부착한다. The
여기서, 상기 리드(300)의 외측테두리와 이에 대응하는 상기 세라믹본체부(100)의 최상단사이에는 브레이징작업시 열원에 의해 용융된 브레이금속(360)이 충진되도록 일정크기의 갭(gap)을 형성하여도 좋다. 이러한 경우, 상기 갭(G)으로 채워지는 브레이징금속(360)에 의해 실링력을 향상시켜 상기 캐비티(150)내로 외부공기및 습기가 침투되는 것을 보다 확고히 차단할 수 있는 것이다.Here, a gap having a predetermined size is formed between the outer edge of the
상술한 본 발명의 세라믹 패키징은 다음과 같은 공정 단계를 거쳐 형성되는 것이다.The ceramic packaging of the present invention described above is formed through the following process steps.
먼저, 세라믹소재로 이루어진 세라믹본체부(100)의 내부공간에 일정크기의 캐비티(150)를 함몰형성하고, 상기 캐비티(150)내부에는 각종 반도체 또는 표면 탄성파 필터 및 표면 탄성파 듀플렉서(Duplexer)등과 같이 외부환경에 민감하게 작용하는 중요부품인 IC칩(200)을 장착한다. First, a
상기 IC칩(200)은 솔더볼을 매개로 하여 플립칩본딩방식으로 상기 캐비티(150)내에 전기적으로 연결되도록 수용되거나, 와이어부재(250)를 매개로 하여 와이어본딩방식으로 상기 캐비티(150)내에 전기적으로 연결되도록 수용된다. The
그리고, 상기 세라믹본체부(100)의 최상단 상부면과 상기 내부단턱(110)의 상부면에는 은소재의 상부전극(160)을 인쇄한다.The
연속하여, 사각판상의 리드(300)를 상기 내부단턱(110)이 사각틀형상으로 형성된 세라믹본체부(100)의 상부에 안착하면, 상기 리드(300)의 외측테두리가 상기 내부단턱(110)에 간섭되면서 상기 내부단턱(110)상에 배치되는 것이다. Subsequently, when the
이러한 상태에서, 상기 리드(300)의 하부면과 상기 내부단턱(110)사이에 개재되는 브레이징금속(360)에 약 250∼450℃의 온도를 갖는 열원을 5∼10분간 집중시키면, 상기 브레이징금속(360)은 열원에 의해서 서서히 용융되어 상기 리드(300)와 세라믹본체부(100)를 서로 일체로 연결한다. In this state, when a heat source having a temperature of about 250 to 450 ° C. is concentrated on the
그리고, 상기 용융된 브레이징금속(360)은 상기 내부단턱으로부터 상기 세라믹본체부이 최상단부로 연장되는 수직부에 의해서 진로가 차단되기 때문에 융융 브레이징금속(360)이 세라믹본체부(100)의 외측으로 퍼지는 것을 방지할 수 있는 것이다. In addition, since the path of the
또한, 상기 리드(300)의 외측테두리와 이에 대응하는 세라믹본체부(100)의 최상단부사이에는 일정크기의 갭을 형성함으로서, 상기 갭으로 융용된 브레이징금속(360)이 채워지기 때문에 상기 리드(300)와 세라믹본체부(100)사이의 틈새를 보다 확고히 밀봉하여 외부공기및 습기가 상기 IC칩(200)이 내부수용되는 캐비티(150)내로 침투되는 것을 완전히 차단할 수 있는 것이다. In addition, a gap of a predetermined size is formed between the outer edge of the
한편, 상기 세라믹본체부(100)의 내부단턱(110)에 올려지는 리드(300)의 좌우 수평방향의 움직임은 사각틀형상의 내부단턱(110)에 의해서 상기 세라믹본체부(100)의 상부영역을 벗어나지 않도록 엄격히 제한됨으로서, 상기 세라믹본체부(100)와 리드(300)를 일체로 부착하는 브레이징 작업시 상기 리드(300)를 패캐지의 정중앙에 정확하게 정렬하여 브레이징불량을 예방할 수있는 것이다. On the other hand, the horizontal movement in the horizontal direction of the
상술한 바와같은 본 발명에 의하면, 세라믹본체부에 IC칩을 내부수용하는 캐비티의 밀봉하도록 배치되는 리드의 위치를 제어하는 내부단턱을 형성함으로서, 세라믹본체부 상부의 정해진 위치에 리드를 작업자의 업무부담없이 정확하고, 용이하게 안정적으로 배치할 수 있고, 브레이징금속의 퍼짐현상없이 브레이징작업을 안정적으로 수행할 수 있는 효과가 얻어진다.
According to the present invention as described above, by forming an internal step for controlling the position of the lead arranged to seal the cavity for accommodating the IC chip in the ceramic body portion, the lead is placed in a predetermined position above the ceramic body portion. The effect of being able to accurately and easily stably arrange the burden freely and stably perform the brazing operation without the phenomenon of spreading of the brazing metal is obtained.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알 수 있음을 밝혀두고자 한다. While the invention has been shown and described with respect to specific embodiments thereof, it will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit or scope of the invention as set forth in the claims below. I would like to know that the knowledgeable person can easily know.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030082443A KR100593887B1 (en) | 2003-11-20 | 2003-11-20 | A structure for sealing the ic chip in ceramic package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030082443A KR100593887B1 (en) | 2003-11-20 | 2003-11-20 | A structure for sealing the ic chip in ceramic package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050048747A KR20050048747A (en) | 2005-05-25 |
KR100593887B1 true KR100593887B1 (en) | 2006-06-30 |
Family
ID=37247375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20030082443A KR100593887B1 (en) | 2003-11-20 | 2003-11-20 | A structure for sealing the ic chip in ceramic package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100593887B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100910499B1 (en) * | 2007-12-10 | 2009-07-31 | 삼성전기주식회사 | Method for Sealing Ceramic Package |
-
2003
- 2003-11-20 KR KR20030082443A patent/KR100593887B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100910499B1 (en) * | 2007-12-10 | 2009-07-31 | 삼성전기주식회사 | Method for Sealing Ceramic Package |
Also Published As
Publication number | Publication date |
---|---|
KR20050048747A (en) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6352195B1 (en) | Method of forming an electronic package with a solder seal | |
CN107424971A (en) | Feature based on cavity on chip carrier | |
US4025716A (en) | Dual in-line package with window frame | |
JP4831497B2 (en) | Electronic component package and manufacturing method thereof | |
CN101622706B (en) | Airtightly sealing cap, electronic component storing package and method for manufacturing electronic component storing package | |
JPS62149155A (en) | Sealed electronic device | |
JP2000311960A (en) | Semiconductor device | |
JP6454927B2 (en) | Electronic component and method for manufacturing electronic component | |
CN108074875A (en) | Semiconductor packages and the method for manufacturing it | |
EP0098176A2 (en) | The packaging of semiconductor chips | |
KR100593887B1 (en) | A structure for sealing the ic chip in ceramic package | |
CN114166198B (en) | Electronic device | |
US20220085004A1 (en) | Electronic device | |
JPH03187247A (en) | Semiconductor integrated circuit device and fabrication thereof | |
JPH05183076A (en) | Semiconductor package | |
KR100673645B1 (en) | A chip package and manufacturing method thereof | |
JPH0410458A (en) | Method and device for manufacturing semiconductor integrated circuit device | |
JPH03116838A (en) | Semiconductor integrated circuit device and manufacture thereof | |
JP2022102015A (en) | Package, lid, and manufacturing method for package | |
JP6465484B2 (en) | Package parts, electronic parts, and methods of manufacturing electronic parts | |
JPH03181153A (en) | Semiconductor integrated circuit device | |
JPH03108361A (en) | Semiconductor integrated circuit device | |
JP2901403B2 (en) | Package sealing device for electronic component storage and sealing method | |
JPS62213144A (en) | Integrated circuit device | |
JPH1032275A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |