KR100591667B1 - Apparatus and method and measurning semiconductor chip - Google Patents

Apparatus and method and measurning semiconductor chip Download PDF

Info

Publication number
KR100591667B1
KR100591667B1 KR1020040046526A KR20040046526A KR100591667B1 KR 100591667 B1 KR100591667 B1 KR 100591667B1 KR 1020040046526 A KR1020040046526 A KR 1020040046526A KR 20040046526 A KR20040046526 A KR 20040046526A KR 100591667 B1 KR100591667 B1 KR 100591667B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
camera
calibrator
image
side camera
Prior art date
Application number
KR1020040046526A
Other languages
Korean (ko)
Other versions
KR20050121404A (en
Inventor
곽민식
박지수
Original Assignee
(주)알티에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)알티에스 filed Critical (주)알티에스
Priority to KR1020040046526A priority Critical patent/KR100591667B1/en
Publication of KR20050121404A publication Critical patent/KR20050121404A/en
Application granted granted Critical
Publication of KR100591667B1 publication Critical patent/KR100591667B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

본 발명은 반도체 칩 측정장치 및 측정방법에 관한 것으로, 상기 방법은 시팅평면을 구하는 단계, 광을 조사하여 탑평면을 구하는 단계, 복수의 기준점들을 추출하는 단계, 상기 복수의 기준점들로부터 상기 시팅평면 또는 상기 탑평면까지의 거리들을 구하는 단계, 그리고 각각의 상기 거리가 기설정된 범위 이내에 포함되는지 여부를 검사하는 단계를 포함한다. The present invention relates to a semiconductor chip measuring apparatus and a measuring method, the method comprising: obtaining a seating plane, obtaining a top plane by irradiating light, extracting a plurality of reference points, the seating plane from the plurality of reference points Or obtaining distances to the top plane, and checking whether each of the distances falls within a preset range.

본 발명에 의하면 반도체 칩의 리드 선단부터 상부면까지의 거리를 측정하여 반도체 칩의 인쇄회로기판 상에 안정적으로 실장될 수 있는지 여부를 검사할 수 있다.According to the present invention, the distance from the leading end of the semiconductor chip to the upper surface can be measured to check whether the semiconductor chip can be stably mounted on the printed circuit board.

반도체 칩, 리드, 토탈하이트, 캘리브레이터, 지그, 카메라, 스탠드오프Semiconductor Chip, Lead, Total Height, Calibrator, Jig, Camera, Standoff

Description

반도체 칩 측정 장치 및 측정 방법{APPARATUS AND METHOD AND MEASURNING SEMICONDUCTOR CHIP}Semiconductor chip measuring device and measuring method {APPARATUS AND METHOD AND MEASURNING SEMICONDUCTOR CHIP}

도 1은 본 발명의 토탈 하이트를 측정하기 위한 장치를 개략적으로 보여주는 사시도;1 is a perspective view schematically showing an apparatus for measuring the total height of the present invention;

도 2a와 도 2b는 각각 광조사부에 설치되는 패턴 형성부를 보여주는 도면들;2A and 2B are views showing a pattern forming unit installed in the light irradiation unit, respectively;

도 3a와 도 3b는 각각 상부카메라와 측부카메라의 이미지부에 맺힌 상을 보여주는 도면들;3A and 3B are views showing an image formed on an image portion of an upper camera and a side camera, respectively;

도 4는 본 발명의 바람직한 일실시예에 따른 반도체 칩의 높이를 측정하는 방법을 순차적으로 보여주는 플로우차트;4 is a flowchart sequentially showing a method of measuring a height of a semiconductor chip according to an exemplary embodiment of the present invention;

도 5는 캘리브레이션에 사용된 캘리브레이터의 사시도이다.5 is a perspective view of a calibrator used for calibration.

도 6a와 도 6b는 각각 상부카메라와 측부카메라의 이미지부에 맺힌 캘리브레이터의 상을 보여주는 도면들;6A and 6B show an image of a calibrator attached to an image portion of a top camera and a side camera, respectively;

도 7a는 기준면으로부터 각각의 리드들의 선단부의 높이를 구하는 방법을 보여주는 도면;7A shows a method for obtaining the height of the tip of each lead from a reference plane;

도 7b와 도 7c는 각각 상부카메라와 측부카메라의 이미지부에서 추출되는 리드선단 및 광의 상의 위치를 보여주는 도면들;7B and 7C are views showing the positions of the lead ends and the light images extracted from the image portions of the upper camera and the side camera, respectively;

도 8은 LMS 평면과 시팅평면을 보여주는 도면;8 shows an LMS plane and a seating plane;

도 9는 광의 패턴 내 도트들의 위치를 구하는 방법을 보여주는 도면;9 shows a method of obtaining the positions of dots in a pattern of light;

도 10은 기준점을 추출하는 방법을 보여주는 도면;10 shows a method of extracting a reference point;

도 11은 토탈하이트와 스탠드오프를 보여주는 도면;11 shows total height and standoffs;

도 12는 반도체 칩의 토탈하이트를 구하는 방법을 순차적으로 보여주는 도면;12 is a diagram sequentially showing a method of obtaining a total height of a semiconductor chip;

도 13은 반도체 칩의 스탠드오프(stand off)를 측정하는 장치를 개략적으로 보여주는 사시도;13 is a perspective view schematically showing an apparatus for measuring stand off of a semiconductor chip;

도 14a와 도 14b는 각각 하부카메라와 측부카메라의 이미지부에 맺힌 반도체 칩의 상을 보여주는 도면들;14A and 14B are diagrams showing images of a semiconductor chip formed on an image portion of a lower camera and a side camera, respectively;

도 15는 반도체 칩의 스탠드오프(stand-off)를 구하는 방법을 순차적으로 보여주는 플로우 차트;15 is a flow chart sequentially showing a method of obtaining a stand-off of a semiconductor chip;

도 16a는 기준면으로부터 각각의 리드들의 선단부의 높이를 구하는 방법을 보여주는 도면;16A shows a method for obtaining the height of the tip of each lead from the reference plane;

도 16b와 도 16c는 각각 하부카메라와 측부카메라의 이미지부를 보여주는 도면들;16B and 16C are views showing image portions of the bottom camera and the side camera, respectively;

도 17은 광의 패턴 내 도트들의 위치를 구하는 방법을 보여주는 도면; 그리고17 shows a method of obtaining the positions of dots in a pattern of light; And

도 18은 QFP와 같은 타입의 반도체 칩의 토탈 하이트 등을 측정하기 위한 장치의 사시도이다.18 is a perspective view of an apparatus for measuring total height and the like of a semiconductor chip of a type such as a QFP.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30 : 상부카메라 40, 60 : 측부카메라30: upper camera 40, 60: side camera

50 : 하부카메라 100 : 반도체 칩 50: lower camera 100: semiconductor chip

200 : 광 조사부 300 : 상부카메라 이미지부200: light irradiation unit 300: upper camera image unit

400, 600 : 측부카메라 이미지부 500 : 하부카메라 이미지부400, 600: side camera image part 500: bottom camera image part

600 : 캘리브레이터 700 : 기준면600: Calibrator 700: reference plane

800 : 제어부800: control unit

본 발명은 반도체 칩을 검사하는 장치 및 방법에 관한 것으로, 더 상세하게는 반도체 칩의 토탈하이트(total height) 및 스탠드오프(stand-off)를 측정하는 장치와 방법 및 반도체 칩이 인쇄회로기판(printed circuit board)과 같은 기판 상에 안정적으로 실장될 수 있는지 여부를 검사하는 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for inspecting a semiconductor chip, and more particularly, to an apparatus and method for measuring total height and stand-off of a semiconductor chip, and a semiconductor chip comprising a printed circuit board ( The present invention relates to an apparatus and method for inspecting whether or not it can be stably mounted on a substrate such as a printed circuit board.

반도체 칩은 인쇄회로기판 상에 형성된 패드와 전기적으로 접촉되는 연결부들을 가지며, 이들 연결부들은 크게 칩의 측면에 핀 형상으로 돌출된 리드 타입과 칩의 바닥면에 볼 형상으로 형성된 볼 타입으로 이루어진다. The semiconductor chip has connection parts in electrical contact with the pads formed on the printed circuit board, and these connection parts are mainly formed of a lead type protruding in a pin shape on the side of the chip and a ball type formed in a ball shape on the bottom surface of the chip.

일반적으로 반도체 칩이 인쇄회로기판 상에 실장되기 전, 반도체 칩의 연결부들에 대해 다양한 검사가 이루어진다. 리드 타입의 반도체 칩들에 대한 검사 중 대표적인 것으로 리드 동일평면성(lead coplanarity), 리드 오프셋(lead offset), 리드 스큐(lead skew), 리드 피치(lead pitch), 그리고 리드 폭(lead width) 등이 있다. In general, before the semiconductor chip is mounted on the printed circuit board, various inspections are performed on the connecting portions of the semiconductor chip. Representative tests of lead type semiconductor chips include lead coplanarity, lead offset, lead skew, lead pitch, and lead width. .

이상적인 경우 리드들은 모두 동일한 길이를 가지며, 모든 리드들의 선단부는 동일평면 상에 위치되고, 이 평면은 반도체 칩의 상부면과 수평을 이루어야 한다. 그러나 실제 리드들의 길이 또는 굽어진 정도가 상이하므로, 반도체 칩이 인쇄회로기판 상에 장착될 때 반도체 칩의 상부면은 최초 배치되고자 하는 면보다 상부로 돌출되며, 이로 인해 반도체 칩을 기판에 안정적으로 실장할 수 없는 문제가 발생된다. 상술한 문제는 전자제품의 사이즈가 소형화됨에 따라 더욱 자주 발생된다.Ideally, the leads should all have the same length, and the leading ends of all leads should be located on the same plane, which should be parallel to the top surface of the semiconductor chip. However, since the lengths or bends of the actual leads are different, when the semiconductor chip is mounted on the printed circuit board, the upper surface of the semiconductor chip protrudes above the surface to be initially placed, thereby stably mounting the semiconductor chip on the substrate. Problems cannot be generated. The above-mentioned problem occurs more often as the size of the electronic product becomes smaller.

따라서 반도체 칩이 기판에 실장되기 전에 반도체 칩이 실질적으로 놓여지는 평면인 시팅평면(seating plane : 이는 가장 아래로 돌출된 3개의 리드들의 선단부를 지나는 평면)으로부터 반도체 칩의 상부면까지의 거리를 측정하는 검사가 요구된다.Therefore, the distance from the seating plane, which is the plane on which the semiconductor chip is actually placed before the semiconductor chip is mounted on the substrate, to the top surface of the semiconductor chip, is measured from the seating plane. Inspection is required.

본 발명은 반도체 칩이 실질적으로 놓여지는 평면 상의 복수의 위치들로부터 반도체 칩의 상부면까지의 높이를 검사할 수 있는 반도체 칩 측정방법 및 측정장치를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a semiconductor chip measuring method and measuring apparatus capable of inspecting a height from a plurality of positions on a plane on which a semiconductor chip is substantially placed to an upper surface of the semiconductor chip.

본 발명은 반도체 칩의 토탈하이트와 스탠드오프를 측정하는 측정방법 및 측정장치를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a measuring method and a measuring apparatus for measuring the total height and standoff of a semiconductor chip.

상술한 목적을 달성하기 위하여 반도체 칩의 높이와 토탈 하이트를 측정하는 본 발명의 측정 장치는 반도체 칩의 상부면과 수직으로 배치되어 상기 반도체 칩의 상부면을 촬상하는 상부 카메라, 상기 반도체 칩의 상부면과 소정각도 경사지도록 배치되어 상기 반도체 칩의 상부면을 촬상하는 측부 카메라, 상기 반도체 칩의 상부면에 소정 패턴의 광이 맺히도록 광을 조사하는 광조사부, 측정을 위한 기준면을 제공하는 캘리브레이터, 그리고 상기 상부 카메라 및 상기 측부 카메라에 의해 촬상된 상이 맺히는 이미지부 내의 위치와 상기 캘리브레이터의 위치를 매칭시키고, 상기 상부 카메라 및 상기 측부 카메라의 이미지부에 맺힌 상기 반도체 칩의 상을 이용하여 상기 반도체 칩의 토탈 하이트를 검출하는 제어부를 가진다.In order to achieve the above object, the measuring device of the present invention for measuring the height and the total height of the semiconductor chip is disposed perpendicular to the upper surface of the semiconductor chip, the upper camera for imaging the upper surface of the semiconductor chip, the upper portion of the semiconductor chip A side camera disposed to be inclined at a predetermined angle with respect to a surface, the side camera capturing an upper surface of the semiconductor chip, a light irradiation unit for irradiating light to form light of a predetermined pattern on the upper surface of the semiconductor chip, a calibrator for providing a reference plane for measurement, And matching the position of the calibrator with the position in the image portion formed by the image captured by the upper camera and the side camera, and using the image of the semiconductor chip attached to the image portion of the upper camera and the side camera. It has a control unit for detecting the total height of.

또한, 반도체 칩의 스탠드 오프를 측정하는 본 발명의 측정 장치는 반도체 칩의 하부면과 수직으로 배치되어 상기 반도체 칩의 하부면을 촬상하는 하부 카메라, 상기 반도체 칩의 하부면과 소정각도 경사지도록 배치되어 상기 반도체 칩의 하부면을 촬상하는 측부 카메라, 상기 반도체 칩의 하부면에 소정 패턴의 광이 맺히도록 광을 조사하는 광조사부, 측정을 위한 기준면을 제공하는 캘리브레이터, 그리고 상기 하부 카메라 및 상기 측부 카메라에 의해 촬상된 상이 맺히는 이미지부 내의 위치와 상기 캘리브레이터의 위치를 매칭시키고, 상기 하부 카메라 및 상기 측부 카메라의 이미지부에 맺힌 상기 반도체 칩의 상을 이용하여 상기 반도체 칩의 스탠드 오프를 검출하는 제어부를 포함한다.In addition, the measuring apparatus of the present invention for measuring the stand-off of the semiconductor chip is disposed perpendicular to the lower surface of the semiconductor chip, the lower camera for imaging the lower surface of the semiconductor chip, arranged to be inclined at a predetermined angle with the lower surface of the semiconductor chip And a side camera for imaging the bottom surface of the semiconductor chip, a light irradiation unit for irradiating light to form a light of a predetermined pattern on the bottom surface of the semiconductor chip, a calibrator for providing a reference surface for measurement, and the bottom camera and the side portion. A controller for matching a position in the image portion formed by the image captured by the camera with the position of the calibrator, and detecting a standoff of the semiconductor chip using the image of the semiconductor chip formed on the image portion of the lower camera and the side camera; It includes.

바람직하게는 상기 캘리브레이터 상에는 복수의 점들이 균등한 간격으로 형성되고, 상기 광조사부는 상기 반도체 칩의 상부면에 복수의 점들이 균등하게 맺히도록 하는 패턴 형성부를 가진다.Preferably, a plurality of points are formed at equal intervals on the calibrator, and the light irradiation part has a pattern forming part for uniformly forming a plurality of points on the upper surface of the semiconductor chip.

또한, 본 발명에서 반도체 칩의 높이를 측정하는 방법은 복수의 마크들이 형성된 캘리브레이터가 제공되는 단계, 상기 캘리브레이터의 상부에 상기 캘리브레이터와 수직하게 위치되는 상부카메라 및 상기 캘리브레이터와 경사지게 배치되는 측부 카메라가 제공되는 단계, 상기 상부카메라 및 상기 측부카메라에 의해 상기 캘리브레이터가 촬상되고, 상기 상부카메라 및 상기 측부카메라의 이미지부 내의 위치와 상기 캘리브레이터 상의 위치가 매칭되는 단계, 상기 상부카메라 및 상기 측부카메라 아래에 반도체 칩이 제공되는 단계, 상기 반도체 칩의 상부면에 소정 패턴의 광을 맺히도록 광을 조사하는 광 조사부가 제공되는 단계, 상기 상부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 반도체 칩의 리드들의 상을 이용하여 상기 반도체 칩의 리드들 선단의 위치를 구하고 이들 중 가장 아래에 위치되는 세 개의 리드들의 선단을 지나는 시팅 평면을 구하는 단계, 상기 상부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 소정패턴의 광의 상을 이용하여 상기 반도체 칩의 상부면을 지나는 탑평면(top plane)을 구하는 단계, 상기 시팅평면이나 그와 인접하는 부분, 또는 상기 탑평면에서 복수의 기준점들을 추출하는 단계, 상기 복수의 기준점들로부터 상기 시팅평면 또는 상기 탑평면까지의 거리들을 구하는 단계, 그리고 각각의 상기 거리가 기설정된 범위 이내에 포함되는지 여부를 검사하는 단계를 포함한다.In addition, the method for measuring the height of the semiconductor chip in the present invention is provided with a calibrator formed with a plurality of marks, an upper camera positioned vertically to the calibrator on the top of the calibrator and a side camera disposed inclined with the calibrator And the calibrator is imaged by the upper camera and the side camera, and a position in the image portion of the upper camera and the side camera is matched with a position on the calibrator, the semiconductor under the upper camera and the side camera. Providing a chip, Providing a light irradiation unit for irradiating light to form a predetermined pattern of light on the upper surface of the semiconductor chip, Image of the leads of the semiconductor chip in the image portion of the upper camera and the side camera Of the semiconductor chip using Obtaining a position of the end of the saddle and obtaining a seating plane passing through the tip of the three leads located at the bottom of them, using the image of the light of the predetermined pattern on the image portion of the upper camera and the side camera using the semiconductor chip Obtaining a top plane passing through an upper surface of the substrate; extracting a plurality of reference points from the seating plane, a portion adjacent thereto, or the top plane; and the seating plane or the top from the plurality of reference points. Obtaining distances to the plane, and checking whether each said distance falls within a preset range.

또한, 반도체 칩의 토탈 하이트를 측정하는 방법은 복수의 마크들이 형성된 캘리브레이터가 제공되는 단계, 상기 캘리브레이터의 상부에 상기 캘리브레이터와 수직하게 위치되는 상부카메라 및 상기 캘리브레이터와 경사지게 배치되는 측부 카 메라가 제공되는 단계, 상기 상부카메라 및 상기 측부카메라에 의해 상기 캘리브레이터가 촬상되고, 상기 상부카메라 및 상기 측부카메라의 이미지부 내의 위치와 상기 캘리브레이터 상의 위치가 매칭되는 단계, 상기 상부카메라의 수직 아래에 반도체 칩이 제공되는 단계, 상기 반도체 칩의 상부면에 소정 패턴의 광을 맺히도록 광을 조사하는 광 조사부가 제공되는 단계, 상기 상부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 반도체 칩의 리드들의 상을 이용하여 상기 반도체 칩의 리드들 선단의 위치를 구하고, 상기 상부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 소정패턴의 광의 상을 이용하여 상기 반도체 칩의 상부면을 지나는 탑평면(top plane)을 구하는 단계, 상기 리드들 선단으로부터 상기 탑평면까지의 거리인 토탈하이트를 측정하는 단계를 포함한다.The method of measuring total height of a semiconductor chip may include providing a calibrator having a plurality of marks formed thereon, an upper camera positioned vertically to the calibrator, and a side camera disposed to be inclined with the calibrator. In this step, the calibrator is imaged by the upper camera and the side camera, and a position in the image portion of the upper camera and the side camera is matched with a position on the calibrator, and a semiconductor chip is provided below the vertical of the upper camera. And providing a light irradiating part to irradiate light to form a predetermined pattern of light on the upper surface of the semiconductor chip, by using images of the leads of the semiconductor chip formed on the image part of the upper camera and the side camera. Above the leads of the semiconductor chip And obtaining a top plane passing through the top surface of the semiconductor chip by using the image of the light of the predetermined pattern formed on the image portion of the top camera and the side camera, the top plane from the tip of the leads. And measuring the total height, which is the distance to.

또한, 본 발명의 스탠드 오프를 측정하는 방법은 복수의 마크들이 형성된 캘리브레이터가 제공되는 단계, 상기 캘리브레이터의 하부에 상기 캘리브레이터와 수직하게 위치되는 하부카메라 및 상기 캘리브레이터와 경사지게 배치되는 측부 카메라가 제공되는 단계, 상기 하부카메라 및 상기 측부카메라에 의해 상기 캘리브레이터가 촬상되고, 상기 하부카메라 및 상기 측부카메라의 이미지부 내의 위치와 상기 캘리브레이터 상의 위치가 매칭되는 단계, 상기 하부카메라의 수직 상부에 반도체 칩이 제공되는 단계, 상기 반도체 칩의 하부면에 소정 패턴의 광을 맺히도록 광을 조사하는 광 조사부가 제공되는 단계, 상기 하부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 반도체 칩의 연결부들의 상을 이용하여 상기 반도체 칩의 연결부들 선단의 위치를 구하고, 상기 하부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 소정패턴의 광의 상을 이용하여 상기 반도체 칩의 하부면을 지나는 바텀 평면(bottom plane)을 구하는 단계, 그리고 상기 연결부들 선단으로부터 상기 바텀 평면까지의 거리인 스탠드 오프를 측정하는 단계를 포함한다. In addition, the method for measuring the standoff of the present invention is provided with a calibrator having a plurality of marks formed, a bottom camera positioned perpendicular to the calibrator and a side camera disposed inclined with the calibrator below the calibrator And imaging the calibrator by the lower camera and the side camera, and matching a position in an image portion of the lower camera and the side camera with a position on the calibrator, wherein a semiconductor chip is provided on a vertical upper portion of the lower camera. The method may further include: providing a light irradiation unit for irradiating light to form a predetermined pattern of light on a lower surface of the semiconductor chip, by using an image of connection parts of the semiconductor chip formed on the image unit of the lower camera and the side camera; Above the tip of the connections of the semiconductor chip And a bottom plane passing through the bottom surface of the semiconductor chip by using the image of the light of the predetermined pattern formed on the image portions of the lower camera and the side camera, and the bottom from the ends of the connecting portions. Measuring a standoff, the distance to the plane.

이하, 본 발명의 실시예를 첨부된 도면 도 1 내지 도 18을 참조하면서 보다 상세히 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.Hereinafter, an embodiment of the present invention will be described in more detail with reference to FIGS. 1 to 18. The embodiments of the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. This embodiment is provided to more completely explain the present invention to those skilled in the art. Therefore, the shape of the elements in the drawings are exaggerated to emphasize a clearer description.

다음의 실시예에서는 인쇄회로기판(printed circuit board)의 패드와 접촉되는 연결부로서 양측면에 리드(lead)들을 가지는 반도체 칩(100)을 일예로 들어 설명한다.In the following embodiment, a semiconductor chip 100 having leads on both sides as a connection part in contact with a pad of a printed circuit board will be described as an example.

도 1은 본 발명의 반도체 칩이 실질적으로 놓여지는 평면 상의 복수의 위치들로부터 반도체 칩의 상부면까지의 높이 및 반도체 칩의 토탈하이트를 측정하는 장치(1)를 개략적으로 보여주는 사시도이다. 도 1을 참조하면, 측정장치(1)는 반도체 칩(100)의 상부면을 수직 방향에서 촬상하는 상부카메라(top camera)(30)와 반도체 칩의 상부면을 경사진 방향에서 촬상하는 측부카메라(first side camera)(40), 광 조사부(200), 측정을 위한 기준면을 제공하는 캘리브레이터(도 5의 600), 그리고 상기 카메라들(30, 40)을 제어하고, 촬상된 상으로부터 반도체 칩(100)에 대한 측정을 수행하는 제어부(800)를 가진다. 본 실시예에서 시팅평면이 란 가장 아래로 돌출된 3개의 리드들(120)의 선단부를 지나는 평면이고, 탑평면이란 반도체 칩의 상부면(111)과 가장 인접한 가상의 평면이다.1 is a perspective view schematically showing an apparatus 1 for measuring the height from the plurality of positions on the plane where the semiconductor chip of the present invention is substantially placed to the top surface of the semiconductor chip and the total height of the semiconductor chip. Referring to FIG. 1, the measuring apparatus 1 includes a top camera 30 for photographing an upper surface of the semiconductor chip 100 in a vertical direction and a side camera for photographing an upper surface of the semiconductor chip in an inclined direction. (first side camera) 40, light irradiation unit 200, a calibrator (600 of FIG. 5) for providing a reference plane for measurement, and the cameras 30, 40, and controls the semiconductor chip ( It has a control unit 800 for performing the measurement for 100). In this embodiment, the seating plane is a plane passing through the leading end of the three leads 120 protruding downward, and the top plane is an imaginary plane closest to the top surface 111 of the semiconductor chip.

광조사부(200)는 상부카메라와 측부카메라의 이미지부(300, 400)에 맺힌 반도체 칩의 상(像)에서 상술한 탑평면을 검출하기 위한 점들이 반도체 칩(100) 상에 맺히게 한다. 광 조사부(200)는 광을 조사하는 레이저 수단(220)과 레이저로부터 조사된 광이 반도체 칩(100) 상에 소정의 패턴으로 맺히도록 하는 패턴 형성부(240)를 가진다. 도 2a와 도 2b는 각각 광조사부(200)에 설치되는 패턴 형성부(240)를 보여주는 도면들이다. 도 2a에 도시된 바와 같이, 패턴 형성부(240)에는 카메라의 이미지부에서 검출이 용이하도록 열들과 행들을 이루는 복수의 도트들이 형성될 수 있다. 그러나 이와 달리 카메라의 이미지부에서 검출위치를 제공할 수 있다면 패턴형성부(240)에는 다양한 형상의 패턴이 형성될 수 있다. 도 2b는 패턴형성부(240)에 형성된 패턴의 다른 예를 보여주는 도면이다.The light irradiation unit 200 causes the dots for detecting the above-described top plane to be formed on the semiconductor chip 100 on the semiconductor chips formed on the image units 300 and 400 of the upper camera and the side camera. The light irradiator 200 includes a laser means 220 for irradiating light and a pattern forming unit 240 for allowing light irradiated from the laser to form a predetermined pattern on the semiconductor chip 100. 2A and 2B are diagrams illustrating the pattern forming unit 240 installed in the light irradiation unit 200, respectively. As illustrated in FIG. 2A, a plurality of dots forming columns and rows may be formed in the pattern forming unit 240 to facilitate detection in the image unit of the camera. However, if the detection position can be provided in the image unit of the camera, the pattern forming unit 240 may have various shapes of patterns. 2B is a diagram illustrating another example of a pattern formed in the pattern forming unit 240.

상부카메라(30)와 측부카메라(40)는 모두 반도체 칩(100)이 놓이는 검사위치의 상부에 배치되며, 상부카메라(30)는 반도체 칩의 상부면(111)이 촬상되도록 반도체 칩(100)과 수직하게 배치된다. 측부카메라(40)는 반도체 칩의 리어면(114)과 상부면(111)을 바라보도록 경사진 방향으로 설치되며, 반도체 칩의 양측면(115, 116)에 형성된 리드들(120)이 서로 대칭으로 촬상하도록 배치된다. 바람직하게는 측부카메라(40)는 반도체 칩의 상부면으로부터 45° 경사지게 배치된다. 카메라들(30, 40)에 반도체 칩의 영상이 뚜렷하게 촬상되도록 반도체 칩(100)이 놓여지는 검사위치의 하부에는 백라이트(backlight)(도시되지 않음)가 제공된다.The upper camera 30 and the side camera 40 are both disposed above the inspection position where the semiconductor chip 100 is placed, and the upper camera 30 includes the semiconductor chip 100 so that the upper surface 111 of the semiconductor chip is imaged. Is placed perpendicular to the. The side camera 40 is installed in an inclined direction so as to face the rear surface 114 and the upper surface 111 of the semiconductor chip, and the leads 120 formed on both sides 115 and 116 of the semiconductor chip are symmetrically with each other. It is arranged to image. Preferably, the side camera 40 is disposed inclined 45 degrees from the upper surface of the semiconductor chip. A backlight (not shown) is provided below the inspection position where the semiconductor chip 100 is placed so that the images of the semiconductor chip are clearly captured by the cameras 30 and 40.

도 3a와 도 3b는 각각 상부카메라(30)와 측부카메라(40)의 이미지부에 맺힌 상을 보여주는 도면들이다. 도면에서 인출번호 중 첨자 a는 상부카메라의 이미지부(300)에 맺힌 대상물의 상을 나타내고, 첨자 b는 측부카메라의 이미지부(400)에 맺힌 대상물의 상을 나타낸다. 도 3a를 참조하면, 상부카메라(30)는 반도체 칩(100)의 수직 위에서 반도체 칩(100)을 촬상하므로, 서로 마주보는 위치에 배치된 리드들(120)은 서로 대칭이 되도록 그 상부면의 상(122a)이 맺힌다. 또한, 반도체 칩의 상부면에는 균일한 간격의 도트들로 배치된 광의 상(像)(222b)이 맺힌다. 도 3b를 참조하면, 측부카메라(40)는 반도체 칩의 리어면(114)과 상부면(112)으로부터 각각 45° 경사진 상태에서 반도체 칩(100)을 촬상하므로, 서로 마주보는 위치에 배치된 리드들(120)은 서로 대칭이 되도록 리드의 상부면(122b)과 일측면(124b)의 상(像)이 맺힌다. 또한, 반도체 칩의 상부면에는 점진적으로 줄어드는 간격의 도트들로 배치된 광의 상(222b)이 맺힌다.3A and 3B are diagrams illustrating images formed on the image portions of the upper camera 30 and the side camera 40, respectively. In the drawing, the subscript a represents the image of the object formed in the image unit 300 of the upper camera, and the subscript b represents the image of the object formed in the image unit 400 of the side camera. Referring to FIG. 3A, since the upper camera 30 photographs the semiconductor chip 100 from the top of the semiconductor chip 100, the leads 120 disposed at positions facing each other are symmetrical to each other. Image 122a bears. In addition, the upper surface of the semiconductor chip is formed with an image 222b of light arranged in dots at uniform intervals. Referring to FIG. 3B, the side camera 40 captures the semiconductor chip 100 in a state inclined at 45 ° from the rear surface 114 and the upper surface 112 of the semiconductor chip, respectively, and is disposed at positions facing each other. The leads 120 form an image of the upper surface 122b and the one side 124b of the lead so as to be symmetrical with each other. In addition, an image 222b of light disposed as dots with gradually decreasing intervals is formed on the upper surface of the semiconductor chip.

다음에는 상술한 측정장치(1)를 사용하여 반도체 칩(100)의 높이를 측정하는 방법을 설명한다. 반도체 칩(100)의 높이는 반도체 칩(100)이 실제 놓여지는 평면으로부터 반도체 칩의 상부면(111)까지의 높이이다. 도 4는 본 발명의 바람직한 일실시예에 따른 측정방법을 순차적으로 보여주는 플로우차트이다. 도 4를 참조하여 측정방법을 개략적으로 설명하면, 처음에 각각의 카메라의 이미지부(300, 400) 상의 위치와 기준면(700)상의 좌표를 매칭하는 캘리브레이션(calibration)이 이루어진다(스텝 S10). 기준면(700)이란 반도체 칩(100)의 하부에 위치되는 가상의 수평면이다. Next, a method of measuring the height of the semiconductor chip 100 using the above-described measuring device 1 will be described. The height of the semiconductor chip 100 is the height from the plane on which the semiconductor chip 100 is actually placed to the upper surface 111 of the semiconductor chip. 4 is a flowchart sequentially showing a measuring method according to an exemplary embodiment of the present invention. Referring to FIG. 4 schematically, a calibration is performed to first match a position on the image portions 300 and 400 of each camera and a coordinate on the reference plane 700 (step S10). The reference plane 700 is a virtual horizontal plane positioned below the semiconductor chip 100.

이후, 각각의 카메라의 이미지부(300, 400)에 맺힌 리드들의 상을 이용하여 각각의 리드 선단의 공간좌표를 구한 후, 이들 좌표들을 가장 인접하게 지나는 가상의 평면(이하 LMS 평면, least mean square plane)을 구한다(스텝 S20). 그리고 각각의 리드선단으로부터 LMS 평면까지의 수직거리를 구한 후, LMS 평면보다 가장 아래로 돌출된 3개의 리드(120)를 추출하여 이들 선단을 지나는 시팅 평면(seating plane)을 구한다(스텝 S30). Subsequently, the spatial coordinates of each lead tip are obtained by using the images of the leads formed on the image units 300 and 400 of each camera, and then a virtual plane (hereinafter, LMS plane, least mean square) passing these coordinates most closely. plane) (step S20). After determining the vertical distance from each lead end to the LMS plane, three leads 120 protruding below the LMS plane are extracted to obtain a seating plane passing through these ends (step S30).

각각의 카메라의 이미지부(300, 400)에 맺힌 광의 상을 이용하여 반도체 칩(100)의 탑평면을 구한다.(스텝 S40). 이후 시팅평면에서 기준점들을 추출한 후 이들 기준점들로부터 탑평면까지의 거리를 구한다(스텝 S50, S60). 기준점이란 탑평면까지의 거리 측정이 필요한 임의의 위치이다. 이들 거리가 모두 설정범위 내에 포함되면, 반도체 칩(100)은 양호한 칩으로 인식되고 어느 하나가 설정범위로부터 벗어나면 불량한 칩으로 인식된다(스텝 S70). 이하 각각의 단계를 보다 구체적으로 설명한다. 본 실시예에서는 기준점을 시팅평면 상에서 추출하는 것으로 설명하였다. 그러나 이와 달리, 시팅평면과 인접한 위치에서 기준점을 추출하여, 이들로부터 탑평면까지의 거리를 측정할 수 있다. 선택적으로, 탑평면 또는 이와 인접한 위치에서 기준점을 추출하여 시팅평면까지의 거리를 측정할 수 있다.The top plane of the semiconductor chip 100 is obtained using the images of the light formed on the image portions 300 and 400 of each camera (step S40). Then, after extracting reference points from the seating plane, the distances from these reference points to the top plane are obtained (steps S50 and S60). The reference point is any position where distance measurement to the top plane is required. If these distances are all included in the setting range, the semiconductor chip 100 is recognized as a good chip, and if any one is out of the setting range, it is recognized as a bad chip (step S70). Each step will be described in more detail below. In this embodiment, the reference point is described as being extracted on the seating plane. Alternatively, however, the reference point can be extracted at a position adjacent to the seating plane, and the distance from them to the top plane can be measured. Optionally, the distance to the seating plane can be measured by extracting the reference point at or near the top plane.

도 5는 캘리브레이션에 사용된 캘리브레이터(calibrator)(600)의 사시도이다. 캘리브레이터(600)는 사각의 평판으로 그 상부면에는 동일간격으로 배치된 도트들(620)이 형성된다. 캘리브레이터(600)는 상술한 기준면 상의 위치를 카메라들의 이미지부(300, 400) 위치와 매칭하기 위해 사용되는 것으로, 반도체 칩(100)이 놓여지는 검사위치의 하부에 놓여진다. 캘리브레이터(600)의 상부면을 지나는 평면은 상술한 기준면으로 사용된다. 반도체 칩(100)이 검사위치에 놓여지기 전에 각각의 카메라(30, 40)는 설정된 위치에서 캘리브레이터(600)를 촬상한다. 각각의 카메라의 이미지부(300, 400)에는 도트들을 포함한 캘리브레이터의 상(600a, 600b)이 맺힌다.5 is a perspective view of a calibrator 600 used for calibration. The calibrator 600 is a rectangular flat plate, and dots 620 disposed at equal intervals are formed on an upper surface thereof. The calibrator 600 is used to match the position on the reference plane with the positions of the image parts 300 and 400 of the cameras, and is placed below the inspection position where the semiconductor chip 100 is placed. The plane passing through the upper surface of the calibrator 600 is used as the reference plane described above. Before the semiconductor chip 100 is placed at the inspection position, each camera 30 and 40 captures the calibrator 600 at the set position. Images 600a and 600b of the calibrator including dots are formed in the image units 300 and 400 of each camera.

도 6a와 도 6b는 각각 상부카메라와 측부카메라의 이미지부(300, 400)에 맺힌 캘리브레이터의 상(600a, 600b)을 보여준다. 도 6a를 참조하면, 상부카메라(30)는 캘리브레이터(600)의 수직아래에서 캘리브레이터(600)를 촬상하므로, 하부카메라의 이미지부(300)에 맺힌 도트의 상들(620a)은 모두 등간격을 유지한다. 그러나 도 6b를 참조하면 측부카메라(40)는 캘리브레이터(600)와 경사진 상태에서 캘리브레이터(600)를 촬상하므로, 이미지부(400)에 맺힌 도트의 상들(620b)의 간격은 점진적으로 달라진다. 즉, 측부카메라(40)에서 멀리 위치될수록 도트들의 상(620b)의 인접거리는 짧아진다. 6A and 6B show the images 600a and 600b of the calibrator formed on the image units 300 and 400 of the upper and side cameras, respectively. Referring to FIG. 6A, since the upper camera 30 captures the calibrator 600 vertically below the calibrator 600, all of the dots 620a of the dots formed on the image part 300 of the lower camera maintain equal intervals. do. However, referring to FIG. 6B, since the side camera 40 photographs the calibrator 600 in an inclined state with the calibrator 600, the interval between the images 620b of the dots formed on the image unit 400 is gradually changed. That is, the farther away from the side camera 40, the shorter the adjacent distance of the image 620b of the dots.

각각의 카메라(30, 40)에 맺힌 도트들(620a, 620b)의 위치는 제어부(controller)(800)로 전송된다. 제어부(800)는 각각의 카메라의 이미지부(300, 400)의 임의의 위치를 기준면 상의 대응되는 위치로 매칭한다. 캘리브레이션이 완료되면 캘리브레이터(600)를 제거하고, 각각의 반도체 칩(100)에 대해 검사를 시작한다. 비록 본 실시예에서 캘리브레이터 상에 도트들(620)은 등간격으로 형성되었으나, 카메라의 이미지부(300, 400)의 위치를 기준면(700) 상의 위치로 매칭할 수 있다면 반드시 등간격으로 형성될 필요는 없다. 반도체 칩(100)이 검 사위치에 놓여지고 광조사부(200)로부터 반도체 칩의 상부면(111)으로 광이 조사되면, 각각의 카메라(30, 40)로 반도체 칩(100)을 촬상한다.The positions of the dots 620a and 620b formed in the cameras 30 and 40 are transmitted to the controller 800. The controller 800 matches an arbitrary position of the image units 300 and 400 of each camera to a corresponding position on the reference plane. When the calibration is completed, the calibrator 600 is removed and each semiconductor chip 100 is inspected. Although the dots 620 are formed on the calibrator at equal intervals in this embodiment, if the positions of the image parts 300 and 400 of the camera can be matched to the positions on the reference plane 700, they must be formed at equal intervals. There is no. When the semiconductor chip 100 is placed at the inspection position and the light is irradiated from the light irradiation part 200 to the upper surface 111 of the semiconductor chip, the semiconductor chip 100 is imaged by the respective cameras 30 and 40.

도 7a는 기준면(700)으로부터 각각의 리드들(120)의 선단부의 높이를 구하는 방법을 보여주는 도면이고, 도 7b와 도 7c는 각각 상부카메라와 측부카메라의 이미지부(300, 400)에서 추출되는 리드선단 및 광의 상의 위치를 보여주는 도면들이다. 도 7a 내지 도 7c를 참조하면, 측부카메라의 이미지부(400)에 맺힌 반도체 칩의 상(100b)에서, 반도체 칩의 측면(116) 끝부분에 위치된 리드의 선단부의 모서리(이하 '리드 선단'이라 칭한다) 위치인 'A2'점을 추출한다. 이후 상부카메라의 이미지부(300)에서 상술한 'A2'점과 대응되는 위치의 점인 'A1'점을 추출한다. 리드의 상(120b)에서 선단부 중 'B2와 C2'점은 리드의 하부면(222)이 아닌 상부면의 점이므로 부정확한 위치이다. 'A'점은 상술한 'A1'점과 'A2'점에 대응되는 실제 반도체 칩(100)의 위치이다.7A is a view showing a method of obtaining the height of the tip of each lead 120 from the reference plane 700, and FIGS. 7B and 7C are extracted from the image units 300 and 400 of the upper and side cameras, respectively. Figures showing the position of the lead end and the light image. Referring to FIGS. 7A to 7C, in the image 100b of the semiconductor chip formed on the image unit 400 of the side camera, the edge of the tip of the lead positioned at the end of the side surface 116 of the semiconductor chip (hereinafter, referred to as “lead tip”). The point 'A 2 ' is extracted. Thereafter, the image unit 300 of the upper camera extracts a point 'A 1 ', which is a point corresponding to the point 'A 2 ' described above. 'B 2 and C 2 ' of the tip portion of the lead 120b is an incorrect position because it is a point of the upper surface rather than the lower surface 222 of the lead. 'A' point is the position of the actual semiconductor chip 100 corresponding to the 'A 1 ' point and the 'A 2 ' point described above.

상부카메라와 측부카메라의 이미지부(300, 400)에 맺힌 캘리브레이터의 상(600a, 600b)에서 'A1'점은 기준면(700)의 'ａ1'점의 위치에 대응되고, 'A2 '점은 기준면(700)의 'a2'점의 위치에 대응된다. 'A1'점과 'A2'점의 기준면(700)상의 좌표(즉 'a1'과 'a2'의 X, Y좌표)는 제어부(800)에 저장된 이미지부의 위치와 대응되는 캘리브레이터 상(700)의 위치로부터 구할 수 있다. 또한 피타고라스의 정리를 이용하면 'a1'점과 'a2'점간의 거리(ℓ1)를 알 수 있고, 측부카메라(40)가 기준면(700)과 이루는 각도(θ1)를 이용하여 실제 리드 선단의 'A'점의 Z축 거리(기준면으로부터 떨어진 거리)(ℓ1tanθ1)를 구할 수 있다.In the calibrator images 600a and 600b formed on the image units 300 and 400 of the upper and side cameras, the 'A 1 ' point corresponds to the position of the 'a 1 ' point of the reference plane 700, and the 'A 2 ' The point corresponds to the position of the 'a 2 ' point of the reference plane 700. The coordinates (ie, X and Y coordinates of 'a 1 ' and 'a 2 ') of the 'A 1 ' point and the 'A 2 ' point on the reference plane 700 correspond to the positions of the image part stored in the controller 800. It can obtain | require from the position of 700. FIG. In addition, using the Pythagorean theorem, the distance (ℓ 1 ) between the 'a 1 ' point and the 'a 2 ' point can be known, and the actual angle is obtained using the angle (θ 1 ) that the side camera 40 forms with the reference plane 700. The Z axis distance (distance from the reference plane) ( 1 tan θ 1 ) at the point 'A' of the lead end can be obtained.

상술한 방법을 사용하여 모든 리드들(120)의 리드 선단 좌표들을 알 수 있다. 이상적인 경우 모든 리드들(120)의 선단부는 동일평면상에 배치되어야 하나, 실질적으로 리드들(120)의 길이는 동일하지 않으므로 리드 선단은 동일평면상에 배치되지 않는다. 따라서 이들 리드 선단들에 대해 가장 인접하는 LMS 평면을 구한다. 리드 선단의 일측모서리의 좌표들로부터 이들을 가장 인접하게 지나는 평면을 구하는 방법은 수치해석법을 통해 일반적으로 널리 알려져 있으므로 상세한 설명을 생략한다. Using the above-described method, the lead tip coordinates of all the leads 120 can be known. Ideally, the leading ends of all leads 120 should be coplanar, but the lead ends are not coplanar because the lengths of the leads 120 are not substantially the same. Therefore, the LMS plane nearest to these lead ends is obtained. The method of obtaining a plane passing most adjacently from the coordinates of one side edge of the lead tip is generally known through numerical analysis, and thus a detailed description thereof will be omitted.

이후 반도체 칩(100)이 실제 놓여지는 평면인 시팅평면을 구한다. 반도체 칩(100)이 놓여질 때, 반도체 칩(100)은 가장 아래로 돌출된 3개의 리드들(120)에 의해 지지되며, 이들 3개의 리드 선단들을 지나는 평면이 시팅평면이 된다. 시팅평면을 구하기 위해 복수의 리드 선단의 좌표들 중 LMS평면으로부터 가장 아래로 돌출된 3개의 리드 선단의 좌표를 추출하고, 이들 3점을 지나는 평면을 구한다. 상술한 방법에 의해 구하여진 LMS 평면과 시팅평면은 도 8에 도시되었다.After that, a sheeting plane, which is a plane on which the semiconductor chip 100 is actually placed, is obtained. When the semiconductor chip 100 is placed, the semiconductor chip 100 is supported by the three most protruding leads 120, and the plane passing through these three lead ends becomes the seating plane. In order to find the seating plane, the coordinates of three lead ends protruding downward from the LMS plane among the coordinates of the plurality of lead ends are extracted, and a plane passing through these three points is obtained. The LMS plane and seating plane obtained by the method described above are shown in FIG. 8.

다음에는 반도체 칩(100)의 탑평면을 구하는 방법을 설명한다. 탑평면을 구하기 위해 상부카메라와 측부카메라의 이미지부(300, 400)에 맺힌 광의 패턴들이 사용된다. 도 9는 광의 패턴 내 도트들의 위치를 구하는 방법을 보여주는 도면이다.Next, a method of obtaining the top plane of the semiconductor chip 100 will be described. In order to obtain the top plane, patterns of light formed on the image units 300 and 400 of the upper camera and the side camera are used. 9 is a diagram illustrating a method of obtaining positions of dots in a pattern of light.

탑평면을 구하는 방법은 상술한 리드들(120)의 LMS평면을 구하는 방법과 유사하다. 먼저 상부카메라와 측부카메라의 이미지부(300, 400)에 맺힌 광의 패턴 내의 도트('D1'과 'D2')를 추출한다. 'D'점은 상술한 'D1'점과 'D2 '점에 대응되는 광의 상(220)의 위치이다.The method for obtaining the top plane is similar to the method for obtaining the LMS plane of the leads 120 described above. First, the dots 'D 1 ' and 'D 2 ' in the light pattern formed on the image units 300 and 400 of the upper and side cameras are extracted. 'D' point is the position of the image 220 of light corresponding to the 'D 1 ' point and the 'D 2 ' point described above.

상부카메라와 측부카메라의 이미지부(300, 400)에 맺힌 캘리브레이터 상(600a, 600b)에서 'D1'점은 기준면(700) 상의 'd1'점의 위치에 대응되고, 'D2 '점은 기준면(700) 상의 'd2'점의 위치에 대응된다. 'D1'점과 'D2'점의 기준면(700) 상의 좌표(즉 'd1'과 'd2'의 좌표)는 상부카메라 및 측부카메라의 이미지부(300, 400) 위치와 대응되는 캘리브레이터의 상(600a, 600b)의 위치로부터 구할 수 있다. 또한 피타고라스의 정리를 이용하면 'd1'점과 'd2'점간의 거리(ℓ2)를 알 수 있고, 측부카메라(400)가 기준면(700)과 이루는 각도(θ2)를 이용하여 'D'점의 Z축 거리(ℓ2tanθ2)를 알 수 있다. 상술한 방법을 사용하여 광의 상에서 각각의 도트들(222)의 좌표들을 구한 후, 수지해석을 이용하여 이들 좌표들을 가장 인접하게 지나는 평면인 탑평면을 구한다.In the calibrator images 600a and 600b formed on the image units 300 and 400 of the upper and side cameras, the 'D 1 ' point corresponds to the position of the 'd 1 ' point on the reference plane 700, and the 'D 2 ' point. Corresponds to the position of the point 'd 2 ' on the reference plane 700. Coordinates (ie, coordinates of 'd 1 ' and 'd 2 ') on the reference plane 700 of the 'D 1 ' point and the 'D 2 ' point correspond to the positions of the image parts 300 and 400 of the upper and side cameras. It can obtain | require from the position of the image 600a, 600b of a calibrator. In addition, using the Pythagorean theorem, the distance (ℓ 2 ) between the 'd 1 ' point and the 'd 2 ' point can be known, and by using the angle (θ 2 ) that the side camera 400 forms with the reference plane 700 ' The Z-axis distance (L 2 tan θ 2 ) at the point D 'can be known. After the coordinates of the respective dots 222 are obtained in the light image using the above-described method, the top plane, which is the plane passing through these coordinates, is obtained by using the resin analysis.

이후 시팅평면 상에서 기준점들을 추출하고, 이들 기준점들로부터 탑평면까지의 거리를 구한다. 시팅평면 상에서 기준점은 다양하게 선택될 수 있다. 일예에 의하면, 도 10에 도시된 바와 같이 상부카메라의 이미지부(300)에 맺힌 반도체 칩의 각각의 측면에 배치되는 리드들의 상 중에서 가장 돌출된 2개의 리드 선단을 지 나는 직선들과 반도체 칩의 프론트면(113)과 리어면(114)을 나타내는 선분을 연장한 직선들로부터 사각형 형상을 구한다. 상술한 사각형의 네 모서리 위치와 대응되는 시팅평면 상의 위치를 기준점으로 설정하고, 이들 각각의 기준점으로부터 탑평면까지의 거리를 구한다. 제어부(800)는 각각의 기준점에서 탑평면까지의 모든 거리가 허용범위 이내에 포함되면 반도체 칩(100)을 양호한 칩으로 인식하고, 어느 하나라도 허용범위를 벗어나면 불량 칩으로 인식한다. 이와 달리 시팅평면 상의 다른 점 또는 시팅평면과 인접한 위치의 점 또는 탑평면 상의 점을 기준점으로 설정할 수 있다. 탑평면 상에서 기준점을 추출하는 경우에는 기준점으로부터 시팅평면까지의 거리가 반도체 칩의 높이이다. The reference points are then extracted on the seating plane and the distance from these reference points to the top plane is obtained. The reference point on the seating plane can be variously selected. According to an example, as shown in FIG. 10, the straight lines passing through the two leading ends of the leads protruding from the top of the leads disposed on each side of the semiconductor chip formed on the image unit 300 of the upper camera and the semiconductor chip may be formed. The rectangular shape is calculated | required from the straight lines which extended the line segment which shows the front surface 113 and the rear surface 114. FIG. A position on the seating plane corresponding to the four corner positions of the above-described quadrangle is set as a reference point, and the distance from each of these reference points to the top plane is obtained. The controller 800 recognizes the semiconductor chip 100 as a good chip when all the distances from the respective reference points to the top plane are within the allowable range, and recognizes the chip as a bad chip when any one is out of the allowable range. Alternatively, another point on the seating plane or a point at a position adjacent to the seating plane or a point on the top plane may be set as a reference point. When the reference point is extracted on the top plane, the distance from the reference point to the seating plane is the height of the semiconductor chip.

반도체 칩(100)의 양호 및 불량은 토탈하이트(total height)를 구하여 판단할 수 있다. 토탈하이트는 각각의 리드 선단으로부터 반도체 칩의 상부면(111)을 지나는 평면까지의 거리로, 토탈하이트와 후술할 스탠드오프는 도 11에 도시되어 있다. 토탈하이트는 각각의 리드 선단의 좌표와 반도체 칩의 상부면(111)을 지나는 평면을 이용하여 구해진다. 반도체 칩의 토탈하이트를 구하는 방법을 순차적으로 보여주는 도 12를 참조하면, 처음에 복수의 도트들이 균등한 간격으로 형성된 캘리브레이터(600) 및 상부카메라(30)와 측부카메라(40)가 제공된다(스텝 S110, S120). 상부카메라(30)는 캘리브레이터(600)와 수직하게 고정설치되고, 측부카메라(40)는 캘리브레이터(600)와 경사지게 고정설치된다. 이후 상부 카메라(30) 및 측부카메라(40)로 캘리브레이터(600)를 촬상하고, 상부카메라 및 측부 카메라의 이미지부(300, 400) 맺힌 캘리브레이터(600)의 상을 이용하여, 기준면(700) 상의 위 치와 카메라들의 이미지부(300, 400) 상의 위치를 매칭한다(스텝 S130).Good and bad semiconductor chip 100 can be determined by obtaining a total height (total height). The total height is the distance from each lead tip to the plane passing through the upper surface 111 of the semiconductor chip. The total height and the standoff to be described later are shown in FIG. Total height is calculated | required using the coordinate of each lead front end, and the plane passing through the upper surface 111 of a semiconductor chip. Referring to FIG. 12, which sequentially shows a method of obtaining a total height of a semiconductor chip, a calibrator 600, an upper camera 30, and a side camera 40, in which a plurality of dots are initially formed at equal intervals, are provided (step 1). S110, S120). The upper camera 30 is fixedly installed vertically with the calibrator 600, and the side camera 40 is fixedly installed with the calibrator 600 inclined. Then, the calibrator 600 is photographed by the upper camera 30 and the side camera 40, and using the image of the calibrator 600 formed on the image parts 300 and 400 of the upper camera and the side camera, on the reference plane 700. Match the position with the position on the image unit 300,400 of the camera (step S130).

이후 상부카메라(30)의 수직 아래의 검사위치에 반도체 칩(100)이 제공되고, 반도체 칩의 상부면(111)에 소정 패턴의 광이 맺히도록 광을 조사하는 광조사부(200)가 제공된다(스텝 S140). 상부카메라(30)와 측부카메라(40)에 의해 반도체 칩(100)이 촬상되고(스텝 S150), 상부카메라 및 측부카메라의 이미지부(300, 400)에 맺힌 반도체 칩의 리드들(120)의 상을 이용하여 반도체 칩의 리드들 선단의 위치를 구한다(스텝 S160). 또한, 상부카메라 및 측부카메라의 이미지부(300, 400)에 맺힌 소정패턴의 광의 상을 이용하여 탑평면(top plane)을 구한다(스텝 S170). 각각의 리드 선단들의 좌표를 구하는 방법은 도 7a, 도 7b, 그리고 도 7c를 참조하여 상세히 설명하였고, 반도체 칩(100)의 탑평면을 구하는 방법은 도 9를 참조하여 상세히 설명되었다. 이후에 각각의 리드의 선단으로부터 탑평면까지의 거리를 구한다(스텝 S180). 모든 토탈하이트가 상술한 설정범위 이내에 포함되면, 제어부는 반도체 칩(100)을 양호한 칩으로 인식하고, 어느 하나라도 허용범위를 벗어나면 불량칩으로 인식한다.Thereafter, the semiconductor chip 100 is provided at an inspection position below the vertical position of the upper camera 30, and a light irradiation part 200 is provided to irradiate light to form light of a predetermined pattern on the upper surface 111 of the semiconductor chip. (Step S140). The semiconductor chip 100 is imaged by the upper camera 30 and the side camera 40 (step S150), and the leads 120 of the semiconductor chip 120 formed on the image parts 300 and 400 of the upper camera and the side camera. The position of the tip of the lead of a semiconductor chip is calculated | required using an image (step S160). Further, a top plane is obtained by using images of light of a predetermined pattern formed on the image units 300 and 400 of the upper camera and the side camera (step S170). The method of obtaining the coordinates of the respective lead ends is described in detail with reference to FIGS. 7A, 7B, and 7C, and the method of obtaining the top plane of the semiconductor chip 100 has been described in detail with reference to FIG. 9. Thereafter, the distance from the tip of each lead to the top plane is determined (step S180). If all of the total heights fall within the above-described setting range, the control unit recognizes the semiconductor chip 100 as a good chip, and recognizes as a bad chip if any one is out of the allowable range.

도 13은 반도체 칩의 스탠드오프(stand off)를 측정하는 장치의 구성을 보여주는 도면이다. 스탠드오프는 리드의 선단으로부터 반도체 칩의 하부면(112)을 지나는 평면까지의 거리이다. 도 13을 참조하면, 측정장치(2)는 광 조사부(200), 반도체 칩의 하부면(112)을 수직 방향에서 촬상하는 하부카메라(bottom camera)(50)와 반도체 칩의 하부면(112)을 경사진 방향에서 촬상하는 측부카메라(first side camera)(60), 측정을 위한 기준면(도 17a의 700)을 제공하는 캘리브레이터(600), 그리고 카메라들(50, 60)을 제어하고, 촬상된 상으로부터 반도체 칩에 대한 측정을 수행하는 제어부(800)를 가진다. 광조사부(200), 카메라들(50, 60), 캘리브레이터(600), 그리고 제어부(800)의 기능은 위의 실시예와 동일하며, 이들의 설치위치에서 위의 실시예와 차이가 있다. FIG. 13 is a diagram illustrating a configuration of an apparatus for measuring stand off of a semiconductor chip. The standoff is the distance from the tip of the lead to the plane passing through the bottom surface 112 of the semiconductor chip. Referring to FIG. 13, the measuring device 2 includes a light irradiation unit 200, a bottom camera 50 for imaging the lower surface 112 of the semiconductor chip in a vertical direction, and a lower surface 112 of the semiconductor chip. A first side camera 60 for imaging in a tilted direction, a calibrator 600 for providing a reference plane for measurement (700 in FIG. 17A), and cameras 50, 60 for controlling It has a control unit 800 for measuring the semiconductor chip from the phase. The functions of the light irradiation unit 200, the cameras 50 and 60, the calibrator 600, and the control unit 800 are the same as those of the above embodiment, and their installation positions are different from those of the above embodiment.

하부카메라(50)와 측부카메라(60)는 모두 반도체 칩(100)이 놓이는 검사위치의 하부에 배치되며, 상부카메라(50)는 반도체 칩의 하부면(112)이 촬상되도록 반도체 칩(100)과 수직하게 배치된다. 측부카메라(60)는 반도체 칩의 프론트면(113)과 상부면(111)을 바라보도록 경사진 방향으로 설치되며, 반도체 칩의 양측면(115, 116)에 형성된 리드들(120)이 서로 대칭으로 촬상하도록 배치된다. 바람직하게는 측부카메라(60)는 반도체 칩의 하부면(112)으로부터 45° 경사지게 배치된다. 카메라들(50, 60)에 반도체 칩의 영상이 뚜렷하게 촬상되도록 반도체 칩(100)이 놓여지는 검사위치의 상부에는 백라이트(backlight)(도시되지 않음)가 제공된다.The lower camera 50 and the side camera 60 are both disposed under the inspection position where the semiconductor chip 100 is placed, and the upper camera 50 includes the semiconductor chip 100 so that the lower surface 112 of the semiconductor chip is imaged. Is placed perpendicular to the. The side camera 60 is installed in an inclined direction to face the front surface 113 and the upper surface 111 of the semiconductor chip, and the leads 120 formed on both sides 115 and 116 of the semiconductor chip are symmetrically with each other. It is arranged to image. Preferably, the side camera 60 is disposed to be inclined 45 degrees from the bottom surface 112 of the semiconductor chip. A backlight (not shown) is provided above the inspection position where the semiconductor chip 100 is placed so that the images of the semiconductor chip are clearly captured by the cameras 50 and 60.

도 14a와 도 14b는 각각 하부카메라와 측부카메라의 이미지부(500, 600)에 맺힌 반도체 칩(100)의 상을 보여주는 도면들이다. 도면에서 인출번호 중 첨자 'c'는 하부카메라의 이미지부(500)에 맺힌 대상물의 상(像)을 나타내고, 첨자 'd'는 측부카메라의 이미지부(600)에 맺힌 대상물의 상(像)을 나타낸다. 도 14a를 참조하면, 하부카메라(50)는 반도체 칩(100)의 수직 아래에서 반도체 칩(100)을 촬상하므로, 이미지부(500)에 서로 마주보는 위치에 배치된 리드들(120)은 서로 대칭이 되도록 하부면의 상(像)(126c)만이 맺힌다. 또한, 반도체 칩의 하부면(112)에는 균일한 간격의 도트들로 배치된 광의 상(222c)이 맺힌다. 도 14b를 참조하면, 측부카메 라(60)는 반도체 칩의 프론트면(113)과 하부면(112)으로부터 각각 45° 경사진 상태에서 반도체 칩(100)을 촬상하므로, 서로 마주보는 위치에 배치된 리드들(120)은 서로 대칭이 되도록 리드의 하부면(126d)과 일측면(128d)의 상이 맺힌다. 또한, 반도체 칩의 하부면(112)에는 점진적으로 줄어드는 간격의 도트들로 된 광의 상(222d)이 맺힌다.14A and 14B are diagrams illustrating images of the semiconductor chip 100 formed on the image units 500 and 600 of the lower camera and the side camera, respectively. In the drawing, the subscript 'c' represents the image of the object formed in the image unit 500 of the lower camera, and the subscript 'd' represents the image of the object formed in the image unit 600 of the side camera. Indicates. Referring to FIG. 14A, since the lower camera 50 photographs the semiconductor chip 100 under the vertical direction of the semiconductor chip 100, the leads 120 disposed at positions facing each other on the image part 500 may be separated from each other. Only the image 126c of the lower surface is brought into symmetry. In addition, the lower surface 112 of the semiconductor chip is formed with an image 222c of light arranged with dots at uniform intervals. Referring to FIG. 14B, since the side camera 60 photographs the semiconductor chip 100 while being inclined at 45 ° from the front surface 113 and the lower surface 112 of the semiconductor chip, the side cameras 60 are disposed at positions facing each other. The leads 120 are formed such that the images of the lower surface 126d and the one side 128d of the lead are symmetrical with each other. In addition, an image 222d of light having dots of progressively decreasing intervals is formed on the lower surface 112 of the semiconductor chip.

도 15는 반도체 칩의 스탠드오프(stand-off)를 구하는 방법을 순차적으로 보여주는 플로우 차트이다. 처음에 복수의 도트들이 균등한 간격으로 형성된 캘리브레이터(600) 및 하부카메라(50)와 측부카메라(60)가 제공된다(스텝 S210, S220). 하부카메라(50)는 캘리브레이터(600)와 수직하게 고정설치되고, 측부카메라(60)는 캘리브레이터(600)와 경사지게 고정설치된다. 이후 하부 카메라(50) 및 측부카메라(60)로 캘리브레이터(600)를 촬상하고, 상부카메라 및 측부 카메라의 이미지부(500, 600) 맺힌 캘리브레이터(600)의 상을 이용하여, 기준면(700) 상의 위치와 카메라들의 이미지부(500, 600) 상의 위치를 매칭한다(스텝 S230).FIG. 15 is a flowchart sequentially illustrating a method of obtaining a stand-off of a semiconductor chip. FIG. Initially, a calibrator 600, a lower camera 50, and a side camera 60, in which a plurality of dots are formed at equal intervals, are provided (steps S210 and S220). The lower camera 50 is fixedly installed vertically with the calibrator 600, and the side camera 60 is fixedly installed with the calibrator 600 inclined. Thereafter, the calibrator 600 is captured by the lower camera 50 and the side camera 60, and the image of the calibrator 600 formed on the image units 500 and 600 of the upper camera and the side camera is used, on the reference plane 700. The position is matched with the position on the image portions 500 and 600 of the cameras (step S230).

이후 하부카메라(50)의 수직 상부인 검사위치에 반도체 칩(100)이 제공되고, 반도체 칩의 하부면(112)에 소정 패턴의 광이 맺히도록 광을 조사하는 광조사부(200)가 제공된다(스텝 S240). 하부카메라(50)와 측부카메라(60)에 의해 반도체 칩(100)이 촬상되고(스텝 S250), 하부카메라 및 측부카메라의 이미지부(500, 600)에 맺힌 반도체 칩의 리드들의 상을 이용하여 반도체 칩의 리드들 선단의 위치를 구한다(스텝 S260). 또한, 하부카메라 및 측부카메라의 이미지부(500, 600)에 맺힌 소정패턴의 광의 상을 이용하여 반도체 칩의 하부면인 바텀평면(bottom plane)을 구한다(스텝 S270). 이후 리드 선단으로부터 바텀평면까지의 거리인 스탠드 오프를 구한다(스텝 S280).Thereafter, the semiconductor chip 100 is provided at an inspection position that is a vertical upper portion of the lower camera 50, and a light irradiation unit 200 is provided to irradiate light to form light of a predetermined pattern on the lower surface 112 of the semiconductor chip. (Step S240). The semiconductor chip 100 is imaged by the lower camera 50 and the side camera 60 (step S250), and images of the leads of the semiconductor chip formed on the image parts 500 and 600 of the lower camera and the side camera are used. The position of the tip of the leads of the semiconductor chip is obtained (step S260). Further, a bottom plane, which is a lower surface of the semiconductor chip, is obtained by using images of light of a predetermined pattern formed on the image units 500 and 600 of the lower camera and the side camera (step S270). After that, the standoff which is the distance from the lead end to the bottom plane is obtained (step S280).

도 16a는 기준면(700)으로부터 각각의 리드들(120)의 선단부의 높이를 구하는 방법을 보여주는 도면이고, 도 16b와 도 16c는 각각 하부카메라와 측부카메라의 이미지부(500, 600)를 보여주는 도면들이다. 도 16a 내지 도 16c를 참조하면, 측부카메라의 이미지부(600)에 맺힌 반도체 칩의 상(100c)에서, 반도체 칩의 측면(116) 일단에 위치된 리드의 선단부의 모서리(이하 '리드 선단'이라 칭한다) 위치인 'E2'점을 추출한다. 이후 하부카메라의 이미지부(300)에서 상술한 'E2'점과 대응되는 위치의 점인 'E1 '점을 추출한다. 'A'점은 상술한 'A1'점과 'A2'점에 대응되는 실제 반도체 칩(100)의 위치이다. 'F2'점은 비록 리드의 하부면 상의 점이나 위치추출이 어렵고 'G2'점은 리드의 상부면 상의 점이다. 'E1'점은 기준면(700) 상의 'e1 '점의 위치에 대응되고, 'E2'점은 기준면(700) 상의 'e2'점의 위치에 대응된다. 'E1 '점과 'E2'점의 기준면(700)상의 좌표(즉 'e1'과 'e2'의 X, Y 좌표)는 제어부(800)에 저장된 이미지부의 위치와 대응되는 캘리브레이터(700)의 상의 위치로부터 구할 수 있다. 또한 피타고라스의 정리를 이용하면 'e1'점과 'e2'점간의 거리(ℓ3)를 알 수 있고, 측부카메라(60)가 기준면(700)과 이루는 각도(θ3)를 이용하여 실제 리드 선단의 'E'점의 Z축 거리(ℓ3tanθ3)를 구할 수 있다.FIG. 16A is a view showing a method of obtaining the height of the tip of each lead 120 from the reference plane 700. FIGS. 16B and 16C show the image parts 500 and 600 of the lower camera and the side camera, respectively. admit. 16A to 16C, in the image 100c of the semiconductor chip formed on the image unit 600 of the side camera, the edge of the tip of the lead positioned at one end of the side surface 116 of the semiconductor chip (hereinafter referred to as “lead tip”). The point 'E 2 ' is extracted. After jeomin the position corresponding to the above-described 'E 2' points in the image portion 300 of the lower camera and extracts the point 'E 1'. 'A' point is the position of the actual semiconductor chip 100 corresponding to the 'A 1 ' point and the 'A 2 ' point described above. The 'F 2 ' point is a point on the bottom side of the lead, but difficult to extract and the 'G 2 ' point is on the top side of the lead. The point 'E 1 ' corresponds to the position of the point 'e 1 ' on the reference plane 700, and the point 'E 2 ' corresponds to the position of the point 'e 2 ' on the reference plane 700. Coordinates on the reference plane 700 of the 'E 1 ' point and the 'E 2 ' point (that is, the X and Y coordinates of 'e 1 ' and 'e 2 ') are calibrators corresponding to the positions of the image part stored in the controller 800. From the position of the image 700). In addition, using the Pythagorean theorem, the distance (ℓ 3 ) between the 'e 1 ' point and the 'e 2 ' point can be known, and the actual angle is obtained using the angle (θ 3 ) that the side camera 60 forms with the reference plane 700. The Z-axis distance (ℓ 3 tanθ 3 ) at the point 'E' of the lead tip can be obtained.

도 17은 광의 패턴 내 도트들의 위치를 구하는 방법을 보여주는 도면이다. 먼저 하부카메라와 측부카메라의 이미지부(500, 600)에 맺힌 광의 패턴 내의 도트('H1'과 'H2')를 추출한다. 'H'점은 상술한 'H1'점과 'H2'점에 대응되는 광의 상 중 도트(222)의 위치이다. 'H1'점은 기준면(700) 상의 'h1'점의 위치에 대응되고, 'H2'점은 기준면(700) 상의 'h2'점의 위치에 대응된다. 'H1'점과 'H2 '점의 기준면(700) 상의 좌표(즉 'h1'과 'h2'의 좌표)는 상부카메라 및 측부카메라의 이미지부(500, 600) 위치와 대응되는 캘리브레이터의 상(600c, 600d)의 위치로부터 구할 수 있다. 또한 피타고라스의 정리를 이용하면 'd1'점과 'd2'점간의 거리(ℓ2 )를 알 수 있고, 측부카메라(600)가 기준면(700)과 이루는 각도(θ4)를 이용하여 'H'점의 Z축 거리(ℓ4tanθ4)를 알 수 있다. 상술한 방법을 사용하여 각각의 도트들(222)의 좌표들을 구한 후, 수지해석을 이용하여 이들 좌표들을 가장 인접하게 지나는 평면인 바텀평면을 구한다. FIG. 17 is a diagram illustrating a method of obtaining positions of dots in a pattern of light. First, dots ('H 1 ' and 'H 2 ') in patterns of light formed on the image units 500 and 600 of the lower camera and the side camera are extracted. 'H' point is the position of the dot 222 of the light image corresponding to the 'H 1 ' point and the 'H 2 ' point described above. The point 'H 1 ' corresponds to the position of the point 'h 1 ' on the reference plane 700, and the point 'H 2 ' corresponds to the position of the point 'h 2 ' on the reference plane 700. The coordinates (ie, the coordinates of 'h 1 ' and 'h 2 ') on the reference plane 700 of the 'H 1 ' point and the 'H 2 ' point correspond to the positions of the image parts 500 and 600 of the upper and side cameras. It can obtain | require from the position of the image 600c, 600d of a calibrator. In addition, using the Pythagorean theorem, the distance (ℓ 2 ) between the point 'd 1 ' and the point 'd 2 ' can be known, and by using the angle (θ 4 ) that the side camera 600 forms with the reference plane 700 ' The Z-axis distance (L 4 tanθ 4 ) of the H 'point can be seen. After the coordinates of the respective dots 222 are obtained using the above-described method, a bottom plane, which is a plane passing through these coordinates, is obtained by using the resin analysis.

본 실시예에서 리드 타입의 연결부를 가진 반도체 칩을 예로 들어 스탠드 오프를 측정하는 방법을 설명하였으나, 이는 볼 타입의 연결부를 가진 반도체 칩에도 적용가능하다. In the present embodiment, a method of measuring standoff is described using a semiconductor chip having a lead type connection as an example, but this method is applicable to a semiconductor chip having a ball type connection.

또한, 본 실시예에서는 검사대상물로서 양측에 리드들이 형성된 DIP(dual inline package)와 같은 타입의 반도체 칩(100)을 예로 들어 설명하였다. 그러나 본 발명은 반도체 칩(100)의 측면으로부터 사방으로 리드들이 형성된 QFP(quad flat package)와 같은 타입의 반도체 칩에도 적용가능하다. 이 경우 도 18에 도시된 바와 같이 상술한 실시예의 상부카메라(30)와 측부 카메라(이하 제 1측부 카메라라 칭한다)(40) 외에 반도체 칩의 프론트면(113)과 리어면(114)에 형성된 리드들(120b)의 선단을 구하기 위한 측부카메라(이하 제 2측부 카메라라 칭한다)(70)가 더 설치된다. 이 때 제 2측부카메라(70)는 반도체 칩의 상부면(111) 및 제 2측면(116)과 45°경사져 고정설치된다. 양측면에 형성된 리드들(120a)의 선단은 상부카메라(30)와 제 1측부 카메라(40)에 의해 촬상된 이미지로부터 구해지고, 프론트면(113)과 리어면(114)에 형성된 리드들(120b)의 선단은 상부카메라(30)와 제 2측부 카메라(70)에 의해 촬상된 이미지로부터 구해진다. 또한, 스탠드 오프를 측정하기 위해서 이들 카메라들이 반도체 칩의 아래에 고정설치될 수 있음은 당연하다.In addition, in the present embodiment, the semiconductor chip 100 of the same type as a dual inline package (DIP) having leads formed on both sides as an inspection object has been described as an example. However, the present invention is also applicable to a semiconductor chip of a type such as a quad flat package (QFP) in which leads are formed from all sides of the semiconductor chip 100. In this case, as shown in FIG. 18, the front camera 30 and the side camera (hereinafter, referred to as a first side camera) 40 of the above-described embodiment are formed on the front surface 113 and the rear surface 114 of the semiconductor chip. A side camera (hereinafter referred to as a second side camera) 70 is further provided for obtaining the tip of the leads 120b. At this time, the second side camera 70 is inclined at 45 ° with the upper surface 111 and the second side surface 116 of the semiconductor chip and is fixed. The tips of the leads 120a formed on both sides are obtained from the images captured by the upper camera 30 and the first side camera 40, and the leads 120b formed on the front face 113 and the rear face 114. ) Is obtained from an image picked up by the upper camera 30 and the second side camera 70. It is also natural that these cameras can be fixed underneath the semiconductor chip to measure standoffs.

본 발명에 의하면, 반도체 칩의 토탈하이트와 스탠드오프를 용이하게 측정할 수 있고, 반도체 칩이 실질적으로 놓여지는 평면 상의 복수의 위치들로부터 반도체 칩의 상부면까지의 높이를 효과적으로 검사할 수 있다.According to the present invention, the total height and standoff of the semiconductor chip can be easily measured, and the height from the plurality of positions on the plane where the semiconductor chip is substantially placed to the upper surface of the semiconductor chip can be effectively inspected.

Claims (10)

반도체 칩 측정 장치에 있어서,In the semiconductor chip measuring apparatus, 반도체 칩의 상부면과 수직으로 배치되어 상기 반도체 칩의 상부면을 촬상하는 상부 카메라와;An upper camera disposed perpendicularly to an upper surface of the semiconductor chip to capture an upper surface of the semiconductor chip; 상기 반도체 칩의 상부면과 소정각도 경사지도록 배치되어 상기 반도체 칩의 상부면을 촬상하는 측부 카메라와;A side camera disposed to be inclined at a predetermined angle with an upper surface of the semiconductor chip to capture an upper surface of the semiconductor chip; 상기 반도체 칩의 상부면에 소정 패턴의 광이 맺히도록 광을 조사하는 광조사부와;A light irradiation unit for irradiating light to form a predetermined pattern of light on an upper surface of the semiconductor chip; 측정을 위한 기준면을 제공하는 캘리브레이터와; 그리고A calibrator providing a reference plane for the measurement; And 상기 상부 카메라 및 상기 측부 카메라에 의해 촬상된 상이 맺히는 이미지부 내의 위치와 상기 캘리브레이터의 위치를 매칭시키고, 상기 상부 카메라 및 상기 측부 카메라의 이미지부에 맺힌 상기 반도체 칩의 상을 이용하여 상기 반도체 칩의 토탈 하이트를 검출하는 제어부를 구비하는 것을 특징으로 하는 반도체 칩 측정 장치.The position of the calibrator is matched with the position in the image portion formed by the image captured by the upper camera and the side camera, and the image of the semiconductor chip is formed by using the image of the semiconductor chip formed on the image portion of the upper camera and the side camera. And a control unit for detecting total height. 반도체 칩 측정 장치에 있어서,In the semiconductor chip measuring apparatus, 반도체 칩의 하부면과 수직으로 배치되어 상기 반도체 칩의 하부면을 촬상하는 하부 카메라와;A lower camera disposed perpendicularly to the lower surface of the semiconductor chip to capture the lower surface of the semiconductor chip; 상기 반도체 칩의 하부면과 소정각도 경사지도록 배치되어 상기 반도체 칩의 하부면을 촬상하는 측부 카메라와;A side camera disposed to be inclined at a predetermined angle with a lower surface of the semiconductor chip to capture an image of the lower surface of the semiconductor chip; 상기 반도체 칩의 하부면에 소정 패턴의 광이 맺히도록 광을 조사하는 광조사부와;A light irradiation part for irradiating light to form a predetermined pattern of light on a lower surface of the semiconductor chip; 측정을 위한 기준면을 제공하는 캘리브레이터와; 그리고A calibrator providing a reference plane for the measurement; And 상기 하부 카메라 및 상기 측부 카메라에 의해 촬상된 상이 맺히는 이미지부 내의 위치와 상기 캘리브레이터의 위치를 매칭시키고, 상기 하부 카메라 및 상기 측부 카메라의 이미지부에 맺힌 상기 반도체 칩의 상을 이용하여 상기 반도체 칩의 스탠드 오프를 검출하는 제어부를 구비하는 것을 특징으로 하는 반도체 칩 측정 장치.The position of the calibrator is matched with the position in the image portion formed by the image captured by the lower camera and the side camera and the image of the semiconductor chip is formed by using the image of the semiconductor chip formed on the image portion of the lower camera and the side camera. And a control unit for detecting standoffs. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 캘리브레이터 상에는 복수의 점들이 균등한 간격으로 형성되어 있는 것을 특징으로 하는 반도체 칩 측정 장치.A semiconductor chip measuring apparatus, characterized in that a plurality of points are formed at equal intervals on the calibrator. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 광조사부는 상기 반도체 칩의 상부면에 복수의 점들이 균등하게 맺히도록 하는 패턴 형성부를 가지는 것을 특징으로 하는 반도체 칩 측정 장치.And the light irradiation part has a pattern forming part to uniformly form a plurality of points on the upper surface of the semiconductor chip. 반도체 칩을 측정하는 방법에 있어서,In the method of measuring a semiconductor chip, 복수의 마크들이 형성된 캘리브레이터가 제공되는 단계와;Providing a calibrator having a plurality of marks formed thereon; 상기 캘리브레이터의 상부에 상기 캘리브레이터와 수직하게 위치되는 상부카메라 및 상기 캘리브레이터와 경사지게 배치되는 측부 카메라가 제공되는 단계와;Providing an upper camera positioned vertically to the calibrator and a side camera disposed to be inclined with the calibrator above the calibrator; 상기 상부카메라 및 상기 측부카메라에 의해 상기 캘리브레이터가 촬상되고, 상기 상부카메라 및 상기 측부카메라의 이미지부 내의 위치와 상기 캘리브레이터 상의 위치가 매칭되는 단계와;Imaging the calibrator by the upper camera and the side camera, and matching a position in an image portion of the upper camera and the side camera with a position on the calibrator; 상기 상부카메라 및 상기 측부카메라 아래에 반도체 칩이 제공되는 단계와;Providing a semiconductor chip under the upper camera and the side camera; 상기 반도체 칩의 상부면에 소정 패턴의 광을 맺히도록 광을 조사하는 광 조사부가 제공되는 단계와:Providing a light irradiation unit for irradiating light to form a predetermined pattern of light on an upper surface of the semiconductor chip; 상기 상부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 반도체 칩의 리드들의 상을 이용하여 상기 반도체 칩의 리드들 선단의 위치를 구하고, 이들 중 가장 아래에 위치되는 세 개의 리드들의 선단을 지나는 시팅 평면을 구하는 단계와;Using the image of the leads of the semiconductor chip formed on the image portion of the upper camera and the side camera to determine the position of the lead ends of the semiconductor chip, and the seating plane passing through the tip of the three leads that are located below Obtaining a step; 상기 상부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 소정패턴의 광의 상을 이용하여 상기 반도체 칩의 상부면을 지나는 탑평면(top plane)을 구하는 단계와;Obtaining a top plane passing through an upper surface of the semiconductor chip by using an image of light of the predetermined pattern formed on the image portion of the upper camera and the side camera; 상기 시팅평면이나 그와 인접하는 부분, 또는 상기 탑평면에서 복수의 기준점들을 추출하는 단계와; Extracting a plurality of reference points from the seating plane, a portion adjacent thereto, or the top plane; 상기 복수의 기준점들로부터 상기 시팅평면 또는 상기 탑평면까지의 거리들을 구하는 단계와; 그리고Obtaining distances from the plurality of reference points to the seating plane or the top plane; And 각각의 상기 거리가 기설정된 범위 이내에 포함되는지 여부를 검사하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 측정방법.And checking whether each of the distances falls within a predetermined range. 반도체 칩을 측정하는 방법에 있어서,In the method of measuring a semiconductor chip, 복수의 마크들이 형성된 캘리브레이터가 제공되는 단계와;Providing a calibrator having a plurality of marks formed thereon; 상기 캘리브레이터의 상부에 상기 캘리브레이터와 수직하게 위치되는 상부카메라 및 상기 캘리브레이터와 경사지게 배치되는 측부 카메라가 제공되는 단계와;Providing an upper camera positioned vertically to the calibrator and a side camera disposed to be inclined with the calibrator above the calibrator; 상기 상부카메라 및 상기 측부카메라에 의해 상기 캘리브레이터가 촬상되고, 상기 상부카메라 및 상기 측부카메라의 이미지부 내의 위치와 상기 캘리브레이터 상의 위치가 매칭되는 단계와;Imaging the calibrator by the upper camera and the side camera, and matching a position in an image portion of the upper camera and the side camera with a position on the calibrator; 상기 상부카메라의 수직 아래에 반도체 칩이 제공되는 단계와;Providing a semiconductor chip below the vertical of the upper camera; 상기 반도체 칩의 상부면에 소정 패턴의 광을 맺히도록 광을 조사하는 광 조사부가 제공되는 단계와:Providing a light irradiation unit for irradiating light to form a predetermined pattern of light on an upper surface of the semiconductor chip; 상기 상부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 반도체 칩의 리드들의 상을 이용하여 상기 반도체 칩의 리드들 선단의 위치를 구하고, 상기 상부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 소정패턴의 광의 상을 이용하여 상기 반도체 칩의 상부면을 지나는 탑평면(top plane)을 구하는 단계와;The position of the tip of the lead of the semiconductor chip is obtained by using the images of the leads of the semiconductor chip formed on the image portion of the upper camera and the side camera, and the predetermined pattern of the predetermined pattern formed on the image portion of the upper camera and the side camera is obtained. Obtaining a top plane passing through an upper surface of the semiconductor chip using an image of light; 상기 리드들 선단으로부터 상기 탑평면까지의 거리인 토탈하이트를 측정하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 측정방법.And measuring a total height, which is a distance from a tip of the leads to the top plane. 반도체 칩을 측정하는 방법에 있어서,In the method of measuring a semiconductor chip, 복수의 마크들이 형성된 캘리브레이터가 제공되는 단계와;Providing a calibrator having a plurality of marks formed thereon; 상기 캘리브레이터의 하부에 상기 캘리브레이터와 수직하게 위치되는 하부카메라 및 상기 캘리브레이터와 경사지게 배치되는 측부 카메라가 제공되는 단계와;Providing a lower camera positioned vertically to the calibrator and a side camera disposed to be inclined with the calibrator below the calibrator; 상기 하부카메라 및 상기 측부카메라에 의해 상기 캘리브레이터가 촬상되고, 상기 하부카메라 및 상기 측부카메라의 이미지부 내의 위치와 상기 캘리브레이터 상의 위치가 매칭되는 단계와;Imaging the calibrator by the lower camera and the side camera, and matching a position in the image portion of the lower camera and the side camera with a position on the calibrator; 상기 하부카메라의 수직 상부에 반도체 칩이 제공되는 단계와;Providing a semiconductor chip on a vertical upper portion of the lower camera; 상기 반도체 칩의 하부면에 소정 패턴의 광을 맺히도록 광을 조사하는 광 조사부가 제공되는 단계와:Providing a light irradiation unit for irradiating light to form a predetermined pattern of light on a lower surface of the semiconductor chip; 상기 하부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 반도체 칩의 연결부들의 상을 이용하여 상기 반도체 칩의 연결부들 선단의 위치를 구하고, 상기 하부카메라 및 상기 측부카메라의 이미지부에 맺힌 상기 소정패턴의 광의 상을 이용하여 상기 반도체 칩의 하부면을 지나는 바텀 평면(bottom plane)을 구하는 단계와;The position of the tip of the connecting portion of the semiconductor chip is obtained by using the image of the connecting portion of the semiconductor chip formed on the image portion of the lower camera and the side camera, and the predetermined pattern formed on the image portion of the lower camera and the side camera Obtaining a bottom plane passing through the bottom surface of the semiconductor chip by using an image of light; 상기 연결부들 선단으로부터 상기 바텀 평면까지의 거리인 스탠드 오프를 측정하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 측정방법.And measuring a standoff which is a distance from a tip of the connecting parts to the bottom plane. 제 7항에 있어서,The method of claim 7, wherein 상기 연결부들은 상기 반도체 칩의 측면으로부터 돌출된 리드들인 것을 특징으로 하는 반도체 칩 측정방법.The connecting portion is a semiconductor chip measuring method, characterized in that the leads protruding from the side of the semiconductor chip. 제 5항 내지 제 7항 중 어느 한 항에 있어서,The method according to any one of claims 5 to 7, 상기 캘리브레이터에 형성된 마크는 균등한 간격으로 형성된 도트들인 것을 특징으로 하는 반도체 칩 측정방법.And the marks formed on the calibrator are dots formed at equal intervals. 제 5항 내지 제 7항 중 어느 한 항에 있어서,The method according to any one of claims 5 to 7, 상기 광 조사부에 의해 상기 반도체 칩에 맺힌 패턴들은 복수의 도트들인 것을 특징으로 하는 반도체 칩 측정방법.The pattern formed on the semiconductor chip by the light irradiation unit is a plurality of dots characterized in that the semiconductor chip measuring method.
KR1020040046526A 2004-06-22 2004-06-22 Apparatus and method and measurning semiconductor chip KR100591667B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046526A KR100591667B1 (en) 2004-06-22 2004-06-22 Apparatus and method and measurning semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046526A KR100591667B1 (en) 2004-06-22 2004-06-22 Apparatus and method and measurning semiconductor chip

Publications (2)

Publication Number Publication Date
KR20050121404A KR20050121404A (en) 2005-12-27
KR100591667B1 true KR100591667B1 (en) 2006-06-19

Family

ID=37293566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046526A KR100591667B1 (en) 2004-06-22 2004-06-22 Apparatus and method and measurning semiconductor chip

Country Status (1)

Country Link
KR (1) KR100591667B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719855A (en) * 1993-06-30 1995-01-20 Nec Corp Flatness inspection apparatus
KR20050003407A (en) * 2002-05-07 2005-01-10 에이티지 테스트 시스템즈 지엠비에이취 코오아퍼레이션 케이지 Device And Method For Testing Printed Circuit Boards, And Testing Probe For Said Device and Method
KR20050013379A (en) * 2003-07-28 2005-02-04 (주)바른기술 Examination method for of semiconductor chip and method for measuring the total height and stand-off of semiconductor chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719855A (en) * 1993-06-30 1995-01-20 Nec Corp Flatness inspection apparatus
KR20050003407A (en) * 2002-05-07 2005-01-10 에이티지 테스트 시스템즈 지엠비에이취 코오아퍼레이션 케이지 Device And Method For Testing Printed Circuit Boards, And Testing Probe For Said Device and Method
KR20050013379A (en) * 2003-07-28 2005-02-04 (주)바른기술 Examination method for of semiconductor chip and method for measuring the total height and stand-off of semiconductor chip

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
07019855

Also Published As

Publication number Publication date
KR20050121404A (en) 2005-12-27

Similar Documents

Publication Publication Date Title
US5862973A (en) Method for inspecting solder paste in printed circuit board manufacture
JP4413130B2 (en) Semiconductor device inspection method using probe card and semiconductor device inspected by the inspection method
US10107853B2 (en) Apparatus and method for inspecting PCB-mounted integrated circuits
US8574932B2 (en) PCB-mounted integrated circuits
JP5421763B2 (en) Inspection apparatus and inspection method
JP5411913B2 (en) Pin tip position setting method
CN114485450B (en) PCB warp detection device, method and system
JP2011158363A (en) Soldering inspection device for pga mounting substrate
US8860456B2 (en) Non-destructive tilt data measurement to detect defective bumps
JP2008196974A (en) Device and method for measuring height of projection object
KR100591667B1 (en) Apparatus and method and measurning semiconductor chip
KR100552328B1 (en) Examination method for of semiconductor chip and method for measuring the total height and stand-off of semiconductor chip
KR102462567B1 (en) Method for measuring the heights of wire interconnections
JPH10239025A (en) External appearance inspecting method and device
EP2492633B1 (en) Three-dimensional shape measurement apparatus and three-dimensional shape measurement method
KR0151085B1 (en) Calibration method for chip mounter
WO2021079541A1 (en) Appearance inspection device and defect inspection method
JP2005030793A (en) Substrate inspection device and inspection method
TWI616664B (en) Method, system for utilizing a probe card device, and the probe card device
JP2005274309A (en) Inspection method and inspection device for three-dimensional object
JP2002098513A (en) Lens frame form measuring device
JP2006023229A (en) Probe card quality evaluation method, its apparatus, and probe inspection method
JP2013011569A (en) Displacement amount identification device, displacement amount identification method, and displacement amount identification program
JP3009759B2 (en) Method and apparatus for inspecting lead wires of surface mount components
KR20080103669A (en) Method of inspecting a needle of a probe card and apparatus for inspecting a needle of a probe card using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee