KR100589388B1 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR100589388B1 KR100589388B1 KR1020040007676A KR20040007676A KR100589388B1 KR 100589388 B1 KR100589388 B1 KR 100589388B1 KR 1020040007676 A KR1020040007676 A KR 1020040007676A KR 20040007676 A KR20040007676 A KR 20040007676A KR 100589388 B1 KR100589388 B1 KR 100589388B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- discharge
- substrate
- width
- electrodes
- Prior art date
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
- E04F11/00—Stairways, ramps, or like structures; Balustrades; Handrails
- E04F11/02—Stairways; Layouts thereof
- E04F11/022—Stairways; Layouts thereof characterised by the supporting structure
- E04F11/035—Stairways consisting of a plurality of assembled modular parts without further support
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
- E04F11/00—Stairways, ramps, or like structures; Balustrades; Handrails
- E04F11/02—Stairways; Layouts thereof
- E04F2011/0203—Miscellaneous features of stairways not otherwise provided for
- E04F2011/0205—Stairways characterised by the use of specific materials for the supporting structure of the treads
- E04F2011/0209—Stairways characterised by the use of specific materials for the supporting structure of the treads mainly of metal
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
본 발명은 방전유지전극 사이에 중간전극을 배치하여 유지 방전이 일어나는 허용 범위 내에서 방전유지전극 사이의 갭을 최대로 증대시켜 발광 효율을 향상시키는 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel in which an intermediate electrode is disposed between discharge sustaining electrodes to maximize the gap between the discharge sustaining electrodes within the allowable range in which sustain discharge occurs, thereby improving luminous efficiency.
본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판과; 상기 제2 기판에 형성되는 어드레스전극들과; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과; 상기 각 방전셀 내에 형성되는 형광체층과; 상기 제1 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및 상기 제1 전극과 제2 전극 사이에서 상기 각 방전셀에 대응되도록 배치되어 상기 어드레스전극과 교차하는 방향을 따라 길게 이어져 형성되는 제3 전극을 포함하며, 상기 제1 전극 또는 제2 전극의 폭에 대한 상기 제3 전극의 폭의 비(比)가 1이하이다.A plasma display panel according to the present invention includes: a first substrate and a second substrate disposed to face each other; Address electrodes formed on the second substrate; A partition wall disposed between the first substrate and the second substrate and partitioning a plurality of discharge cells; A phosphor layer formed in each of the discharge cells; First and second electrodes corresponding to each discharge cell while extending in a direction crossing the address electrode on the first substrate; And a third electrode disposed between the first electrode and the second electrode so as to correspond to each of the discharge cells, the third electrode being formed to extend in a direction crossing the address electrode, and having a width of the first electrode or the second electrode. The ratio of the width of the third electrode to the ratio of 1 or less.
중간전극, 방전유지전극, 면방전전극, 플라즈마 디스플레이Intermediate electrode, discharge sustaining electrode, surface discharge electrode, plasma display
Description
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 부분 평면도이다.1 is a partial plan view schematically showing a plasma display panel according to the present invention.
도 2는 도 1의 A-A선에 따른 단면도이다.2 is a cross-sectional view taken along the line A-A of FIG.
도 3은 도 1에 도시된 플라즈마 디스플레이 패널의 각 전극에 인가되는 전압의 파형을 개략적으로 도시한 그래프이다.FIG. 3 is a graph schematically showing waveforms of voltages applied to the electrodes of the plasma display panel shown in FIG. 1.
도 4는 전극의 폭과 방전유지전극 사이의 갭의 작용 효과를 설명하기 위한 도 2의 부분 단면도이다.4 is a partial cross-sectional view of FIG. 2 for explaining the effect of the gap between the width of the electrode and the discharge sustaining electrode.
도 5는 전극의 폭과 방전유지전극 사이의 갭 관계를 도시한 표이다.5 is a table showing a gap relationship between the width of the electrode and the discharge sustaining electrode.
도 6은 전극의 폭과 방전유지전극 사이의 갭의 변화에 따른 전압 대 효율 관계를 도시한 그래프이다.FIG. 6 is a graph illustrating a voltage vs. efficiency relationship according to a change in a gap between an electrode width and a discharge sustaining electrode.
도 7은 중간전극의 폭과 방전유지전극의 폭 비에 따른 방전개시 전압과 효율의 변화를 비교하여 도시한 그래프이다.7 is a graph illustrating a comparison of discharge start voltage and efficiency according to the ratio of the width of the intermediate electrode to the width of the discharge sustaining electrode.
도 8은 중간전극의 폭이 170㎛인 경우를 시뮬레이션하여 나타낸 유지 방전 이미지의 사진이다.8 is a photograph of the sustain discharge image simulated when the width of the intermediate electrode is 170 μm.
도 9는 중간전극의 폭이 170㎛인 경우 효율 그래프이다.9 is a graph of efficiency when the width of the intermediate electrode is 170 μm.
도 10은 일반적인 교류형 플라즈마 디스플레이 패널을 개략적으로 도시한 분 해 사시도이다.10 is an exploded perspective view schematically illustrating a general AC plasma display panel.
도 11은 도 10에 도시된 플라즈마 디스플레이 패널의 일부에 대한 단면도이다.FIG. 11 is a cross-sectional view of a portion of the plasma display panel shown in FIG. 10.
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 양 기판 사이의 각 방전셀에 대응되도록 배치되어 표시방전을 일으키는 한 쌍의 방전유지전극과 그 사이에 형성되는 중간전극이 한 쪽 기판에 형성되어 방전유지전극 사이의 갭을 증대시키는 전극구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE
통상적으로 플라즈마 디스플레이 패널은 가스방전현상을 이용하여 화상을 표시하기 위한 것으로서, 표시용량, 휘도, 콘트라스트, 잔상, 시야각 등의 각종 표시능력이 우수하여, CRT를 대체할 수 있는 장치로 각광을 받고 있다. 이 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에서 가스 방전이 발생하고, 여기에서 수반되는 자외선의 방사에 의하여 형광체를 여기시켜 발광하게 된다.In general, a plasma display panel is used to display an image using a gas discharge phenomenon, and is excellent in various display capacities such as display capacity, brightness, contrast, afterimage, viewing angle, etc., and has been spotlighted as a device that can replace CRT. . In the plasma display panel, a gas discharge is generated between the electrodes by a direct current or an alternating voltage applied to the electrodes, and the phosphors are excited by emission of ultraviolet rays, thereby emitting light.
도 10에는 일반적인 교류형 플라즈마 디스플레이 패널에 대한 개략적인 분해 사시도가 도시되어 있다.FIG. 10 is a schematic exploded perspective view of a typical AC plasma display panel.
도면을 참조하면, 전면기판(101)의 내표면에는 방전유지전극에 해당하는 공통전극(X전극)(103) 및 주사전극(Y전극)(105)이 형성되고, 배면기판(107)의 내표면 에는 어드레스전극(109)이 형성된다. 상기 방전유지전극(103, 105)은 공통전극(103)과 주사전극(1105)으로 한 쌍을 이루게 되며, 상기 한 쌍의 공통전극(103) 및 주사전극(105) 사이에서는 작동 시에 유지 방전이 발생한다. 이 공통전극(103) 및 주사전극(105)과 어드레스전극(109)은 전면기판(101) 및 배면기판(107)의 내표면에 각각 스트라이프 형상으로 형성되며, 전면기판(101)과 배면기판(107)이 상호 조립되었을 때 서로에 대하여 직각으로 교차하게 된다.Referring to the drawings, a common electrode (X electrode) 103 and a scanning electrode (Y electrode) 105 corresponding to the discharge sustaining electrode are formed on the inner surface of the
이 전면기판(101)의 내표면에는 유전층(111)과 보호막(113)이 차례로 적층된다. 한편, 배면기판(107)에는 유전층(115)의 상부 표면에 격벽(117)이 형성되며, 격벽(117)에 의해 방전셀(119)이 형성된다. 이 방전셀(119) 내에는 네온(Ne) 및 제논(Xe) 같은 불활성 가스가 충전된다. 또한 각각의 방전셀(119)을 형성하는 격벽(117)의 내측에는 소정 부위에 형광체(121)가 도포된다. 한편, 공통전극(1030 및 주사전극(105)은 각각 투명전극(103a, 105a)과 버스전극(103b, 105b)으로 구성된다.On the inner surface of the
도 11 에 도시된 것은 도 10 에 도시된 플라즈마 디스플레이 패널의 일부에 대한 단면도이다.11 is a cross-sectional view of a part of the plasma display panel shown in FIG. 10.
이 도면을 참조하여 플라즈마 디스플레이 패널의 작동을 개략적으로 설명하면, 먼저, 어드레스전극(109)과 주사전극(105) 각각에 어드레스전압과 스캔전압을 인가하면 그 사이에서 어드레스 방전이 일어나면서 방전셀(119) 내에 벽전하가 형성된다. 다음으로 상기 주사전극(105)과 공통전극(103) 사이에 방전유지전압을 인가하면 상기 벽전하에 의하여 형성되는 벽전압에 더하여지면서 방전개시전압을 넘 어서면 상기 방전셀(119) 내에서는 유지방전이 일어나게 된다. 이러한 유지 방전 상태에서는 방전광 중에서 자외선 영역의 광들이 형광체(121)에 충돌하여 가시광선을 발광하게 되며, 그에 따라서 방전셀(119) 별로 형성되는 각각의 화소는 화상을 구현할 수 있게 된다.Referring to this figure, the operation of the plasma display panel will be described schematically. First, when an address voltage and a scan voltage are applied to each of the
따라서 방전셀(119) 내의 방전유지전극(103, 105) 사이의 갭은 유지 방전을 일으키는 범위 내에서 가능한 길게 형성되어, 방전셀(119) 내의 모든 형광체층(121)에서 가시광선을 발광케 하는 것이 바람직하다. 그러나 상기와 같은 방전유지전극(103, 105)의 배치를 가진 플라즈마 디스플레이 패널은 방전유지전극(103, 105) 사이의 갭을 필요 이상으로 근접하게 구성하고 있으므로 숏갭을 유지하여 발광 효율을 최대화하기 어려운 문제점을 가지고 있다.Therefore, the gap between the discharge sustain
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 그 목적은 방전유지전극 사이에 중간전극을 배치하여 유지 방전이 일어나는 허용 범위 내에서 방전유지전극 사이의 갭을 최대로 증대시켜 발광 효율을 향상시키는 플라즈마 디스플레이 패널을 제공하는 것이다.The present invention has been made to solve the problems described above, the object of which is to arrange the intermediate electrode between the discharge sustaining electrode to increase the gap between the discharge sustaining electrode to the maximum within the allowable range where the sustain discharge occurs, luminous efficiency It is to provide a plasma display panel that improves.
상기의 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to the present invention,
서로 대향 배치되는 제1 기판 및 제2 기판과;A first substrate and a second substrate disposed to face each other;
상기 제2 기판에 형성되는 어드레스전극들과;Address electrodes formed on the second substrate;
상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과;A partition wall disposed between the first substrate and the second substrate and partitioning a plurality of discharge cells;
상기 각 방전셀 내에 형성되는 형광체층과;A phosphor layer formed in each of the discharge cells;
상기 제1 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및First and second electrodes corresponding to each discharge cell while extending in a direction crossing the address electrode on the first substrate; And
상기 제1 전극과 제2 전극 사이에서 상기 각 방전셀에 대응되도록 배치되어 상기 어드레스전극과 교차하는 방향을 따라 길게 이어져 형성되는 제3 전극을 포함하며,A third electrode disposed between the first electrode and the second electrode to correspond to each of the discharge cells and formed to extend in a direction crossing the address electrode;
상기 제1 전극 또는 제2 전극의 폭에 대한 상기 제3 전극의 폭의 비(比)가 1이하이다.The ratio of the width of the third electrode to the width of the first electrode or the second electrode is 1 or less.
상기 제1 전극과 제3 전극 사이의 갭과 상기 제2 전극과 제3 전극 사이의 갭이 서로 같은 것이 바람직하다.Preferably, the gap between the first electrode and the third electrode and the gap between the second electrode and the third electrode are the same.
상기 제1 전극과 제3 전극 사이의 갭과 상기 제2 전극과 제3 전극 사이의 갭이 서로 다를 수도 있다.The gap between the first electrode and the third electrode and the gap between the second electrode and the third electrode may be different from each other.
상기 제1 전극, 제2 전극 및 제3 전극 각각은 투명전극과 버스전극의 조합으로 이루어지고,Each of the first electrode, the second electrode, and the third electrode is made of a combination of a transparent electrode and a bus electrode,
상기 제1 전극 또는 제2 전극의 투명전극의 폭에 대한 상기 제3 전극의 투명 전극의 폭의 비(比)가 1이하인 것이 바람직하다.The ratio of the width of the transparent electrode of the third electrode to the width of the transparent electrode of the first electrode or the second electrode is preferably 1 or less.
상기 제3 전극의 폭이 120 내지 205㎛의 범위 내에 속하도록 형성되는 것이 바람직하다.The width of the third electrode is preferably formed to fall within the range of 120 to 205㎛.
이하, 첨부한 도면을 참조하여 본 발명의 다양한 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 부분 평면도이고, 도 2는 도 1의 A-A선에 따른 단면도이다.1 is a partial plan view schematically illustrating a plasma display panel according to the present invention, and FIG. 2 is a cross-sectional view taken along the line A-A of FIG. 1.
도면을 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널(이하 'PDP'라 한다)은 소정의 간격을 두고 서로 대향 배치되는 제1 기판(1)과 제2 기판(3)을 구비한다. 제2 기판(3) 상에는 제2 기판(3)의 일방향(도면의 x축 방향)을 따라 복수의 어드레스전극(5)이 형성되고, 제1 기판(1) 상에는 이 어드레스전극(5)과 직교하는 방향(도면의 y축 방향)을 따라 제1 전극(7), 제2 전극(9), 및 제3 전극(21)을 포함하는 면방전 전극들이 형성된다.Referring to the drawings, the plasma display panel according to the present embodiment (hereinafter referred to as 'PDP') includes a
제1전극(7)과 제2 전극(9)은 각 방전셀(11)에 대응되어 유지방전에 관여하므로 이들을 통칭하여 방전유지전극이라 하며, 어드레스전극(5)과 교차하는 방향을 따라 길게 연장된다.Since the
본 실시예에서 상기 제1 전극(7)과 제2 전극(9)이 주로 유지방전에 필요한 전압을 인가하기 위한 전극 역할을 하는 반면, 제3 전극(21)은 주로 리셋(reset) 파형 및 스캔펄스(scan pulse) 전압을 인가하기 위한 전극 역할을 한다. 그러나 제1 전극(7), 제2 전극(9), 및 제3 전극(21)을 포함하는 면방전 전극들의 역할은 각각의전극에 인가되는 전압 파형에 따라 그 역할을 달리할 수 있으므로 반드시 이에 국한되는 것은 아니다.In the present embodiment, the
이하에서는 제1 전극(7)을 X 전극, 제2 전극(9)을 Y 전극이라 하고, 제3 전 극(21)을 중간전극인 M 전극이라고 한다.Hereinafter, the
상기 제1 기판(1)에는 X 전극(7)과 Y 전극(9)을 덮으면서 유전층(13)과 보호막(15)이 차례로 형성되고, 상기 제2 기판(3)에는 어드레스전극(5)을 덮으면서 유전층(17)이 형성된다.The
상기 제1 기판(1)과 제2 기판(3) 사이공간에는 복수의 격벽(19)이 형성되며, 이 격벽(19)들은 서로 이웃하는 어드레스전극(5)들 사이에 각각 배치되면서 어드레스전극(5)들과 나란한 방향을 따라 형성되어 플라즈마 방전에 필요한 방전셀(11)을 구획하게 된다. 또한 이 격벽(19)들은 스트라이프형에 국한되지 않고, 각각의 방전셀들이 독립적으로 구획된 격자형으로 이루어질 수도 있다.A plurality of
한편, 방전유지전극(7, 9)을 이루는 X 전극(7)과 Y 전극(9) 각각은 다시 투명전극(7a, 9a)과 버스전극(7b, 9b)으로 이루어진다. 여기서 투명전극(7a, 9a)은 방전셀(11) 내부에서 면방전을 일으키는 역할을 하는 것으로 개구율 확보를 위하여 투명한 소재가 사용되는 바, ITO(Indium Tin Oxide)전극이 사용될 수 있으며, 버스전극(7b, 9b)은 이러한 투명전극(7a, 9a)의 높은 저항을 보상하여 통전성을 확보하기 위한 것으로 금속전극을 사용하는 것이 바람직하다. 이 때, 각 방전셀(11)에 대응되는 한 쌍의 버스전극(7b, 9b)은 일자형으로 서로 나란히 형성되고, 투명전극(7a, 9a)은 상기 버스전극(7b, 9b)으로부터 방전셀(11)의 중심을 향해 연장 형성되어 있다. 이러한 투명전극(7a, 9a)의 형상은 버스전극(7b, 9b)을 따라 나란한 스트라이프형으로 이루어질 수 있으며, 다른 예로 방전셀(11)마다 각각 돌출되는 돌출형으로 이루어질 수도 있다.On the other hand, each of the
한편, M 전극(21)도 상기한 X 전극(7) 및 Y 전극(9)과 같이 투명전극(21a)과 버스전극(21b)으로 이루어진다. 투명전극(21a)은 방전셀(11) 내부에서 면방전을 일으키는 역할을 하는 것으로 개구율 확보를 위하여 투명한 소재가 사용되는 바, 일례로 ITO(Indium Tin Oxide)전극이 사용될 수 있다. 버스전극(21b)은 이러한 투명전극의 높은 저항을 보상하여 통전성을 확보하기 위한 것으로 금속전극을 사용하는 것이 바람직하다. 이 때, 각 방전셀(11)에 대응되는 버스전극(21b)은 일자형으로 서로 나란히 형성되고, 투명전극(21a)은 버스전극(21b)에 나란히 부착 형성되어 있다.On the other hand, the
이 M 전극(21)은 기존의 3전극 면방전 전극 구조에 비하여, 방전유지전극인 X 전극(7)과 Y 전극(9) 사이의 주방전 경로를 증가시키고, 이로 인하여 방전셀(11) 내부에 보다 넓은 영역에 걸쳐 가스방전을 일으키게 한다.Compared with the conventional three-electrode surface discharge electrode structure, the
도 3은 도 1에 도시된 플라즈마 디스플레이 패널의 각 전극에 인가되는 전압의 파형을 개략적으로 도시한 그래프이다. 각 그래프에서 수평축은 시간의 구간을 나타내며, 수직축은 전압의 레벨을 나타낸다.FIG. 3 is a graph schematically showing waveforms of voltages applied to the electrodes of the plasma display panel shown in FIG. 1. In each graph, the horizontal axis represents time intervals and the vertical axis represents voltage levels.
이때 X 전극(7) 및 Y 전극(9)으로는 주로 유지 방전 전압 파형을 인가하고 있고, M 전극(21)으로는 리셋 파형 및 스캔 펄스 전압을 인가하고 있다.At this time, the sustain discharge voltage waveform is mainly applied to the
M 전극(21)의 인가 전압 파형에 따라 각 서브필드는 리셋 구간(T1), 스캔 구간(T2), 및 유지방전 구간(T3)으로 구성된다.According to the applied voltage waveform of the
이 리셋 구간(T1)은 소거 구간(Ⅰ), 중간전극(21) 상승파형 구간(Ⅱ) 및 중간전극 하강파형 구간(Ⅲ)으로 이루어진다.The reset section T1 includes an erase section I, a rising waveform section II of the
(1-1) 소거 구간 (I)(1-1) erasure interval (I)
이 구간은 이전의 유지방전 구간(T3)에서 형성된 벽전하를 소거하는 역할을 한다. 유지방전 구간(T3)의 마지막 시점에 X 전극(7)에 유지방전 전압 펄스가 인가되고, Y 전극(9)에는 X 전극(7)에 인가된 전압보다 낮은 전압이 인가되면, Y 전극(9) 및 어드레스전극(5)에는 (+) 벽전하가 형성되고, X 전극(7) 및 M 전극(21)에는 (-) 벽전하가 형성된다.This section serves to erase wall charges formed in the previous sustain discharge section T3. When the sustain discharge voltage pulse is applied to the
소거 구간(Ⅰ)에서는 Y 전극(9)을 전압 Vyc로 바이어스시킨 상태에서, M 전극(21)에 Vmc 전압에서 접지전압까지 완만하게 하강하는 파형을 인가하면 유지방전 구간(T3) 시 형성된 벽전하는 소거된다.In the erase period (I), when the
(1-2) M 전극 상승 파형구간 (Ⅱ)(1-2) M electrode rising wave section (II)
이 구간 동안에는 X 전극(7) 및 Y 전극(9)을 접지전압으로 바이어스시킨 상태에서, M 전극(21)에 전압 Vmd에서 Vset으로 완만하게 상승하는 파형을 인가하면, 이 상승 파형이 인가되는 동안, 모든 방전셀(11)에서는 M 전극(21)으로부터 어드레스전극(5), X 전극(7) 및 Y 전극(9)으로 각각 미약한 리셋 방전이 일어난다. 그 결과, M 전극(21)에 (-) 벽전하가 축적되고, 동시에 어드레스전극(5), X 전극(7) 및 Y 전극(9)에는 (+) 벽전하가 축적된다.During this period, when the
(1-3) M 전극 하강 파형구간 (Ⅲ)(1-3) M electrode falling waveform section (III)
이어서, 리셋기간(T1)의 후반에는 X 전극(7) 및 Y 전극(9)을 각각 Vxe와 Vye로 바이어스시킨 상태에서, M 전극(21)에 전압 Vme부터 접지 전압을 향해 완만하게 하강하는 파형을 인가하면, 이 기간 동안 다시 모든 방전셀(11)에서는 미약한 리셋 방전이 일어난다.Subsequently, in the second half of the reset period T1, the waveforms of the
이때, M 전극(21) 하강 파형구간(Ⅲ)은 M 전극(21) 상승 파형 구간(Ⅱ)에 의해 쌓인 벽전하를 천천히 감소시키기 위한 것이므로, 하강 파형의 시간을 길게 가지고 갈수록(즉, 기울기를 완만하게 할수록) 감소되는 벽전하량을 정밀하게 제어할 수 있기 때문에 어드레스 방전에 유리하다.At this time, since the falling waveform section III of the
이 M 전극(21)에 하강 파형을 인가한 결과, 모든 방전셀(11)의 각 전극에 쌓였던 벽전하가 균등하게 소거되어, 어드레스전극(5)에는 (+) 벽전하가 축적되고, 동시에 X 전극(7), Y 전극(9), 및 M 전극(21)에는 (-) 벽전하가 축적된다.As a falling waveform is applied to the
(2) 스캔 구간(T2)(2) Scan section (T2)
스캔 구간(T2)에서는 다수의 M 전극(21)을 Vsc 전압으로 바이어스시킨 상태에서 M 전극(21)에 순차적으로 스캔 전압(예컨대, 접지 전압)을 인가하여 스캔 펄스를 인가하고, 동시에 어드레스전극(5)에는 방전을 원하는 방전셀(11)(즉, 켜지는 방전셀)에 어드레스 전압을 인가한다. 이때, X 전극(7)에는 접지 전압으로 유지하고, Y 전극(9)에는 전압 Vye를 인가한다. (즉, Y 전극에 X 전극의 전압보다 높은 전압을 인가한다.) In the scan section T2, while a plurality of
그러면, M 전극(21)과 어드레스전극(5) 사이의 방전이 일어나면서, 방전이 X 전극(7) 및 Y 전극(9)으로 확장되고, 그 결과 X 전극(7) 및 M 전극(21)에는 (+) 전하가 축적되고, Y 전극(9) 및 어드레스전극(5)에는 (-) 벽전하가 축적된다.Then, discharge occurs between the
(3) 유지방전 구간(T3)(3) Maintenance discharge section (T3)
유지방전 구간(T3)에 의하면, M 전극(21)을 유지방전 전압 Vm로 바이어스시 킨 상태에서, X 전극(7) 및 Y 전극(9)에 유지방전 전압 펄스를 교대로 인가한다. 이와 같은 전압의 인가를 통해 스캔 구간(T2)에서 선택된 방전셀(11)에는 유지방전이 일어나게 된다.According to the sustain discharge section T3, the sustain discharge voltage pulse is alternately applied to the
이상과 같이 X 전극(7)과 Y 전극(9) 사이에 유지방전이 일어날 때 방전셀(11) 내에서 방전 경로가 길수록 방전공간 전체를 효율적으로 활용할 수 있으며, 따라서 X 전극(7)과 Y 전극(9) 사이의 거리는 멀어질수록 방전 효율면에서 유리하다. X 전극(7)과 Y 전극(9) 사이에는 M 전극(21)이 배치되므로 이 M 전극(21)과 상기 각각의 X 전극(7) 및 Y 전극(9) 사이의 갭(G)을 일정하게 유지하면서 M 전극(21)의 폭을 넓힘으로써 상기 X 전극(7)과 Y 전극(9) 사이의 거리(L)를 확장할 수 있다.As described above, when the sustain discharge occurs between the
유지방전에 관여하는 X 전극(7)과 Y 전극(9) 사이의 거리(L)가 멀어짐에 따라 주방전 경로가 길어져 방전공간을 효율적으로 활용할 수 있게 되며, 결과적으로 발광효율을 증가시킬 수 있다. 그러나 X 전극(7)과 Y 전극(9) 사이의 거리(L)가 멀어짐에 따라 구동전압(driving voltage)도 증가하게 되므로 정상적인 PDP 구동이 가능한 전압 범위 이내에서 제한할 필요가 있다. 통상적으로 구동전압, 즉 방전개시 전압이 250V를 넘는 경우는 효율이 향상된다고 하더라도 부적합하게 된다.As the distance L between the
상기와 같이 작용하는 M 전극(21)을 X 전극(7) 또는 Y 전극(9)과 대비하여 볼 때, X 전극(7) 또는 Y 전극(9)의 폭(Lx, Ly)에 대한 M 전극(21)의 폭(Lm)의 비(比)가 1 이하인 것이 바람직하다. 즉 M 전극(21)들의 폭(Lm)이 X, Y 전극(7, 9)의 폭(Lx, Ly)보다 좁게 형성되는 것이 바람직하다. 일례로 M 전극(21)의 폭(Lm)은 120 내지 205㎛로 형성될 수 있다.When the
또한, X 전극(7)과 M 전극(21) 사이에 형성되는 갭(G)은 본 실시 예에서와 같이 Y 전극(9)과 M 전극(21) 사이에 형성되는 갭(G)과 동일하게 형성될 수도 있으나, 서로 다르게 형성될 수도 있다. 즉, M 전극(21)이 X 전극(7)이나 Y 전극(9) 어느 쪽에 치우치게 배치되어도 동일한 효과를 가지게 된다는 것이다.In addition, the gap G formed between the
도 5는 전극의 폭과 방전유지전극 사이의 갭 관계를 도시한 표이고, 도 6은 전극의 폭과 방전유지전극 사이의 갭의 변화에 따른 전압 대 효율 관계를 도시한 그래프이며, 도 7은 중간전극의 폭과 방전유지전극의 폭 비에 따른 방전개시 전압과 효율을 도시한 그래프이다.FIG. 5 is a table showing a gap relationship between an electrode width and a discharge sustaining electrode. FIG. 6 is a graph showing a voltage vs. efficiency relationship according to a change in a gap between an electrode width and a discharge sustaining electrode. It is a graph showing the discharge start voltage and efficiency according to the width ratio of the width of the intermediate electrode and the width of the discharge sustaining electrode.
본 발명의 실시 예와 같이, M 전극(21)의 폭(Lm)이 124㎛이고, X 전극(7)의 폭(Lx) 및 Y 전극(9)의 폭(Ly)이 248㎛로 X 전극(7) 또는 Y 전극(9)의 폭(Lx, Ly)에 대한 M 전극(21)의 폭(Lm)의 비가 0.5이고, M 전극(21)의 폭(Lm)가 174㎛이고, X 전극(7)의 폭(Lx) 및 Y 전극(9)의 폭(Ly)이 223㎛로 X 전극(7) 또는 Y 전극(9)의 폭(Lx, Ly)에 대한 M 전극(21)의 폭(Lm)의 비가 0.78이다. 즉 이 비가 1이하이다.As in the exemplary embodiment of the present invention, the width Lm of the
또한, M 전극(21)의 폭(Lm)이 120, 170㎛인 경우, 도 6에 도시된 바와 같이 M 전극(21)이 구비되지 않은 종래에 비하여 전압 대 효율(a.u)이 향상되는 것을 알 수 있다. 더욱이 M 전극(21)의 폭(Lm)이 커짐에 따라 효율(a.u)이 증가되는 것을 알 수 있다.In addition, when the width Lm of the
또한, X 전극(7) 및 Y 전극(9)의 폭(Lx, Ly)에 대한 M 전극(21)의 폭(Lm)의 비(比)가 1에 접근함에 따라, 도 7에 도시된 곡선(Vf)과 곡선(η)과 같이, 방전 개 시 전압(Vf)과 효율(η)이 증대되는 것을 알 수 있다.Further, as the ratio of the width Lm of the
상기 비(Lm/Lx,y)가 1을 기준으로 하여, 1이하에서는 비(Lm/Lx,y)가 증가함에 따라 방전 개시 전압(Vf)이 허용 범위 내에서 증가하면서 효율(η)이 더 증가되지만, 비(Lm/Lx,y)가 1을 초과하게 되면 비(Lm/Lx,y)가 증가함에 따라 방전개시 전압(Vf) 증가가 효율(η) 증가를 넘어서게 되므로 오히려 역효과가 발생된다.When the ratio Lm / Lx, y is 1 based on 1 or less, as the ratio Lm / Lx, y increases, the discharge initiation voltage Vf increases within an allowable range, and the efficiency η is further increased. However, if the ratio (Lm / Lx, y) exceeds 1, as the ratio (Lm / Lx, y) increases, the increase in discharge start voltage (Vf) exceeds the increase in efficiency (η). .
한편, 각 방전셀(11)의 X 전극(7)과 Y 전극(9) 사이에 거리(d)가 있고, 전압 V인 케패시터가 존재한다고 볼 수 있다.On the other hand, it can be seen that there is a distance d between the
전기장(E)은 이고, 면적이 A이고 유전율 ε일 때, 케패시턴스(C)는 이며, 케패시터에 저장되는 전기에너지(E)는 이므로 발광 효율η은 다음과 같다.Electric field (E) When the area is A and the dielectric constant ε, the capacitance (C) is The electrical energy (E) stored in the capacitor is Therefore, luminous efficiency? Is as follows.
즉, M 전극(21)의 폭(Lm)이 커지게 되면 X 전극(7)과 Y 전극(9) 사이의 거리(d)(도 4에서는 L로 기재)가 커지게 되고, 전기장 혹은 케패시턴스가 작아지게 되므로 발광 효율이 증가하게 된다.That is, when the width Lm of the
도 8은 중간전극의 폭이 170㎛인 경우 시뮬레이션에 따른 유지 방전 이미지의 사진이고, 도 9는 중간전극의 폭이 170㎛인 경우 효율 그래프이다.8 is a photograph of the sustain discharge image according to the simulation when the width of the intermediate electrode is 170㎛, Figure 9 is a efficiency graph when the width of the intermediate electrode is 170㎛.
이 그래프를 참조하면, M 전극(21)의 폭(Lm) 증가에 따라 발광 효율에 관여하는 자외선 173 및 147㎚에서 효율이 증가하는 것을 알 수 있다. PDP는 여기된 전 자가 에너지 천이에 의해 방출되는 자외선이 형광체에 가해져 발생하는 가시광을 이용하는 데, PDP의 자외선은 147㎚의 공명선이나 174㎚의 연속 스텍트럼 분자선을 이용하게 되므로 이 파장 영역의 자외선 에너지가 커진다는 것은 발광량이 많아짐을 의미한다.Referring to this graph, it can be seen that as the width Lm of the
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.
이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 방전유지전극인 제1 전극(X 전극)과 제2 전극(Y 전극) 사이에 중간전극인 제3 전극(M 전극)을 제1 전극 또는 제2 전극의 폭보다 좁게 형성함으로써 제1, 2 전극들 사이의 거리를 최대화하여 롱갭을 유도하여 방전 효율을 개선할 수 있는 효과가 있다.As described above, according to the plasma display panel according to the present invention, a third electrode (M electrode), which is an intermediate electrode, is disposed between the first electrode (X electrode) and the second electrode (Y electrode) as the discharge sustaining electrode. By forming a width smaller than the width of the second electrode, the distance between the first and second electrodes may be maximized to induce a long gap, thereby improving discharge efficiency.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040007676A KR100589388B1 (en) | 2004-02-05 | 2004-02-05 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040007676A KR100589388B1 (en) | 2004-02-05 | 2004-02-05 | Plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050079427A KR20050079427A (en) | 2005-08-10 |
KR100589388B1 true KR100589388B1 (en) | 2006-06-14 |
Family
ID=37266361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040007676A KR100589388B1 (en) | 2004-02-05 | 2004-02-05 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100589388B1 (en) |
-
2004
- 2004-02-05 KR KR1020040007676A patent/KR100589388B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050079427A (en) | 2005-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7133005B2 (en) | Plasma display panel and method and apparatus for driving the same | |
KR100364396B1 (en) | Plasma Display Panel and Method of Driving the same | |
JP3111949B2 (en) | Surface discharge type plasma display panel and driving method thereof | |
KR100589388B1 (en) | Plasma display panel | |
JP2003331732A (en) | Plasma display panel | |
JP4011746B2 (en) | Plasma display panel | |
US20050264491A1 (en) | Plasma display panel and driving method of the same | |
JP4029079B2 (en) | Plasma display panel driving method and plasma display device | |
KR100648728B1 (en) | Plasma display panel | |
KR100766747B1 (en) | Driving Method for AC Plasma Display Panel with 4 electrods, and AC PDP using this driving method | |
JP5117321B2 (en) | Driving method of plasma display panel | |
US7768203B2 (en) | Plasma display panel including black projections | |
JP2001028243A (en) | High-frequency driving plasma display panel and drive device thereof | |
KR100536256B1 (en) | Plasma display panel | |
KR100578875B1 (en) | Plasma display panel | |
KR100603406B1 (en) | Plasma display panel | |
KR100589340B1 (en) | Plasma display panel | |
KR100573170B1 (en) | Plasma display panel | |
KR100578807B1 (en) | Plasma display panel | |
JP2000010521A (en) | Driving method of plasma display panel | |
KR100740127B1 (en) | Plasma display and driving method thereof | |
KR100648716B1 (en) | Plasma display panel and driving method thereof | |
KR100760765B1 (en) | Plasma Display Panel | |
JP2008098133A (en) | Plasma display panel | |
KR20100045779A (en) | Plasma display device thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |