KR100578875B1

KR100578875B1 - Plasma display panel

Info

Publication number: KR100578875B1
Application number: KR1020040007672A
Authority: KR
Inventors: 이정두
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-02-05
Filing date: 2004-02-05
Publication date: 2006-05-11
Also published as: KR20050079423A

Abstract

본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판; 상기 제2 기판에 형성되는 어드레스전극들; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽; 상기 각 방전셀 내에 형성되는 형광층; 상기 제1 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및 상기 제1 전극과 제2 전극 사이에서 상기 각 방전셀에 대응되도록 배치되어 상기 어드레스전극과 교차하는 방향을 따라 길게 이어져 형성되는 제3 전극;을 포함하며, 상기 제3 전극과 제1 전극 사이의 간격이 상기 제3 전극과 제2 전극 사이의 간격보다 더 크게 구성된다.A plasma display panel according to the present invention includes: a first substrate and a second substrate disposed to face each other; Address electrodes formed on the second substrate; A partition wall disposed between the first substrate and the second substrate to partition a plurality of discharge cells; Fluorescent layers formed in the discharge cells; First and second electrodes corresponding to each discharge cell while extending in a direction crossing the address electrode on the first substrate; And a third electrode disposed between the first electrode and the second electrode so as to correspond to each of the discharge cells, the third electrode being formed to extend in a direction crossing the address electrode, and between the third electrode and the first electrode. The interval of is configured to be larger than the interval between the third electrode and the second electrode.

플라즈마, 디스플레이, 벽전하, 전극, 패널Plasma, display, wall charge, electrode, panel

Description

Plasma display panel {Plasma display panel}

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.The following drawings attached to this specification are illustrative of preferred embodiments of the present invention, and together with the detailed description of the invention to serve to further understand the technical spirit of the present invention, the present invention is a matter described in such drawings It should not be construed as limited to

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.1 is a partially exploded perspective view of a plasma display panel according to an embodiment of the present invention.

도 2는 도 1에 도시한 플라즈마 디스플레이 패널의 단면도이다.FIG. 2 is a cross-sectional view of the plasma display panel shown in FIG. 1.

도 3은 본 발명에 따른 플라즈마 표시장치의 동작 상태를 알아보기 위해서 일 예로 사용된 구동 파형도이다.3 is a driving waveform diagram used as an example to determine an operating state of the plasma display device according to the present invention.

도 4a 내지 4d는 도 3의 구동 파형에 기초한 벽전하 분포도이다.4A to 4D are wall charge distribution diagrams based on the driving waveform of FIG. 3.

도 5는 종래 플라즈마 디스플레이 패널의 부분 사시도이다.5 is a partial perspective view of a conventional plasma display panel.

도 6은 종래 플라즈마 표시장치의 전극 배열도이다.6 is an electrode array diagram of a conventional plasma display device.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더욱 상세하게는 벽 전하 손실에 따른 유지 방전 불량을 최소화하기 위해서 전극의 구조를 개선한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an improved structure of an electrode in order to minimize sustain discharge failure due to wall charge loss.

일반적으로 플라즈마 디스플레이 패널(PDP: plasma display panel)은 방전 셀 내에서 일어나는 기체 방전에 의한 자외선으로 형광체를 여기시켜 화상을 구현하는 박막 표시장치이다.In general, a plasma display panel (PDP) is a thin film display device that realizes an image by exciting a phosphor with ultraviolet rays caused by gas discharge occurring in a discharge cell.

이 플라즈마 표시장치는 그 크기에 따라 수십에서 수백 만개 이상의 방전셀이 매트릭스(matrix)형태로 배열되어 있으며, 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분될 수 있다.According to the size of the plasma display device, dozens or millions of discharge cells are arranged in a matrix form according to the size thereof, and the DC type and the AC type are depending on the type of driving voltage waveform applied and the structure of the discharge cell. (AC type).

직류형 플라즈마 표시장치는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면, 교류형 플라즈마 표시장치에서는 전극을 유전층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.In the DC plasma display device, since the electrode is exposed to the discharge space as it is, the current flows in the discharge space while the voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made for this purpose. On the other hand, in the AC plasma display device, since the dielectric layer covers the electrode, the current is limited by the formation of a natural capacitance component, and thus, the electrode is protected from the impact of ions during discharge.

도 5는 종래 교류형 플라즈마 디스플레이 패널의 일부 분해 사시도이고, 도 6은 전극 배열도이다.5 is a partially exploded perspective view of a conventional AC plasma display panel, and FIG. 6 is an electrode arrangement view.

도면을 참조하면, 제1 기판(11) 위에 유전층(14) 및 보호막(15)으로 덮인 X 전극(3) 및 Y 전극(4)이 유지 전극(S)을 이루어 평행하게 설치된다. 이때, 각각의 X 전극(3) 및 Y 전극(4)은 버스 전극과 투명 전극으로 이루어진다.Referring to the drawings, the X electrode 3 and the Y electrode 4 covered with the dielectric layer 14 and the passivation layer 15 are disposed in parallel on the first substrate 11 by forming the sustain electrode S. Referring to FIG. At this time, each of the X electrode 3 and the Y electrode 4 is composed of a bus electrode and a transparent electrode.

제2 기판(12) 위에는 복수의 어드레스 전극(5)이 설치되며, 이 어드레스 전 극(5)은 유전층(14')으로 덮혀 있다. 이 어드레스 전극(5)들 사이에 있는 유전층(14') 위에는 어드레스 전극(5)과 평행하게 격벽(17)이 형성되어 있다. 또한, 유전층(14')의 표면 및 격벽(17)의 양측면에 형광체(18)가 발라져 있다. 제1 기판(11)과 제2 기판(12)은 유지 전극(S)과 어드레스 전극(5)이 직교하도록 방전공간(19)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(5)과, 쌍을 이루는 유지 전극(S)과의 교차부분에 있는 방전공간이 방전셀(C)을 형성한다.A plurality of address electrodes 5 are provided on the second substrate 12, and the address electrodes 5 are covered with a dielectric layer 14 ′. A partition 17 is formed on the dielectric layer 14 ′ between the address electrodes 5 in parallel with the address electrode 5. In addition, phosphors 18 are applied to the surface of the dielectric layer 14 'and both sides of the partition wall 17. The first substrate 11 and the second substrate 12 are disposed to face each other with the discharge space 19 therebetween so that the storage electrode S and the address electrode 5 are perpendicular to each other. The discharge space at the intersection of the address electrode 5 and the pair of sustain electrodes S forms the discharge cell C. As shown in FIG.

종래 플라즈마 표시장치의 전극은 m×n의 매트릭스 구성을 가지고 있다. 열 방향으로 어드레스 전극(A1~Am)이 배열되어 있고 행 방향으로 n행의 Y 전극(Y1~Yn) 및 X 전극(X1~Xn)이 교번하여 배열되어 있다. 도 7에 도시된 방전셀(C)은 도 6에 도시된 방전 공간(19)에 대응한다.An electrode of a conventional plasma display device has a matrix configuration of m × n. The address electrodes A1 to Am are arranged in the column direction, and the n electrodes Y1 to Yn and the X electrodes X1 to Xn are alternately arranged in the row direction. The discharge cell C shown in FIG. 7 corresponds to the discharge space 19 shown in FIG. 6.

한편, 플라즈마 표시장치의 구동방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지구간으로 구성된다.Meanwhile, according to the driving method of the plasma display device, each subfield includes a reset section, an address section, and a sustain section.

리셋구간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다.The reset section serves to erase the wall charge state of the previous sustain discharge and to set up wall charge in order to stably perform the next address discharge.

어드레스 구간은 패널에서 켜지는 방전셀과 켜지지 않는 방전셀을 선택하여 켜지는 방전셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다.The address period is a period during which the wall charges are accumulated in the discharge cells (addressed cells) that are turned on by selecting the discharge cells that are turned on and the discharge cells that are not turned on in the panel.

유지 구간은 X 전극 및 Y 전극에 유지방전 전압을 교대로 인가하여, 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.The sustain period is a period in which a sustain discharge voltage is alternately applied to the X electrode and the Y electrode to perform discharge for actually displaying an image on the addressed cell.

플라즈마 표시장치는 리셋 구간에서 이전의 유지 방전에서 쌓인 벽전하를 소거하고, 어드레스 구간에서 어드레스 전극(5)과 Y 전극(4)에 바이어스를 걸어주면 미약한 방전이 일어나 벽전하가 방전셀에 쌓이게 된다.The plasma display device erases the wall charges accumulated in the previous sustain discharge in the reset section, and applies a bias to the address electrode 5 and the Y electrode 4 in the address section. do.

그런데, 종래의 플라즈마 표시장치로는 어드레스 기간 후 첫 번째 유지 방전 펄스 인가시, 방전셀 내에 충분한 프라이밍 전하(priming particle)가 생성되어 있지 않기 때문에, 방전 불량이 발생하는 문제점이 있다.However, in the conventional plasma display device, when the first sustain discharge pulse is applied after the address period, since sufficient priming particles are not generated in the discharge cells, discharge failure occurs.

특히, 어드레스 기간 후 유지 방전 기간으로 이행하는 동안 유지 전극에 바이어스된 전압이 낮아지는 경우에, 어드레스 구간에서 생성한 벽전하가 유지방전이 발생하기 전에 손실될 소지가 많으며, 이는 유지 방전에 영향을 주어 방전 효율을 저해하는 문제를 발생시킨다.In particular, when the voltage biased to the sustain electrode becomes low during the transition from the address period to the sustain discharge period, the wall charges generated in the address period are likely to be lost before the sustain discharge occurs, which affects the sustain discharge. This gives rise to a problem of impairing discharge efficiency.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 본 발명의 목적은 벽전하의 손실 방지를 최적화한 전극 구조를 갖는 플라즈마 디스플레이 패널을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a plasma display panel having an electrode structure that optimizes the prevention of loss of wall charges.

본 발명의 다른 목적은 X 전극 및 Y 전극 사이에 중간 전극을 배치하고, 이들 간의 간격을 조정하는 것으로 어드레스 구간에서 생성된 벽전하가 유지 방전 전에 손실되는 것을 방지하도록 개선한 플라즈마 디스플레이 패널을 제공하는데 있다.Another object of the present invention is to provide an improved plasma display panel by disposing an intermediate electrode between the X electrode and the Y electrode and adjusting the gap therebetween to prevent the wall charges generated in the address period from being lost before the sustain discharge. have.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to the present invention,

서로 대향 배치되는 제1 기판 및 제2 기판;A first substrate and a second substrate disposed to face each other;

상기 제2 기판에 형성되는 어드레스전극들;Address electrodes formed on the second substrate;

상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽;A partition wall disposed between the first substrate and the second substrate to partition a plurality of discharge cells;

상기 각 방전셀 내에 형성되는 형광층;Fluorescent layers formed in the discharge cells;

상기 제1 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및First and second electrodes corresponding to each discharge cell while extending in a direction crossing the address electrode on the first substrate; And

상기 제1 전극과 제2 전극 사이에서 상기 각 방전셀에 대응되도록 배치되어 상기 어드레스전극과 교차하는 방향을 따라 길게 이어져 형성되는 제3 전극;을 포함하며,And a third electrode disposed between the first electrode and the second electrode so as to correspond to each of the discharge cells, and being formed to extend in a direction crossing the address electrode.

상기 제3 전극과 제1 전극 사이의 간격이 상기 제3 전극과 제2 전극 사이의 간격보다 더 크게 구성된다.The gap between the third electrode and the first electrode is configured to be larger than the gap between the third electrode and the second electrode.

이때, 상기 제1 전극 및 제2 전극은 각각 투명전극과 버스전극의 조합으로 이루어지고,At this time, the first electrode and the second electrode is made of a combination of a transparent electrode and a bus electrode, respectively,

상기 제1 전극의 투명전극과 제3 전극 사이의 간격이 상기 제2 전극의 투명전극과 제3 전극 사이의 간격보다 더 크게 구성된다.The gap between the transparent electrode and the third electrode of the first electrode is configured to be larger than the gap between the transparent electrode and the third electrode of the second electrode.

보다 바람직하게, 상기 제1 전극의 투명전극과 제3 전극 사이의 간격은 60∼100㎛의 범위에 속하도록 형성하고, 상기 제2 전극의 투명전극과 제3 전극 사이의 간격은 60∼80㎛의 범위에서 상기 제1 전극의 투명전극과 제3 전극 사이의 간격보다 작게 구성된다.More preferably, the interval between the transparent electrode and the third electrode of the first electrode is formed to fall in the range of 60 to 100㎛, the interval between the transparent electrode and the third electrode of the second electrode is 60 to 80㎛ In the range of less than the gap between the transparent electrode and the third electrode of the first electrode.

한편, 상기 제3 전극은 투명전극과 버스전극의 조합으로 이루어지고,On the other hand, the third electrode is made of a combination of a transparent electrode and a bus electrode,

상기 제1 전극의 투명전극과 제3 전극의 투명전극 사이의 간격이 상기 제2 전극의 투명전극과 제3 전극의 투명전극 사이의 간격보다 더 크게 구성된다.The distance between the transparent electrode of the first electrode and the transparent electrode of the third electrode is configured to be larger than the distance between the transparent electrode of the second electrode and the transparent electrode of the third electrode.

이때, 상기 제3 전극의 버스전극은 투명전극의 폭 방향 중심을 따라 배치되는 것이 바람직하며,At this time, the bus electrode of the third electrode is preferably disposed along the width direction center of the transparent electrode,

상기 제1 전극의 투명전극과 제3 전극의 투명전극 사이의 간격은 60∼100㎛의 범위에 속하도록 형성하고, 상기 제2 전극의 투명전극과 제3 전극의 투명전극 사이의 간격은 60∼80㎛의 범위에서 상기 제1 전극의 투명전극과 제3 전극의 투명전극 사이의 간격보다 작게 선택된다.The interval between the transparent electrode of the first electrode and the transparent electrode of the third electrode is formed to fall within the range of 60 to 100㎛, the interval between the transparent electrode of the second electrode and the transparent electrode of the third electrode is 60 ~ In the range of 80 μm, the gap between the transparent electrode of the first electrode and the transparent electrode of the third electrode is smaller than the interval.

이하, 첨부한 도면을 참조로 본 발명의 바람직한 실시예에 대해 당업자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2는 이의 부분 단면도이다.1 is a partially exploded perspective view of a plasma display panel according to an embodiment of the present invention, Figure 2 is a partial cross-sectional view thereof.

도면을 참조하면, 본 실시예에 의한 플라즈마 디스플레이 패널은 제1 기판(102)과 제2 기판(104)이 소정의 간격을 두고 서로 대향 배치되고, 양 기판 사이의 공간에는 격벽(106)에 의해 구획되는 방전 공간들(8R, 8G, 8B)이 마련된다.Referring to the drawings, in the plasma display panel according to the present embodiment, the first substrate 102 and the second substrate 104 are disposed to face each other at a predetermined interval, and the partition 106 is disposed in the space between the two substrates. Discharged spaces 8R, 8G and 8B are provided.

제2 기판(104)의 내면에는 일 방향(도면의 Y 방향)을 따라 어드레스 전극(100)들이 형성되고, 어드레스 전극(100)들을 덮으면서 제2 기판(104)의 내면 전체에 유전층(120)이 위치한다. 한편, 어드레스 전극(100)은 스트라이프 패턴으로 이루어져 이웃한 어드레스 전극(100)과 소정의 간격을 두고 나란하게 위치할 수 있다.Address electrodes 100 are formed on one surface of the second substrate 104 in one direction (Y direction of the drawing), and the dielectric layer 120 is formed on the entire inner surface of the second substrate 104 while covering the address electrodes 100. This is located. Meanwhile, the address electrode 100 may be formed in a stripe pattern to be parallel to the neighboring address electrode 100 at a predetermined interval.

그리고, 유전층(120) 위로는 격벽(106)이 형성되는데, 상기 어드레스 전극(100)과 평행한 스트라이프 패턴일 수 있다. 격벽(106)의 양 측면과 유전층(120)의 상면에 걸쳐 적색, 녹색 및 청색의 형광층(14R, 14G, 14B)이 순서대로 마련된다. 이때, 상기 격벽(106)의 형상은 스트라이프 패턴으로 한정되지 않으며, 격자형과 같은 폐쇄형 구조, 또는 그 이외의 패턴으로 다양하게 이루어질 수 있다.The barrier layer 106 is formed on the dielectric layer 120, and may have a stripe pattern parallel to the address electrode 100. Red, green, and blue fluorescent layers 14R, 14G, and 14B are sequentially provided on both sides of the partition wall 106 and the top surface of the dielectric layer 120. In this case, the shape of the partition 106 is not limited to a stripe pattern, but may be variously formed in a closed structure such as a grid or a pattern other than that.

그리고, 제2 기판(104)에 대향하는 제1 기판(102)의 내면에는 어드레스 전극(100)과 교차하는 방향(도면의 X 방향)을 따라 제2 전극(이하, Y 전극)(160)과 제 1 전극(이하, X 전극)(180)을 포함하는 면방전 전극(200)이 길게 연장된다. 본 실시예에서, 상기 면방전 전극(200)은 제3 전극(이하, M 전극)(170)을 더 포함해서 구성되며, 방전 셀(8R, 8G, 8B)에 한 쌍씩 대응된다. 한편, 상기 X 전극과 Y 전극이 주로 유지 구간의 방전에 필요한 전압을 인가하기 위한 전극 역할을 하나, 전극에 인가되는 방전 전압에 따라 그 역할을 달리할 수 있으므로 이에 한정될 필요는 없다.The inner surface of the first substrate 102 facing the second substrate 104 may have a second electrode (hereinafter referred to as a Y electrode) 160 along a direction crossing the address electrode 100 (the X direction in the drawing). The surface discharge electrode 200 including the first electrode (hereinafter referred to as X electrode) 180 is elongated. In the present exemplary embodiment, the surface discharge electrode 200 further includes a third electrode (hereinafter referred to as an M electrode) 170 and corresponds to a pair of discharge cells 8R, 8G, and 8B. On the other hand, the X electrode and the Y electrode mainly serves as an electrode for applying a voltage required for the discharge of the sustain period, but the role thereof may vary depending on the discharge voltage applied to the electrode is not limited thereto.

그리고, 제1 기판(102)에는 상기 면방전 전극(200)들을 덮으면서 제1 기판(102)의 내면 전체에 유전층(220)과 보호막(240)이 순차로 위치한다.In addition, the dielectric layer 220 and the passivation layer 240 are sequentially disposed on the entire inner surface of the first substrate 102 while covering the surface discharge electrodes 200 on the first substrate 102.

본 실시예에서, X 전극(180)과 Y 전극(160)은 격벽(또는, 어드레스 전극)의 형상과 동일하게 스트라이프 패턴으로 구성되는 것이 바람직하나, 본 발명이 이에 한정되는 것은 아니다.In the present embodiment, the X electrode 180 and the Y electrode 160 are preferably formed in a stripe pattern in the same shape as the partition wall (or address electrode), but the present invention is not limited thereto.

한편, 면방전 전극(200)을 이루는 X 전극(180) 및 Y 전극(160) 각각은 다시 투명 전극(180a, 160a)과 버스 전극(180b, 160b)으로 이루어진다. 상기 투명 전극(180a, 160a)은 방전 셀 내부에서 면방전을 일으키는 역할을 하며, 상기 버스 전극(180b, 160b)은 상기 투명 전극의 높은 저항을 보상하여 통전성을 확보하기 위한 금속 전극을 사용하는 것이 바람직하다. 상기 투명 전극(180a, 160a)은 개구율 확보를 위해 투명한 소재가 사용되는 바, 인듐 틴 옥사이드(ITO; indium tin oxide)로 제작될 수 있다.On the other hand, each of the X electrode 180 and the Y electrode 160 constituting the surface discharge electrode 200 is composed of a transparent electrode (180a, 160a) and a bus electrode (180b, 160b). The transparent electrodes 180a and 160a may cause surface discharge in the discharge cells, and the bus electrodes 180b and 160b may use metal electrodes to ensure high electrical conductivity by compensating for high resistance of the transparent electrodes. desirable. The transparent electrodes 180a and 160a may be made of indium tin oxide (ITO) because a transparent material is used to secure the aperture ratio.

그리고, 상기 투명 전극(180a, 160a)은 각 방전 셀(8R, 8G, 8B)에 대응되게 쌍을 이루어 서로 나란하게 형성된 버스 전극(180b, 160b)으로부터 방전 셀(8R, 8G, 8B) 중심을 향해 연장 형성된다. 이러한 투명 전극(180a, 160a)은 상기 버스 전극(180b, 160b)과 나란한 스트라이프형으로 형성될 수 있으며, 다른 예로는 방전 셀(8R, 8G, 8B)마다 각각 돌출되는 돌출형으로 이루어질 수도 있다.The transparent electrodes 180a and 160a are formed in pairs corresponding to the respective discharge cells 8R, 8G and 8B to form centers of the discharge cells 8R, 8G and 8B from the bus electrodes 180b and 160b formed in parallel with each other. Extending toward. The transparent electrodes 180a and 160a may be formed in a stripe shape parallel to the bus electrodes 180b and 160b. In another example, the transparent electrodes 180a and 160a may be formed as protrusions protruding from each of the discharge cells 8R, 8G and 8B.

본 실시예에서, M 전극(170)은 상술한 X 전극(180) 및 Y 전극(160)들처럼 투명 전극(170a)과 버스 전극(170b)으로 이루어져, 상기 투명 전극(170a)은 면방전의 개구율을 확보하며, 버스 전극(170b)은 투명 전극의 도전성을 보상한다. 그리고, 각 방전셀에 대응하는 상기 버스 전극(170b)은 일자형으로 서로 나란히 형성되며, 투명 전극(170a)에 나란히 부착 형성된다. 이때, 상기 버스 전극(170b)은 상기 투명 전극(170a)의 폭 방향 중심을 따라 배치되는 것이 바람직하다.In the present embodiment, the M electrode 170 is composed of the transparent electrode 170a and the bus electrode 170b as the X electrode 180 and the Y electrode 160 described above, and the transparent electrode 170a is a surface discharge. The aperture ratio is secured, and the bus electrode 170b compensates for the conductivity of the transparent electrode. In addition, the bus electrodes 170b corresponding to the respective discharge cells are formed in parallel to each other in a straight line shape, and are attached to the transparent electrodes 170a in parallel. In this case, the bus electrode 170b may be disposed along the center of the width direction of the transparent electrode 170a.

한편, 면방전 전극(200)에서 X 전극(180) 및 Y 전극(160) 사이에 위치하는 M 전극(170)은 종래의 3전극 전극 구조에 비해 방전 경로를 증가시켜 방전 셀(8R, 8G, 8B) 내부에서 이전 보다 넓은 영역으로 가스 방전이 일어날 수 있도록 한다. 때문에, M 전극은 주로 리셋 및 어드레스 전압을 인가 받으나, 바이어스되는 전압에 따라 그 역할이 바뀔 수 있으므로 이에 한정될 필요는 없다.On the other hand, the M electrode 170 positioned between the X electrode 180 and the Y electrode 160 in the surface discharge electrode 200 increases the discharge path compared to the conventional three-electrode electrode structure to discharge cells 8R, 8G, 8B) Allow gas discharge to occur within a wider area than before. Therefore, the M electrode is mainly applied to the reset and address voltage, but the role thereof may be changed according to the biased voltage, and the present invention is not limited thereto.

그리고, 상기 제1 기판(102)과 제2 기판(104)의 조합에 의해 어드레스 전극(100)과 면방전 전극(200)이 교차하여 방전셀(8R, 8G, 8B)을 구성하며, 방전 셀(8R, 8G, 8B) 내부는 방전 가스(주로 Ne-Xe 혼합 가스)로 채워진다.The address electrode 100 and the surface discharge electrode 200 cross each other by the combination of the first substrate 102 and the second substrate 104 to form discharge cells 8R, 8G, and 8B. The insides (8R, 8G, 8B) are filled with discharge gas (mainly Ne-Xe mixed gas).

본 발명의 실시예에 따른 플라즈마 표시장치는 열 방향으로 어드레스 전극(A1~Am)이 평행하게 배열되어 있고, n/2 + 1행의 Y 전극(Y1~Yn/2+1), X 전극(X1~Xn/2+1) 및 n 행의 M 전극(170)이 배열되어 있다. 즉, 본 발명의 실시예에 따르면, Y 전극 및 X 전극의 사이에 M 전극이 배열되어 있으며, Y 전극, X 전극, M 전극 및 어드레스 전극이 하나의 방전 셀을 이루는 4전극 구조를 가진다.In the plasma display device according to the exemplary embodiment of the present invention, the address electrodes A1 to Am are arranged in parallel in the column direction, and the Y electrodes Y1 to Yn / 2 + 1 and the X electrodes of n / 2 + 1 rows are arranged in parallel. X1 to Xn / 2 + 1) and n-row M electrodes 170 are arranged. That is, according to the embodiment of the present invention, the M electrode is arranged between the Y electrode and the X electrode, and has a four-electrode structure in which the Y electrode, the X electrode, the M electrode, and the address electrode constitute one discharge cell.

도 3은 본 발명의 실시예에 따른 플라즈마 표시장치의 구동 파형도이며, 도4a 내지 도 4d는 도 3에 도시한 구동 파형에 따른 벽전하 분포를 나타내는 도면이다. 도 4에서 붉은색은 양전하의 분포이고, 푸른색은 음전하의 분포를 보여준다.3 is a driving waveform diagram of a plasma display device according to an exemplary embodiment of the present invention, and FIGS. 4A to 4D are diagrams showing wall charge distribution according to the driving waveform shown in FIG. 3. In FIG. 4, red is a distribution of positive charges, and blue is a distribution of negative charges.

1. 리셋 구간(I)1. Reset section (I)

이 기간의 초기(I-1)에는 X 전극(180) 및 Y 전극(160)을 접지 전압으로 바이어스시키고, M 전극(170)에는 완만히 상승하는 V_M1 전압을 인가한다. 그러면, M 전 극(170)과 X 전극(180), 그리고 M 전극(170)과 Y 전극(160)사이에 방전이 일어나, X 및 Y 전극으로는 (+) 벽전하가 동일한 수로 분포하는 반면에, M전극(170)에는 (-) 벽전하가 분포하게 된다(도 4a참조). In the initial period (I-1) of this period, the X electrode 180 and the Y electrode 160 are biased to the ground voltage, and the slowly rising V _M1 voltage is applied to the M electrode 170. Then, discharge occurs between the M electrode 170 and the X electrode 180, and the M electrode 170 and the Y electrode 160, so that the positive wall charges are distributed in the same number as the X and Y electrodes. The negative electrode charges are distributed to the M electrode 170 (see FIG. 4A).

다음으로, 리셋 구간(I)의 말기(I-2)에 Y 전극(160)은 그대로 접지 전압으로 바이어스시킨 상태에서, X 전극(180)에는 V_X1 전압 펄스를 인가하고, M 전극(170)에는 상기 X 전극에 인가된 전압보다 낮은 전압으로 떨어지는 V_M2 전압 펄스를 인가한다. 그러면, M 전극(170)과 X 전극(180) 사이에 방전이 도 4b와 같은 벽전하 분포를 보인게 된다.Next, in the state where the Y electrode 160 is biased to the ground voltage as it is at the end (I-2) of the reset period (I), a voltage pulse of V _X1 is applied to the X electrode 180 and the M electrode 170 Is applied to the voltage pulse V _M2 falling to a voltage lower than the voltage applied to the X electrode. Then, the discharge shows the wall charge distribution as shown in FIG. 4B between the M electrode 170 and the X electrode 180.

2. 어드레스 구간(II)2. Address section (II)

이 구간(II)에서는 M 전극(170)에 V_M3 전압을 바이어스시킨 상태에서 스캔 펄스를 인가하고, 동시에, 어드레스 전극에는 방전을 원하는 방전 셀에 지정하는 전압을 인가한다. 이때, Y 전극(160)은 접지 전압으로 유지하고, X 전극(180)에는 리셋 구간(I)에서 인가된 V_X1 전압을 그대로 유지한다.In this section II, a scan pulse is applied to the M electrode 170 while the voltage of V _M3 is biased, and at the same time, a voltage which designates a discharge cell to be discharged is applied to the address electrode. In this case, the Y electrode 160 is maintained at the ground voltage, and the X electrode 180 maintains the V _X1 voltage applied in the reset period I as it is.

그러면, M 전극(170)과 어드레스 전극(100)사이에서 방전이 일어나면서, X 전극 및 Y 전극 사이로 확장되고, 그 결과 M 전극에는 (+) 벽전하가 분포하게 되고, X 전극에는 (-) 벽전하가 분포하게 된다(도 4c참조).Then, a discharge occurs between the M electrode 170 and the address electrode 100, extending between the X electrode and the Y electrode, and as a result, the positive wall charges are distributed to the M electrode, and the negative electrode to the X electrode. Wall charges are distributed (see FIG. 4C).

3. 유지 구간(III)3. Maintenance section (III)

이 구간(III)동안, M 전극(170)은 유지방전 전압 V_M4로 바이어스시킨 상태에서, X 전극 및 V 전극에는 유지방전 전압 펄스를 교대로 인가한다. 이에 따라, 어드레스 구간(II)에서 선택된 방전 셀에서는 유지 방전이 일어나 화상을 표시하게 된다.During this period (III), while the M electrode 170 is biased with the sustain discharge voltage V _M4 , a sustain discharge voltage pulse is alternately applied to the X electrode and the V electrode. As a result, sustain discharge occurs in the discharge cells selected in the address section II to display an image.

그런데, 어드레스 구간에서 유지 구간으로 이행되는 동안 X 전극에는 유지방전 전압이 인가되면서 'A'와 같은 전압 하강이 발생하게 된다. 이는 M 전극(170)과, 어드레스 구간(II)의 방전에 참여하지 않는 X 전극(180) 간에 약한 방전을 일으키는 원인이 된다. 따라서, 어드레스 구간(II)을 통해 쌓아놓은 벽전하가 손실되면서 유지 구간(III)의 방전에 영향을 주게 된다(도 4c 및 도 4d 참조). 때문에, M 전극(170)과, X 전극 및 Y 전극 사이의 간격을 조절하여 방전 전압에 차이를 주는 것으로 이러한 문제를 해결한다.However, as the sustain discharge voltage is applied to the X electrode during the transition from the address period to the sustain period, a voltage drop such as 'A' occurs. This causes a weak discharge between the M electrode 170 and the X electrode 180 that does not participate in the discharge of the address section II. Therefore, the wall charges accumulated through the address section II are lost, which affects the discharge of the sustain section III (see FIGS. 4C and 4D). Therefore, this problem is solved by adjusting a gap between the M electrode 170 and the X electrode and the Y electrode to give a difference in the discharge voltage.

이에 대한 M 전극의 구조를 도 2를 참조로 보다 구체적으로 설명하면 다음과 같다.Hereinafter, the structure of the M electrode will be described in more detail with reference to FIG. 2.

본 실시예에서, M 전극(170)과 X 전극(180) 사이의 제1 간격(L1)이 상기 M 전극(170)과 Y 전극(160) 사이의 제2 간격(L2)보다 크게 상기 M 전극을 위치시키는 것이 바람직하며, 이는 M 전극(170)과 Y 전극(160), 그리고 M 전극(170)과 X 전극(180)에 바이어스되는 방전 전압에 차이를 주어 안정적인 방전이 일어날 수 있도록 도와준다. 이때, 상기 제1 간격(L1)의 크기는 60(㎛)∼100(㎛)이고, 상기 제2 간격(L2)은 60(㎛)∼80(㎛)에서 상기 제1 간격보다 작게 선택되는 것이 바람직하다. 더욱 바람직하게는, 상기 제1 및 제2 간격은 인접한 투명 전극 사이로써 구해진다.In the present embodiment, the first electrode L1 between the M electrode 170 and the X electrode 180 is larger than the second gap L2 between the M electrode 170 and the Y electrode 160. It is preferable to position a, which helps to ensure stable discharge by giving a difference in the discharge voltage biased to the M electrode 170 and the Y electrode 160, and the M electrode 170 and X electrode 180. At this time, the size of the first interval (L1) is 60 (㎛) ~ 100 (㎛), the second interval (L2) is selected to be smaller than the first interval from 60 (㎛) to 80 (㎛). desirable. More preferably, the first and second intervals are obtained between adjacent transparent electrodes.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents of the claims to be described.

본 발명에 따르면, 상술한 문제점을 해결해서 X 전극 및 Y 전극 사이에 M 전극을 배치하는 것으로 방전 셀의 보다 넓은 영역에서 가스 방전이 일어나도록 하며, X 전극 및 Y 전극과, M 전극의 간격을 조정하는 것으로 방전 전압에 차이를 주어 어드레스 구간에서 생성된 벽전하가 유지 방전 전에 손실되는 것을 방지함으로써, 발광 효율을 좋게 하는 효과가 있다. 따라서, 발광 휘도 역시 증가되는 효과를 얻을 수 있다.
According to the present invention, the above-mentioned problem is solved by arranging the M electrode between the X electrode and the Y electrode so that gas discharge occurs in a wider area of the discharge cell, and the gap between the X electrode and the Y electrode and the M electrode is increased. By adjusting the discharge voltage, the wall charges generated in the address period are prevented from being lost before the sustain discharge, thereby improving the luminous efficiency. Therefore, it is possible to obtain an effect that the light emission luminance is also increased.

Claims

A first substrate and a second substrate disposed to face each other;

Address electrodes formed on the second substrate;

A partition wall disposed between the first substrate and the second substrate to partition a plurality of discharge cells;

Fluorescent layers formed in the discharge cells;

First and second electrodes corresponding to each discharge cell while extending in a direction crossing the address electrode on the first substrate, the first and second electrodes respectively comprising transparent electrodes and bus electrodes; And

And a third electrode disposed between the first electrode and the second electrode so as to correspond to each of the discharge cells, extending in a direction crossing the address electrode, the third electrode including a transparent electrode and a bus electrode.

The first gap between the third electrode and the first electrode is in the range of 60 to 100 µm, and the second gap between the third electrode and the second electrode is formed within the range of 60 to 80 µm so that the first gap is formed. Plasma display panel characterized in that greater than 2 intervals

delete

The method of claim 1,

And the bus electrode of the third electrode is disposed along the center of the width direction of the transparent electrode.

delete