KR100589350B1 - 발광 표시 장치 및 그 구동 방법 - Google Patents

발광 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100589350B1
KR100589350B1 KR1020040037291A KR20040037291A KR100589350B1 KR 100589350 B1 KR100589350 B1 KR 100589350B1 KR 1020040037291 A KR1020040037291 A KR 1020040037291A KR 20040037291 A KR20040037291 A KR 20040037291A KR 100589350 B1 KR100589350 B1 KR 100589350B1
Authority
KR
South Korea
Prior art keywords
signal
clock
clock signal
signals
display device
Prior art date
Application number
KR1020040037291A
Other languages
English (en)
Other versions
KR20050113705A (ko
Inventor
정진태
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040037291A priority Critical patent/KR100589350B1/ko
Publication of KR20050113705A publication Critical patent/KR20050113705A/ko
Application granted granted Critical
Publication of KR100589350B1 publication Critical patent/KR100589350B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00241—Layout of the delay element using circuits having two logic levels using shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 발광 표시 장치 및 그 구동 방법에 관한 것이다.
본 발명에 따른 발광 표시 장치는 매트릭스 모양으로 형성된 복수의 화소 회로와, 화소 회로를 선택하기 위한 선택 신호를 전달하는 복수의 주사선, 그리고 인가되는 클락 신호에 따라 소정 레벨의 펄스를 가지는 입력 신호를 소정 기간만큼 순차적으로 지연시켜 상기 선택 신호로 출력하는 주사 구동부를 포함한다. 여기서, 클락 신호의 상승 시간이 하강 시간보다 느리다.
이러한 본 발명에 따르면, 다수의 주사선으로 공급되는 선택 신호의 전압폭이 일정하게 유지됨으로써, 발광 표시 장치에서 순차적인 주사 구동이 정상적으로 수행되어, 원하는 화상을 정확하게 표시할 수 있다.
유기 EL, 시프트레지스터, 상승시간, 하강시간

Description

발광 표시 장치 및 그 구동 방법{LIGHT EMITTING DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 유기 EL 표시 장치의 발광 원리를 나타내는 도이다.
도 2는 종래의 시프트 레지스터로 입력되는 클락 신호의 관계에 따라 주사 구동부로부터 출력되는 선택 신호의 변화를 나타낸 도이다.
도 3은 본 발명의 실시 예에 따른 발광 표시 장치의 구조도이다.
도 4는 본 발명의 실시 예에 따른 화소 회로의 개략적인 회로도이다.
도 5는 본 발명의 실시 예에 따른 주사 구동부의 구조를 나타낸 도이다.
도 6은 본 발명의 실시 예에 따른 주사 구동부에 포함된 시프트 레지스터의 개략적인 회로도이다.
도 7a 및 도 7b는 시프트 레지스터에 사용되는 플립플롭 중 홀수 번째 및 짝수 번째 플립플롭을 도시한 것이다.
도 8은 본 발명의 실시 예에 따른 제1 및 제2 클락 신호의 신호 파형을 나타낸 도이다.
도 9는 본 발명의 실시 예에 따른 동작 제어부의 구조도이다.
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 특히 유기 전계발광(electroluminescent, 이하 EL이라 함) 표시 장치와 그 구동 방법에 관한 것이다.
도 1은 유기 EL의 발광 원리를 나타낸 도이다.
일반적으로 유기 EL 표시 장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, M X N 개의 유기 발광셀들을 전압 기입 혹은 전류 기입하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀은 애노드(ITO), 유기 박막, 캐소드 레이어(metal)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emission layer, EML), 전자 수송층(electron transport layer, ETL), 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injection layer, EIL)과 정공 주입층(hole injection layer, HIL)을 포함하고 있다.
이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 접속하고 박막 트랜지스터의 게이트에 접속된 커패시터의 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 이때, 커패시터에 전압을 설정하기 위해 인가되는 신호의 형태에 따라 능동 구동 방식은 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.
이러한 종래의 유기 EL 표시 장치는 다수의 데이터선과 다수의 주사선이 교차하는 영역에 화소가 각각 형성되며, 각 화소들은 주사선으로부터 인가되는 신호에 따라 선택된 후 데이터선을 통하여 인가되는 표시 정보에 따라 발광한다.
각 화소들을 선택하기 위하여 주사선으로 선택 신호를 공급하는 주사 구동부는 일반적으로 클락 신호에 따라 입력되는 신호를 시프트시켜 출력하는 시프트 레지스터를 포함한다. 시프트 레지스터는 제1 클락 신호와 제2 클락 신호에 따라 동작하여 입력되는 신호를 출력하는 다수의 플립플롭으로 이루어지며, 여기서 제1 클락 신호와 제2 클락 신호는 서로 반전된 신호이다.
그런데, 제1 클락 신호와 제2 클락 신호가 서로 크로스되는 포인트가 소정값 이상인 경우에는 즉, 클락 신호의 상승 시간(Tr)이 하강 시간(Tf)보다 빠른 경우에는 제1 클락 신호와 제2 클락 신호가 크로스되는 포인트가 소정값 이상으로 높아지게 되며, 이 경우 주사 구동부로부터 출력되어 주사선으로 공급되는 선택 신호의 전압폭이 가변된다.
도 2에 종래의 시프트 레지스터로 입력되는 클락 신호의 관계에 따라 출력되는 시프트 레지스터의 출력 신호의 변화가 도시되어 있다.
예를 들어, 시프트 레지스터가 다수의 플립플롭으로 이루어지고, 각각의 플립플롭이 제1 클락 신호 또는 제2 클락 신호가 하이 레벨일 때 입력되는 신호를 래 치하여 출력하고, 제1 플립플롭의 신호가 제2 플립플롭이 입력 신호로 사용된다고 가정하자. 이 경우, 제1 클락 신호와 제2 클락 신호의 크로스 포인트가 소정값 이상으로 높아지게 되면, 제1 플립플롭의 출력이 하이 레벨인 상태에서 제1 클락 신호가 하이 레벨로 인식되어 제2 플립플롭의 출력이 하이 레벨로 출력될 때, 제2 클락 신호가 로우 레벨로 떨어지고 있는 상태임에도 불구하고 하이 레벨로 인식되어, 도 2에 도시되어 있듯이, 제2 플립플롭에서 출력되는 신호의 폭이 넓어지게 된다. 이러한 현상이 첫 번째 플립플롭에서 n번째 플립플롭으로 갈수록 심화되어, 결국은 주사 구동부로부터 출력되는 첫 번째 선택 신호에서 n번째 선택 신호로 갈수록 선택 신호의 전압폭이 넓어지게 된다.
그 결과, 선택된 소정의 주사선이 구동되어 해당 화소가 발광하는 기간에도 이전 주사선들에 위치한 화소들이 발광 상태를 유지하는 등의 오동작이 발생하여, 원하는 화상을 표시하지 못하게 되거나 화질이 떨어지는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 발광 표시 장치의 화질을 향상시키고자 하는데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 발광 표시 장치의 화질을 향상시키고자 하는데 있다.
상기 과제를 달성하기 위하여 본 발명의 하나의 특징에 따른 발광 표시 장치는 매트릭스 모양으로 형성된 복수의 화소 회로; 상기 화소 회로를 선택하기 위한 선택 신호를 전달하는 복수의 주사선; 인가되는 클락 신호에 따라 소정 레벨의 펄스를 가지는 입력 신호를 소정 기간만큼 순차적으로 지연시켜 상기 선택 신호로 출력하는 주사 구동부를 포함하며, 상기 클락 신호의 상승 시간이 하강 시간보다 느리다.
상기 주사 구동부는 제1 클락 신호 및 제2 클락 신호에 따라 상기 입력 신호를 상기 소정 기간만큼 순차적으로 지연시켜 복수의 제1 신호를 생성하는 시프트 레지스터를 포함하며, 상기 제1 및 제2 클락 신호의 상승 시간이 하강 시간보다 느리며, 상기 제1 클록 신호와 상기 제2 클록 신호는 서로 반전된 신호일 수 있다.
이외에도, 주사 구동부는 상기 제1 및 제2 클락 신호를 생성하는 동작 제어부를 더 포함하고, 상기 동작 제어부는 서로 반전된 신호인 상기 제1 및 제2 클락 신호를 각각 생성하는 클락 신호 생성부; 및 상기 제1 및 제2 클락 신호의 상승 시간이 하강 시간보다 느리도록 보정하여 출력하는 신호 보정부를 포함한다. 여기서, 상기 신호 보정부는 적어도 2개 이상의 인버터로 이루어질 수 있다.
본 발명의 다른 특징에 따른 발광 표시 장치의 구동 방법은, 선택 신호를 전달하는 복수의 주사선을 포함하는 발광 표시 장치를 구동하는 방법에 있어서, 인가되는 클락 신호에 따라 소정 레벨의 펄스를 가지는 제1 신호를 소정 기간만큼 순차적으로 지연시켜 복수의 제2 신호를 생성하는 단계; 및 상기 복수의 제2 신호 중 홀수번째 제2 신호와 짝수번째 제2 신호가 제1 레벨인 구간에서 제2 레벨의 펄스를 가지는 상기 선택 신호를 출력하는 단계를 포함하고, 상기 클락 신호의 상승 시간이 하강 시간보다 느리다.
이하, 본 발명의 실시 예를 도면을 참조하여 상세히 설명한다.
이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시 예에 따른 발광 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 그리고 본 발명의 실시 예에서는 발광 표시 장치로서 유기 물질의 전계 발광을 이용하는 유기 EL 표시 장치를 예로 들어 설명한다.
도 3은 본 발명의 실시 예에 따른 발광 표시 장치를 개략적으로 도시한 것이다.
도 3에 도시된 바와 같이, 본 발명의 실시 예에 따른 발광 표시 장치는 표시 패널(100), 주사 구동부(200), 데이터 구동부(300) 및 동작 제어부(400)를 포함한다.
표시 패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1∼Dm), 행 방향으로 뻗어 있는 복수의 선택 주사선(S1∼Sn) 및 복수의 화소 회로(10)를 포함한다. 데이터선(D1∼Dm)은 화상을 나타내는 데이터 전압을 화소 회로(10)로 전달하며, 선택 주사선(S1-Sn)은 선택 신호를 화소 회로(10)로 전달한다. 화소 회로(10)는 이웃한 두 데이터선(D1∼Dm)과 이웃한 두 선택 주사선(S1∼Sn)에 의해 정의되는 화소 영역에 형성되어 있다.
주사 구동부(200)는 주사선(S1∼Sn)에 각각 선택 신호를 순차적으로 인가하며, 데이터 구동부(300)는 데이터선(D1∼Dm)에 데이터 전압을 동시에 인가한다.
주사 구동부(200) 및/또는 데이터 구동부(300)는 유리 기판 위에 집적 회로 형태로 직접 장착될 수 있다. 또는 이들 구동부(200 및/또는 300)를 유리 기판 위에서 선택 주사선(S1∼Sn), 데이터선(D1∼Dm) 및 트랜지스터의 채널을 형성하는 층과 동일한 층들로 형성할 수도 있다. 또는 이들 구동부(200 및/또는 300)를 유리 기판과 별도의 기판에 형성하여 이들 기판을 유리 기판에 전기적으로 연결할 수도 있으며, 또한 유리 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.
한편, 동작 제어부(400)는 구동부(200,300)로 표시하고자 하는 데이터 신호 및 데이터 신호의 표시를 위한 다수의 제어 신호를 제공한다. 여기서, 제어 신호로는 주사 구동부(200)를 구동시키기 위한 입력 신호(VSP), 제1 및 제2 클락 신호(VCLK, VCLKb)를 포함한다. 여기서, 제1 및 제2 클락 신호(VCLK, VCLKb)의 상승 시간(Tr)은 하강 시간(Tf)보다 느리다. 이외에도 제어 신호는 데이터 구동부(300)를 동작시키기 위한 다수의 제어 신호를 포함하며, 이러한 제어 신호는 이미 공지되어 있으므로 여기서는 상세한 설명을 생략한다.
도 4에 본 발명의 실시 예에 따른 화소 회로의 예가 도시되어 있다. 도 4에 도시된 화소 회로는 본 발명의 실시 예에 따른 화소 회로를 설명하기 위하여 예시된 것으로 전압 구동 방식의 화소 회로이다. 그러나, 본 발명의 실시 예에 따른 화 소 회로는 이것에 한정되지 않으며, 예를 들어, 전류 구동 방식의 화소 회로도 사용될 수 있다.
도 4에서와 같이, 화소 회로는 유기 EL 소자(OLED), 주사선을 통하여 인가되는 선택 신호에 따라 구동되어 데이터선으로부터의 데이터 전압을 공급하는 스위칭 트랜지스터(M2), 데이터 전압을 충전하는 커패시터(Cst), 커패시터(Cst)에 충전된 전압에 대응하는 전류를 유기 EL 소자(OLED)로 공급하여 구동시키는 구동 트랜지스터(M1)를 포함한다. 유기 EL 소자(OLED)는 입력되는 전류에 대응하여 빛을 방출한다. 그리고 유기 EL 소자(OLED)의 캐소드에 연결되는 전압(VSS)은 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압, 음의 전압 등이 사용될 수 있다.
이러한 구조로 이루어지는 화소 회로에서는 주사선으로부터 인가되는 선택 신호에 따라 스위칭 트랜지스터(M2)가 턴온되면, 데이터선으로부터의 데이터 전압이 트랜지스터(M1)의 게이트에 인가되어, 커패시터(Cst)에 게이트와 소스 사이에 걸리는 전압(VGS)이 충전된다. 그리고, 이 전압(VGS)에 대응하여 트랜지스터(M1)에 전류(IIOLED)가 흐르고, 이 전류(IOLED)에 대응하여 유기 EL 소자(OLED)가 발광한다.
이때, 유기 EL 소자(OLED)에 흐르는 전류는 다음의 수학식 1과 같다.
Figure 112004022122232-pat00001
여기서, IOLED는 유기 EL 소자(OLED)에 흐르는 전류, VGS는 트랜지스터(M1)의 게이트와 소스 사이의 전압, VTH는 트랜지스터(M1)의 문턱전압, VDATA는 데이터 전압, β는 상수 값을 나타낸다.
이하에서는 이러한 화소 회로를 구동시키기 위한 주사 구동부(200)에 대하여 상세하게 설명한다.
도 5는 본 발명의 실시 예에 따른 주사 구동부를 도시한 도이다.
도 5에 도시된 바와 같이, 본 발명의 실시 예에 따른 주사 구동부(200)는 시프트 레지스터(210), NAND 게이트(NAND1-NADNn), 및 버퍼(B1-Bn)를 포함한다. 그리고, 이하의 설명에서 NAND 게이트(NAND1-NANDn) 및 버퍼(B1-Bn)는 선택 주사선(S1-Sn)의 개수에 대응되는 n개라고 가정한다.
시프트 레지스터(210)는 제1 클락신호(VCLK)와 제2 클락신호(VCLKb) 그리고 시작 신호(VSP)를 수신하여 출력 신호(SR1-SRn+1)를 소정 클록만큼 시프트하면서 순차적으로 출력한다.
도 6에 시프트 레지스터(210)의 개략적인 회로도가 도시되어 있으며, 도 7a 및 도 7b는 시프트 레지스터(210)에 사용되는 플립플롭 중 홀수 번째 및 짝수 번째 플립플롭을 도시한 것이다. 도 7a 및 도 7b에서 제2 클락 신호(VCLKb)는 제1 클락 신호(VCLK)의 반전 신호이다.
도 6에 도시된 바와 같이, 시프트 레지스터(210)는 (n+1) 개의 플립플롭(FF1-FFn+1)을 포함하며, 각 플립플롭(FF1-FFn+1)의 출력 신호가 시프트 레지스터(210)의 출력 신호(SR1-SRn+1)가 된다. 첫 번째 플립플롭(FF1)의 입력 신 호는 동작 제어부(400)로부터 인가되는 시작 신호(VSP)이고, (i) 번째 플립플롭(FFi)의 출력 신호가 (i+1) 번째 플립플롭(FFi+1)의 입력 신호가 된다.
시프트 레지스터(210)의 플립플롭(FFi)은 제1 클락 신호(VCLK)가 하이 레벨인 경우에 신호를 입력받아 제1 클락 신호(VCLK)가 다시 하이 레벨이 될 때까지 입력 신호를 유지한다. 또한, 세로 방향으로 홀수 번째 위치하는 플립플롭과 짝수 번째 위치하는 플립플롭은 동일한 구조를 가지지만 클락 신호(VCLK, VCLKb)가 반대로 사용된다.
이러한 클락 신호(VCLK, VCLKb)에 따라 동작하는 시프트 레지스터(210)의 동작을 홀수 번째 플립플롭(FFi)과 홀수 번째 플립플롭(FFi) 다음에 연결된 짝수 번째 플립플롭(FFi+1)을 중심으로 설명한다.
도 7a를 보면, 홀수 번째 플립플롭(FFi)에서 입력단에 위치하는 3상 인버터(311a)는 제1 클락 신호(VCLK)의 하이 레벨에 응답하여 입력 신호(in[i])를 반전하여 출력하고, 인버터(311b)는 3상 인버터(311a)의 출력 신호를 반전하여 출력한다. 그리고 제1 클락 신호(VCLK)가 로우 레벨로 되면 3상 인버터(311c)가 인버터(311b)의 출력 신호를 반전하여 출력하고, 이 반전된 신호는 다시 인버터(311b)에 의해 반전되어 출력된다. 따라서 홀수 번째 플립플롭(FFi)은 클록(VCLK)이 하이 레벨일 때의 입력 신호를 한 클록(VCLK) 동안 래치하여 출력 신호(SRi)로 출력한다.
도 7b를 보면, 짝수 번째 플립플롭(FFi+1)에서 입력단에 위치하는 3상 인버터(312a)는 제1 클록 신호(VCLK)의 로우 레벨일 때 즉, 제2 클락 신호(VCLKb)의 하 이 레벨에 응답하여 입력 신호(in[i+1])를 반전하여 출력하고, 인버터(312b)는 3상 인버터(312a)의 출력 신호를 반전하여 출력한다. 그리고, 제2 클락 신호(VCLKb)가 로우 레벨로 되면 3상 인버터(312c)가 인버터(312b)의 출력 신호를 반전하여 출력하고, 이 반전된 신호는 다시 인버터(312b)에 의하여 반전되어 출력된다. 따라서, 짝수 번째 플립플롭(FFi+1)은 제1 클락 신호(VCLK)가 로우 레벨일 때(제2 클락 신호(VCLKb)가 하이 레벨일 때)의 입력 신호(in[i+1])를 한 클록동안 래치하여 출력 신호(SRi+1)로 출력한다.
이를 정리하면, 도 7a의 홀수 번째 플립플롭(FFi)은 제1 클락 신호(VCLK)가 하이 레벨일 때의 입력 신호(in[i])를 래치하여 한 클락(VCLK) 동안 출력하고, 도 7b의 짝수 번째 플립플롭(FFi+1)은 제2 클락 신호(VCLKb)가 하이 레벨일 때의 입력 신호(in[i+1])를 래치하여 한 클락(VCLK) 동안 출력한다.
또한, 홀수 번째 플립플롭(FFi)의 출력 신호(SRi)가 짝수 번째 플립플롭(FFi+1)의 입력 신호(in[i+1])가 되므로, 짝수 번째 플립플롭(FFi+1)의 출력 신호(SRi+1)는 홀수 번째 플립플롭(FFi)의 출력 신호(SRi)를 소정 클락(예를 들어, 1/2클락)만큼 지연시킨 신호가 된다.
이와 같이 동작하는 시프트 레지스터(210)로 입력되는 제1 및 제2 클락 신호(VCLK, VCLKb)의 상승 시간(Tr)은 하강 시간(Tf)보다 느리다. 도 8에 본 발명의 실시 예에 따른 제1 및 제2 클락 신호(VCLK, VCLKb)의 신호 파형이 도시되어 있다.
클락신호(VCLK, VCLKb)의 상승 시간(Tr)이 하강 시간(Tf)보다 느리게 되면, 도 8에서와 같이, 상기 제1 클락 신호(VCLK)와 제2 클락 신호(VCLKb)의 크로스 포인트가 소정값 이하가 된다. 여기서 소정값은 클락신호(VCLK, VCLKb)의 상승 시간(Tr)과 하강 시간(Tf)이 동일한 경우, 제1 클락 신호(VCLK)와 제2 클락 신호(VCLKb)가 크로스되는 포인트에 해당하는 클락 신호의 전압이 될 수 있다. 그리고, 제1 클락 신호(VCLK)와 제2 클락 신호(VCLKb)의 크로스 포인트되는 전압은 유기 EL 소자(OLED)의 캐소드에 연결되는 전압(VSS)에 가까울수록 좋을 수 있다.
본 발명의 실시 예에서는 동작 제어부(400)가 위에 기술된 바와 같이 상승 시간(Tr)이 하강 시간(Tf)보다 느리도록 클락 신호(VCLK, VCLKb)를 생성하여 주사 구동부(200)로 제공한다. 이를 위하여, 동작 제어부(400)는 도 9에 도시된 바와 같은 구조로 이루어질 수 있다.
도 9에 도시되어 있듯이, 동작 제어부(400)는 제1 및 제2 클락 신호(VCLK, VCLKb)를 생성하는 클락 신호 생성부(410), 상기 제1 및 제2 클락 신호(VCLK, VCLKb)의 상승 시간 및 하강 시간을 조절하여 출력하는 신호 보정부(420)를 포함한다. 여기서 신호 보정부(420)는 제1 클락 신호(VCLK)를 보정하여 출력하는 제1 버퍼(421) 및 제2 클락 신호(VCLKb)를 보정하여 출력하는 제2 버퍼(422)를 포함한다.
제1 및 제2 버퍼(421,422)는 입력되는 신호를 버퍼링하여 출력하는 적어도 2개 이상의 인버터(I1,I2)로 이루어진다. 제1 및 제2 클락 신호(VCLK, VCLKb)는 적어도 2개 이상의 인버터(I1, I2)를 통해 각각의 상승 시간 또는 하강 시간이 조절되어 출력된다. 이를 위하여, 제2 인버터(I1b, I2b)의 n 채널 트랜지스터의 크기가 제1 인버터(I1a, I2a)의 p 채널 트랜지스터보다 크거나, 상기 n 채널 트랜지스터의 전자 이동도(mobility)가 상기 p 채널 트랜지스터보다 높은 것이 좋다. 이에 따라, 제1 및 제2 버퍼(421,422)로 입력되는 제1 및 제2 클락 신호(VCLK. VCLKb)의 상승 시간은 길어지게 되고 하강 시간이 빨라지게 된다. 여기서, 제1 및 제2 클락신호의 상승시간 또는 하강시간은 버퍼를 구성하는 상기 인버터의 수에 따라 결정될 수 있다.
상승 시간(Tr)이 하강 시간(Tf)보다 느리도록 되어 있는 제1 및 제2 클락 신호(VCLK, VCLKb)에 따라 제1 클락 신호(VLCK)와 제2 클락 신호(VCLKb)의 크로스 포인트(P)가 소정값 이상으로 낮아지게 된다.
따라서, 주사 구동부(200)의 시프트 레지스터(210)에서, 제1 클락 신호(VCLK)가 로우 레벨로 떨어진 다음에 제2 클락 신호(VCLKb)가 하이 레벨인 것으로 인식됨으로써, 도 8에 도시되어 있듯이, 각 플립플롭의 출력 신호(SR1-SR4)가 소정 클락 만큼 지연되어 순차적으로 출력되면서 일정한 전압폭을 유지하게 된다.
위에 기술된 바와 같이 동작하여 시프트 레지스터(210)가 출력 신호(SR1-SRn+1)를 출력하면, NAND 게이트(NAND1-NANDn)는 시프트 레지스터(210)의 출력 신호(SR1-SRn+1)들을 NAND 연산하여 출력한다. 즉, 시프트 레지스터(210)의 홀수 번째 플립플롭(FFi)의 출력 신호(SRi)와 짝수 번째 플립플롭(FFi+1)의 출력 신호(SRi+1)를 NAND 연산하여 출력하며, 버퍼(B1-Bn)는 NAND 게이트(NAND1-NANDn)로부터 출력되는 신호를 버퍼링한 후 선택 신호(scan[1]∼scan[n])로서 출력한다. 여기서 i는 1에서 n 사이의 정수를 나타낸다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.
이러한 본 발명에 의하면, 다수의 주사선으로 공급되는 선택 신호의 전압폭이 일정하게 유지됨으로써, 발광 표시 장치에서 순차적인 주사 구동이 정상적으로 수행되어 원하는 화상을 정확하게 표시할 수 있다. 그에 따라 화질을 보다 향상시킬 수 있다.

Claims (9)

  1. 매트릭스 모양으로 형성된 복수의 화소 회로;
    상기 화소 회로를 선택하기 위한 선택 신호를 전달하는 복수의 주사선;
    인가되는 클락 신호에 따라 소정 레벨의 펄스를 가지는 입력 신호를 소정 기간만큼 순차적으로 지연시켜 상기 선택 신호로 출력하는 주사 구동부
    를 포함하며,
    상기 클락 신호의 상승 시간이 하강 시간보다 느린 발광 표시 장치.
  2. 제1항에 있어서,
    상기 주사 구동부는
    제1 클락 신호 및 제2 클락 신호에 따라 상기 입력 신호를 상기 소정 기간만큼 순차적으로 지연시켜 복수의 제1 신호를 생성하는 시프트 레지스터를 포함하며, 상기 제1 및 제2 클락 신호의 상승 시간이 하강 시간보다 느린 발광 표시 장치.
  3. 제2항에 있어서,
    상기 시프트 레지스터는 상기 입력 신호를 상기 소정 기간만큼 지연시켜 상기 제1 신호로 출력하는 복수의 플립플롭을 포함하며,
    상기 플립플롭은 상기 제1 클락 신호에 동기하여 상기 입력 신호를 반전하여 출력하는 제1 인버터, 상기 제1 인버터의 출력 신호를 반전하여 상기 제1 신호로 출력하는 제2 인버터, 및 상기 제2 인버터의 양단에 접속되어 상기 제1 신호를 상기 제2 클락 신호에 동기하여 반전시켜 출력하는 제3 인버터를 포함하는 발광 표시 장치.
  4. 제2항에 있어서,
    상기 제1 클록 신호와 상기 제2 클록 신호는 서로 반전된 신호인 발광 표시 장치.
  5. 제2항에 있어서,
    상기 제1 및 제2 클락 신호를 생성하는 동작 제어부를 더 포함하고,
    상기 동작 제어부는
    서로 반전된 신호인 상기 제1 및 제2 클락 신호를 각각 생성하는 클락 신호 생성부; 및
    상기 제1 및 제2 클락 신호의 상승 시간이 하강 시간보다 느리도록 보정하여 출력하는 신호 보정부
    를 포함하는 발광 표시 장치.
  6. 제5항에 있어서,
    상기 신호 보정부는
    적어도 2개 이상의 인버터로 이루어지는 버퍼를 포함하는 발광 표시 장치.
  7. 제2항에 있어서,
    상기 주사 구동부는
    상기 시프트 레지스터의 복수의 플립플롭 중 홀수 번째 플립플롭과 짝수 번째 플립플롭에서 출력되는 제1 신호를 논리연산하여 상기 선택 신호로 출력하는 다수의 논리 연산 게이트를 더 포함하는 발광 표시 장치.
  8. 선택 신호를 전달하는 복수의 주사선을 포함하는 발광 표시 장치를 구동하는 방법에 있어서,
    인가되는 클락 신호에 따라 소정 레벨의 펄스를 가지는 제1 신호를 소정 기간만큼 순차적으로 지연시켜 복수의 제2 신호를 생성하는 단계; 및
    상기 복수의 제2 신호 중 홀수번째 제2 신호와 짝수번째 제2 신호가 제1 레벨인 구간에서 제2 레벨의 펄스를 가지는 상기 선택 신호를 출력하는 단계
    를 포함하고,
    상기 클락 신호의 상승 시간이 하강 시간보다 느린 발광 표시 장치의 구동 방법.
  9. 제8항에 있어서,
    상기 클락 신호는 제1 클락 신호 및 제2 클락 신호를 포함하고, 상기 제1 및 제2 클락 신호는 서로 반전된 신호인 발광 표시 장치의 구동 방법.
KR1020040037291A 2004-05-25 2004-05-25 발광 표시 장치 및 그 구동 방법 KR100589350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040037291A KR100589350B1 (ko) 2004-05-25 2004-05-25 발광 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037291A KR100589350B1 (ko) 2004-05-25 2004-05-25 발광 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050113705A KR20050113705A (ko) 2005-12-05
KR100589350B1 true KR100589350B1 (ko) 2006-06-14

Family

ID=37288185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037291A KR100589350B1 (ko) 2004-05-25 2004-05-25 발광 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100589350B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182236B1 (ko) 2010-05-17 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제어 신호 생성 회로
KR102522536B1 (ko) * 2018-07-12 2023-04-17 엘지디스플레이 주식회사 게이트클럭 생성부 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
KR20050113705A (ko) 2005-12-05

Similar Documents

Publication Publication Date Title
US7256775B2 (en) Light emitting display
KR101042956B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시장치
US7714817B2 (en) Organic light emitting diode display
KR100515351B1 (ko) 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
JP4585376B2 (ja) 発光表示装置
KR101117731B1 (ko) 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
US7164401B2 (en) Light emitting display, display panel, and driving method thereof
US7746298B2 (en) Organic light emitting display and driving method thereof
JP5089876B2 (ja) 発光表示装置
US20060076550A1 (en) Light emitting display and light emitting display panel
KR101212139B1 (ko) 발광표시장치
US7825881B2 (en) Organic light emitting display device
KR20070111634A (ko) 유기전계발광표시장치의 화소 회로
JP2005346025A (ja) 発光表示装置，表示パネル，及び発光表示装置の駆動方法
KR20060135434A (ko) 유기발광다이오드 표시장치
KR20080020352A (ko) 발광제어구동부 및 그를 이용한 유기전계발광표시장치
KR20050070342A (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
US20050259490A1 (en) Switching control circuit for data driver of display device and method thereof
KR100578846B1 (ko) 발광 표시 장치
KR100589350B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100578839B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100568595B1 (ko) 일렉트로-루미네센스 표시장치
CN116863874B (zh) 扫描驱动电路、扫描驱动方法及显示装置
KR100648674B1 (ko) 발광 표시 장치 및 그 구동 방법
KR20090112199A (ko) 유기발광다이오드 표시장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee