KR100588372B1 - Method for forming semiconductor device - Google Patents
Method for forming semiconductor device Download PDFInfo
- Publication number
- KR100588372B1 KR100588372B1 KR1020040116976A KR20040116976A KR100588372B1 KR 100588372 B1 KR100588372 B1 KR 100588372B1 KR 1020040116976 A KR1020040116976 A KR 1020040116976A KR 20040116976 A KR20040116976 A KR 20040116976A KR 100588372 B1 KR100588372 B1 KR 100588372B1
- Authority
- KR
- South Korea
- Prior art keywords
- tantalum
- forming
- semiconductor device
- mim capacitor
- present
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 37
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 37
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229920000642 polymer Polymers 0.000 claims abstract description 22
- 238000004140 cleaning Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 14
- 239000006227 byproduct Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 239000012212 insulator Substances 0.000 abstract description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 본 발명은 탄탈륨(Ta) 전극층을 포함하는 MIM(Metal Insulator Metal) 캐패시터를 형성하는데 있어서, 탄탈륨 폴리머가 발생하여 캐패시터의 특성을 저하시키는 문제를 해결하기 위하여, 희석한 불산(Hydrofluoric acid: HF) 용액으로 세정 공정을 수행함으로써 탄탈륨 폴리머를 제거하는 반도체 소자의 형성 방법에 관한 것이다.The present invention relates to a method of forming a semiconductor device, the present invention in forming a metal insulator metal (MIM) capacitor comprising a tantalum (Ta) electrode layer, to solve the problem of the generation of tantalum polymer to deteriorate the characteristics of the capacitor To this end, the present invention relates to a method for forming a semiconductor device for removing tantalum polymer by performing a cleaning process with a diluted solution of hydrofluoric acid (HF).
Description
도 1은 종래 기술에 따른 MIM 캐패시터에 탄탈륨 폴리머가 발생한 것을 나타낸 단면 사진.1 is a cross-sectional view showing that the tantalum polymer is generated in the MIM capacitor according to the prior art.
도 2a는 2d는 본 발명에 따른 MIM 캐패시터의 형성 방법을 도시한 단면도들.2A is a cross-sectional view illustrating a method of forming a MIM capacitor according to the present invention.
도 3은 본 발명에 따른 MIM 캐패시터의 단면 사진.3 is a cross-sectional photograph of a MIM capacitor according to the present invention.
도 4는 본 발명에 따라 형성한 MIM 캐패시터와 일반적인 세정공정으로 MIM 캐패시터를 형성한 후의 누설 전류를 측정한 결과 그래프.Figure 4 is a graph of the results of measuring the leakage current after the MIM capacitor formed according to the present invention and the MIM capacitor is formed by a general cleaning process.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 본 발명은 탄탈륨 전극층을 포함하는 MIM 캐패시터를 형성하는데 있어서, 탄탈륨 폴리머가 발생하여 캐패시터의 특성을 저하시키는 문제를 해결하기 위하여, 희석한 불산 용액으로 세정 공정을 수행함으로써 탄탈륨 폴리머를 제거하는 반도체 소자의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device. The present invention relates to a method of forming a MIM capacitor including a tantalum electrode layer, in which a tantalum polymer is generated to solve the problem of lowering the characteristics of the capacitor. A method of forming a semiconductor device for removing tantalum polymer by performing a process.
반도체 소자 중 고집적 반도체 소자에 사용되는 캐패시터의 구조로는 폴리실리콘 대 폴리실리콘(Polysilicon to Polysilicon), 폴리실리콘 대 실리콘 (Polysilicon to Silicon), 금속층 대 실리콘(Metal to Silicon), 금속층 대 폴리실리콘(Metal to Polysilicon) 및 금속층 대 금속층(Metal to Metal)의 다양한 캐패시터 구조들이 사용되어 왔다. 이들 캐패시터 구조들 중 금속층 대 금속층(Metal to Metal) 또는 금속층/유전막/금속층(Metal Insulator Metal : 이하 MIM) 구조는 직렬 저항(Series Resistance)이 낮아 높은 저장 용량을 갖는 캐패시터를 만들 수 있으며, 열적 안정성 및 VCC가 낮은 장점으로 인하여 현재 캐패시터의 구조로 널리 이용되고 있다.Among the semiconductor devices, capacitors used in highly integrated semiconductor devices include polysilicon to polysilicon, polysilicon to silicon, metal to silicon, and metal to polysilicon. Various capacitor structures of to Polysilicon and metal to metal have been used. Among these capacitor structures, metal to metal or metal to dielectric / metal insulator metal (MIM) structures have a low series resistance, which makes a capacitor having high storage capacity and thermal stability. And because of the low VCC advantage is widely used as the structure of the current capacitor.
상기 MIM 캐패시터는 일반적으로 금속 배선 사이에 위치하게 되는데, 금속 배선을 포함하는 반도체 기판 상부에 하부 전극층, 유전층 및 상부 전극층을 순차적으로 증착한다. 이때, MIM 캐패시터의 전극층을 탄탈륨으로 사용한다.The MIM capacitor is generally located between metal wires, and sequentially deposits a lower electrode layer, a dielectric layer, and an upper electrode layer on a semiconductor substrate including the metal wires. At this time, the electrode layer of the MIM capacitor is used as tantalum.
다음에는, 상부 전극층 상부에 MIM 캐패시터를 정의하는 감광막 패턴을 형성하고, 감광막 패턴을 식각 마스크로 상부 전극층, 유전층 및 하부 전극층을 식각하여 MIM 캐패시터를 완성한다. 이때, 탄탈륨을 식각하는 공정은 플라즈마 건식 식각법이 사용되고 있다. 그러나, 탄탈륨 플라즈마 건식 식각 공정에서 발생되는 탄탈륨계 부산물은 감광막과 반응하여 탄탈륨 폴리머로 잔류하게 된다. 이러한 탄탈륨 폴리머는 후속의 감광막 제거 공정 및 후 세정 공정에서 같이 제거되지 않는다. Next, a photoresist pattern defining the MIM capacitor is formed on the upper electrode layer, and the upper electrode layer, the dielectric layer, and the lower electrode layer are etched using the photoresist pattern as an etch mask to complete the MIM capacitor. In this case, a plasma dry etching method is used as a process for etching tantalum. However, tantalum-based by-products generated in the tantalum plasma dry etching process react with the photoresist to remain as tantalum polymer. These tantalum polymers are not removed together in subsequent photoresist removal and post-cleaning processes.
상기 문제를 해결하기 위하여, 탄탈륨은 알칼리에 녹는 특성이 있으므로 알칼리계 세정용액을 사용하여 탄탈륨을 제거하는 방법을 사용 할 수 있으나 탄탈륨 제거를 위한 반응시간이 너무 길어 전체적인 반도체 소자의 형성 공정에 적용하기 어려운 문제가 있다. 또 다른 해결 방법으로 F(Fluorine) 가스를 사용하여 수초 동 안 건식 식각을 수행하여 탄탈륨 폴리머를 제거하는 공정을 사용할 수 있으나, 건식 식각 과정에서 MIM 캐패시터 패턴을 변형시키는 문제가 발생 한다.In order to solve the above problem, tantalum has a characteristic of being soluble in alkali, so it is possible to use a method of removing tantalum using an alkaline cleaning solution, but the reaction time for removing tantalum is too long to apply to the overall semiconductor device formation process. There is a difficult problem. As another solution, a process of removing tantalum polymer by performing dry etching for several seconds using F (Fluorine) gas may be used, but a problem of modifying a MIM capacitor pattern occurs during dry etching.
이렇게 제거하지 못하고 잔류하게 되는 탄탈륨 폴리머는 MIM 캐패시터의 누설 전류(Leakage Current)를 유발시켜 MIM 캐패시터의 특성을 저하시키는 문제가 된다.The remaining tantalum polymer that cannot be removed causes a leakage current of the MIM capacitor, thereby degrading the characteristics of the MIM capacitor.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 희석한 불산 용액으로 세정 공정을 수행함으로써 탄탈륨 폴리머를 제거하는 방법을 사용한다. 불산을 수백 배의 용액에 희석 시켜 MIM 전극에 사용되는 탄탈륨이나 유전물질에는 거의 영향을 주지 않고 탄탈륨 폴리머만 제거할 수 있다. 따라서, 반도체 소자의 특성을 향상시킬 수 있는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.The present invention is to solve the above problems, the present invention uses a method of removing tantalum polymer by performing a cleaning process with a dilute hydrofluoric acid solution. By diluting the hydrofluoric acid in a solution several hundred times, only tantalum polymers can be removed with little effect on tantalum or dielectric materials used in MIM electrodes. It is therefore an object of the present invention to provide a method for forming a semiconductor device capable of improving the characteristics of the semiconductor device.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자의 형성 방법은, 탄탈륨 전극층 및 유전층을 형성한 후 건식 식각하여 MIM 캐패시터를 형성하는 단계 및The present invention is to achieve the above object, the method of forming a semiconductor device according to the present invention comprises the steps of forming a MIM capacitor by dry etching after forming the tantalum electrode layer and the dielectric layer and
상기 건식 식각 공정에서 부산물로 잔류하는 탄탈륨 폴리머를 희석한 불산 용액으로 세정하여 제거하는 단계를 포함하는 것을 특징으로 한다.And removing and removing the tantalum polymer remaining as a by-product in the dry etching process with a dilute hydrofluoric acid solution.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 2a는 2d는 본 발명에 따른 MIM 캐패시터의 형성 방법을 도시한 단면도들이다.2A is a cross-sectional view illustrating a method of forming a MIM capacitor according to the present invention.
도 2a를 참조하면, 금속 배선(100)을 포함하는 반도체 기판(미도시) 상부에 하부 전극층(110), 유전층(120) 및 상부 전극층(130)을 순차적으로 증착한다. 이때, MIM 캐패시터의 하부 전극층 및 상부 전극층은 고주파 신호에서 전하량이 감소하는 특성을 극복하기 위하여 유사한 일함수(Work Function)을 갖는 물질을 사용한다. 따라서, 상부 및 하부 전극층(110, 130) 물질로 탄탈륨을 사용하는 것이 바람직하다.Referring to FIG. 2A, the
다음에는, 상부 전극층(130) 상부에 MIM 캐패시터를 정의하는 감광막 패턴(140)을 형성하고, 감광막 패턴(140)을 식각 마스크로 상부 전극층(110), 유전층(120) 및 하부 전극층(130)을 건식 식각하여 MIM 캐패시터를 완성한다. 이때, 탄탈륨 플라즈마 건식 식각 공정에서 발생되는 탄탈륨 폴리머(150)가 감광막 패턴(140) 주변에 잔류하게 된다.Next, the
이러한, 탄탈륨 폴리머(150)를 희석한 불산 용액으로 세정하여 제거한다. 이때, 희석한 불산 용액은 불산 대 물의 비율이 (10 ~ 800) : 1 이며, 세정 공정은 5 ~ 60초간 수행하는 것이 바람직하다.The
도 2b는 본 발명에 따른 제 1 실시예로, 상기 건식 식각 공정과 세정 공정을 시간 간격 없이 진행한 것이다. 즉, 감광막 패턴(140)을 이용한 식각 공정으로 MIM 캐패시터를 형성한 후, MIM 캐패시터를 형성하는 건식 식각 공정에서 부산물로 발생되는 탄탈륨 폴리머(150)를 희석된 불산 용액을 사용한 세정 공정으로 제거한다.2B is a first embodiment according to the present invention, in which the dry etching process and the cleaning process are performed without time intervals. That is, after the MIM capacitor is formed by the etching process using the
그 다음에, 감광막 패턴(140)을 제거하여 MIM 캐패시터를 완성한다.Next, the
도 2c는 본 발명에 따른 제 2 실시예로, 상기 건식 식각 공정을 수행한 후 세정 공정을 수행하기 전에 감광막 패턴(140)을 먼저 제거한다. 그 다음에, 감광막 패턴(140)의 제거 공정에서 완전히 제거되지 않은 탄탈륨 폴리머(150)를 희석된 불산 용액을 사용하여 세정 공정으로 제거한다. 희석된 불산 용액은 감광막 패턴(140), 상부 전극층(130), 유전층(120) 및 하부 전극층(110)에 영향을 주지 않고 탄탈륨 폴리머(150)만 제거한다.FIG. 2C is a second embodiment according to the present invention. After performing the dry etching process and before performing the cleaning process, the
도 2d는 감광막 패턴(140) 및 탄탈륨 폴리머(150)를 제거하여 MIM 캐패시터를 완성한 것을 도시한 단면도 이다.2D is a cross-sectional view illustrating the completion of the MIM capacitor by removing the
도 3은 본 발명에 따른 MIM 캐패시터의 단면 사진이다.3 is a cross-sectional photograph of a MIM capacitor according to the present invention.
도 3을 참조하면, 상기 도 1의 종래 기술에 따른 단면 사진과 비교하여 탄탈륨 폴리머(150)가 나타나지 않은 것을 볼 수 있다.Referring to FIG. 3, it can be seen that the
도 4는 본 발명에 따라 형성한 MIM 캐패시터와 일반적인 세정공정으로 MIM 캐패시터를 형성한 후의 누설 전류를 측정한 결과 그래프이다.4 is a graph illustrating a result of measuring leakage current after the MIM capacitor formed according to the present invention and the MIM capacitor are formed by a general cleaning process.
희석된 불산 용액으로 20초간 세정공정을 수행한 수 MIM 캐패시터의 누설 전류를 측정한 것으로 일반적인 세정 공정을 거친 MIM 캐패시터와 비교하여도 누설 전류의 차이가 거의 없거나 다소 낮게 나타나는 것으로 보아 희석된 불산 용액이 세정 용액으로 충분히 적용 가능함을 알 수 있다. The leakage current of several MIM capacitors, which had been cleaned for 20 seconds with a diluted hydrofluoric acid solution, was found to be little or slightly lower than the MIM capacitors that have been subjected to a general cleaning process. It can be seen that it is sufficiently applicable to the cleaning solution.
이상에서 설명한 바와 같이, 본 발명은 희석한 불산 용액으로 세정 공정을 수행함으로써 탄탈륨 폴리머를 제거하는 방법을 사용함으로써, 탄탈륨(Ta) 전극층을 포함하는 MIM 캐패시터를 형성하는데 있어서, 탄탈륨 폴리머가 발생하여 캐패시터의 특성을 저하시키는 문제를 해결할 수 있다. 따라서, 반도체 소자의 전기적 특성을 향상시킬 수 있는 효과를 제공한다.As described above, the present invention forms a MIM capacitor including a tantalum (Ta) electrode layer by using a method of removing a tantalum polymer by performing a cleaning process with a dilute hydrofluoric acid solution, whereby a tantalum polymer is generated to generate a capacitor. The problem of lowering the characteristics of the solution can be solved. Therefore, it provides an effect that can improve the electrical characteristics of the semiconductor device.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116976A KR100588372B1 (en) | 2004-12-30 | 2004-12-30 | Method for forming semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116976A KR100588372B1 (en) | 2004-12-30 | 2004-12-30 | Method for forming semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100588372B1 true KR100588372B1 (en) | 2006-06-12 |
Family
ID=37182585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040116976A KR100588372B1 (en) | 2004-12-30 | 2004-12-30 | Method for forming semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100588372B1 (en) |
-
2004
- 2004-12-30 KR KR1020040116976A patent/KR100588372B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7807574B2 (en) | Etching method using hard mask in semiconductor device | |
| KR20080013174A (en) | Method for isolation of storagenode in capacitor | |
| JP2994374B2 (en) | Method of forming color oxide in trench | |
| CN105870050A (en) | Forming method of semiconductor device | |
| JP2004517470A (en) | Method for removing etching residue generated in via formation step | |
| KR100955834B1 (en) | Method for fabricating mim structure capacitor | |
| KR100588372B1 (en) | Method for forming semiconductor device | |
| JPH11265918A (en) | Measuring method of electron shading damage | |
| US7132368B2 (en) | Method for repairing plasma damage after spacer formation for integrated circuit devices | |
| JP2003298049A (en) | Manufacturing method for semiconductor device | |
| US20040115946A1 (en) | Use of a sulfuric acid clean to remove titanium fluoride nodules | |
| JP4181293B2 (en) | Manufacturing method of electronic device | |
| CN115863167A (en) | Method for removing strip-shaped polymer in thick aluminum etching | |
| KR100513363B1 (en) | Method for manufacturing charge storage electrode of semiconductor device | |
| KR100244790B1 (en) | Method of fabricating semiconductor device | |
| TW405214B (en) | The cleaning method of contact or dielectrics via | |
| CN114078775A (en) | Bit line structure manufacturing method, semiconductor structure manufacturing method and semiconductor structure | |
| US6451707B2 (en) | Method of removing reaction product due to plasma ashing of a resist pattern | |
| JPH0426123A (en) | Cleaning and drying method for semiconductor wafer | |
| JP3392921B2 (en) | Surface treatment method for silicon substrate after dry etching process | |
| KR20070060370A (en) | A mim capacitor having stepped bottom electrode and manufacturing method of the same | |
| KR101073129B1 (en) | Method for isolation of storagenode in capacitor | |
| KR100489519B1 (en) | Method for manufacturing control gate etch in semiconductor device | |
| KR101096254B1 (en) | Method of fabricating cylinder-typed storage node in semiconductor device | |
| KR101050953B1 (en) | Titanium or tantalum polymer removal method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |