KR100585523B1 - Method of Fabricating Emitter in Field Emission Display - Google Patents

Method of Fabricating Emitter in Field Emission Display Download PDF

Info

Publication number
KR100585523B1
KR100585523B1 KR1019990056364A KR19990056364A KR100585523B1 KR 100585523 B1 KR100585523 B1 KR 100585523B1 KR 1019990056364 A KR1019990056364 A KR 1019990056364A KR 19990056364 A KR19990056364 A KR 19990056364A KR 100585523 B1 KR100585523 B1 KR 100585523B1
Authority
KR
South Korea
Prior art keywords
emitter
metal layer
field emission
etching
layer
Prior art date
Application number
KR1019990056364A
Other languages
Korean (ko)
Other versions
KR20010055225A (en
Inventor
백동기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990056364A priority Critical patent/KR100585523B1/en
Publication of KR20010055225A publication Critical patent/KR20010055225A/en
Application granted granted Critical
Publication of KR100585523B1 publication Critical patent/KR100585523B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/041—Field emission cathodes characterised by the emitter shape
    • H01J2329/0413—Microengineered point emitters

Abstract

본 발명은 대면적에 적합하도록 한 에미터의 제조방법에 관한 것이다.The present invention relates to a method for producing an emitter adapted to a large area.

본 발명에 따른 전계방출소자의 에미터 제조방법은 에미터를 지지하기 위한 에미터지지물을 유리기판 상에 에칭특성이 다른 적어도 둘 이상의 금속층으로 적층하는 단계를 포함한다. An emitter manufacturing method of a field emission device according to the present invention includes the step of laminating an emitter support for supporting an emitter on at least two metal layers having different etching characteristics on a glass substrate.

이에 따라, 본 발명은 에미터 구조물 상의 에칭면이 균일하게 되고 에칭결함이 최소화되므로 대면적의 전계방출 디스플레이 장치를 구현하기에 적합하게 된다. Accordingly, the present invention is suitable for implementing a large area field emission display device because the etching surface on the emitter structure is uniform and the etching defect is minimized.

Description

전계방출소자의 에미터의 제조방법{Method of Fabricating Emitter in Field Emission Display} Method of manufacturing emitter of field emission device {Method of Fabricating Emitter in Field Emission Display}             

도 1a 내지 도 1e는 종래의 볼카노형 에미터 제조공정을 단계적으로 나타내는 단면도. 1A to 1E are cross-sectional views showing a conventional volcano emitter manufacturing process step by step.

도 2a 및 도 2b는 도 1e에 도시된 돌출부의 에칭면을 상세히 나타내는 단면도. 2A and 2B are cross-sectional views showing in detail the etching surface of the protrusion shown in Fig. 1E.

도 3a 내지 도 3h는 본 발명의 실시예에 따른 전계방출 디스플레이의 에미터 제조방법을 단계적으로 나타내는 단면도. 3A to 3H are cross-sectional views illustrating a method of manufacturing an emitter of a field emission display according to an embodiment of the present invention.

도 4는 도 3h에 도시된 게이트전극의 전계분포를 나타내는 단면도. 4 is a cross-sectional view showing an electric field distribution of the gate electrode shown in FIG. 3H.

<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

10 : 실리콘 기판 10a : 돌출부10: silicon substrate 10a: protrusion

11,23 : 마스크층 11a,23a : 마스크패턴11,23: mask layer 11a, 23a: mask pattern

12 : 포토레지스트패턴 13,24 : 에미터층12 photoresist pattern 13,24 emitter layer

20 : 유리기판 21 : 제1 금속층20: glass substrate 21: first metal layer

21a : 제1 금속층패턴 22 : 제2 금속층21a: first metal layer pattern 22: second metal layer

22a : 제2 금속층패턴 25a,25b : 절연층22a: second metal layer pattern 25a, 25b: insulating layer

26a,26b : 게이트금속층26a, 26b: gate metal layer

본 발명은 전계방출소자의 에미터 제조방법에 관한 것으로, 특히 볼카노 형상을 가지는 에미터를 가지는 전계방출소자에 있어서 대면적에 적합하도록 한 에미터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an emitter of a field emission device, and more particularly to a method of manufacturing an emitter adapted to a large area in a field emission device having an emitter having a volcano shape.

최근들어, 맨-머신 인터페이스(Man-Machine Intertace)의 주요한 역할을 담당하는 디스플레이 장치로써, 기존의 음극선관(CRT)의 부피 문제를 해결할 수 있을 뿐만 아니라 액정디스플레이(LCD) 장치의 시야각이나 휘도에 따르는 문제점을 해결할 수 있는 특징을 지닌 전계방출 디스플레이(Field Emission Display; FED) 소자에 대한 연구가 활발히 진행되고 있다. Recently, as a display device that plays a major role in the Man-Machine Intertace, it not only solves the volume problem of the conventional cathode ray tube (CRT) but also affects the viewing angle and luminance of the liquid crystal display (LCD) device. Research into field emission display (FED) devices having characteristics that can solve the following problems is being actively conducted.

전계방출 디스플레이는 음극선관(CRT)과 같이 전자선 여기 형광체 발광을 이용하는 것으로 첨예한 음극(즉, 에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의하여 전자를 방출하는 냉음극을 이용하고 있다. 그리고, 방출된 전자를 양극 및 음극간의 전압으로 가속시켜 양극에 형성한 형광체막에 충돌 및 여기시켜 발광시킨다. A field emission display uses electron beam-excited phosphor emission like a cathode ray tube (CRT) to concentrate a high electric field on a sharp cathode (i.e. an emitter) and emit a cold cathode that emits electrons by a quantum mechanical tunnel effect. I use it. Then, the emitted electrons are accelerated by the voltage between the anode and the cathode to collide and excite the phosphor film formed on the anode to emit light.

현재, FED에 이용되는 에미터로써 몰리브덴(Mo), 탄탈륨(Ta), 텅스텐(W), 다 이아몬드박막, 실리콘 등의 재질을 이용하는 원추형의 에미터와 볼카노(Volcano)형(이하, 볼카노형이라 한다) 에미터, 선형 에미터, 그리고 평면형 에미터가 주로 개발되고 있다. 이러한 에미터들 중 원추형의 스핀트 타입(Spint type) 에미터에 대한 연구가 가장 활발히 진행되고 있다. 이는 스핀트 타입 에미터는 안정성과 효율성 면에서 우수하고 공정이 간단함은 물론 구조상 전자방출 조건이 우수하기 때문이다. 그러나 스핀트 타입의 에미터는 대면적의 디스플레이에는 균일성이 떨어지는 등 많은 문제점을 가지므로 소형 사이즈의 디스플레이에만 제한적으로 사용되고 있다. At present, the emitter used in the FED is a conical emitter and volcano type (hereinafter Volka) using materials such as molybdenum (Mo), tantalum (Ta), tungsten (W), diamond thin film and silicon. Emitters, linear emitters, and planar emitters are mainly being developed. Among these emitters, research on conical spin type emitters is being actively conducted. This is because the spin type emitter is excellent in terms of stability and efficiency, the process is simple, and the electron emission condition is excellent in structure. However, spin type emitters have many problems, such as lack of uniformity in large-area displays, and thus are limited to small size displays.

이에 비하여, 볼카노형 에미터는 전자방출 사이트가 균일하게 분포되어 있고 큰 전류밀도를 얻을 수 있을 뿐만 아니라 비교적 저전압 구동까지 가능하므로 여러 가지 방식에 의해 시도되고 있다.On the other hand, volcano-type emitters have been tried in various ways because electron emission sites are uniformly distributed, large current densities can be obtained, and relatively low voltage driving is possible.

도 1a 내지 도 1e는 종래의 볼카노형 에미터 제조공정을 단계적으로 나타내는 단면도이다. 1A to 1E are cross-sectional views showing a conventional volcano emitter manufacturing process step by step.

먼저, 도 1a와 같이 n-타입의 실리콘 기판(10) 상에는 스퍼터링 증착공정에 의해 SiO2로 된 마스크층(11)이 전면 증착된다. SiO2 마스크층(11) 위에는 포토리소그라피 공정에 의해 포토레지스트가 전면 형성된후 노광 및 현상되어 패터닝된다. 이어서, 도 1b와 같이 포토레지스트패턴(12)이 형성된 SiO2 마스크층(11)은 반응이온에칭(Reactive Ion Etching)으로 에칭되어 패터닝된다. 이어서, 실리콘 기판(10)은 도 1c와 같이 반응이온에칭으로 에칭된다. 그러면 마스크패턴(11a) 아래 에는 소정의 높이로 경사면을 갖는 돌출부(10a)가 형성된다. 그 다음, 돌출부(10a)가 형성된 실리콘 기판(10) 상에는 도 1d와 같이 전자-빔(e-beam) 장비를 이용하여 금속으로 된 에미터층(13)이 증착된다. 이 때, 에미터층(13)은 실리콘 기판(10)의 표면과 돌출부(10a)의 표면에도 증착된다. 마지막으로, 도 1e와 같이 SiO2 마스크패턴(11a)이 제거되고 불산(HF)을 포함한 에천트(Etchant)를 이용하여 돌출부(10a)의 상부를 에칭하게 된다. 그 결과, 실리콘으로 된 돌출부(10a)의 상부가 제거되고 돌출부(10a)보다 높게 에미터층(13)이 신장된 볼카노 형상의 에미터가 실리콘 기판(10) 상에 형성된다. First, as shown in FIG. 1A, a mask layer 11 made of SiO 2 is deposited on the n-type silicon substrate 10 by a sputtering deposition process. The photoresist is entirely formed on the SiO 2 mask layer 11 by a photolithography process, and then exposed and developed to pattern the photoresist. Subsequently, as illustrated in FIG. 1B, the SiO 2 mask layer 11 having the photoresist pattern 12 is etched and patterned by reactive ion etching. Subsequently, the silicon substrate 10 is etched by reactive ion etching as shown in FIG. 1C. Then, a protrusion 10a having an inclined surface at a predetermined height is formed under the mask pattern 11a. Next, an emitter layer 13 made of metal is deposited on the silicon substrate 10 having the protrusion 10a formed using an electron beam (e-beam) as shown in FIG. 1D. At this time, the emitter layer 13 is also deposited on the surface of the silicon substrate 10 and the surface of the protrusion 10a. Finally, as shown in FIG. 1E, the SiO 2 mask pattern 11a is removed and the upper portion of the protrusion 10a is etched using an etchant including hydrofluoric acid (HF). As a result, a volcano-shaped emitter in which the upper portion of the protrusion 10a made of silicon is removed and the emitter layer 13 is extended higher than the protrusion 10a is formed on the silicon substrate 10.

그런데 종래의 볼카노형 에미터는 기판을 실리콘 웨이퍼(Si wafer)로 사용하기 때문에 대면적이 불가능한 문제점 있다. 또한, 도 1e과 같이 실리콘으로 된 돌출부(10a)의 상부를 에칭하는데 있어서 불산(HF)을 포함한 에천트에서 습식에칭을 실시하게 되는데 습식에칭과정에서 도 2a 및 도 2b와 같이 돌출부(10a)의 중앙부분과 에미터층(13)과 접한 가장자리부분의 에칭속도차에 의해 돌출부(10a)의 상부가 오목하거나 볼록하게 에칭된다. 이 경우, 돌출부(10a)에 의해 지지되는 에미터층(13)과 돌출부(10a) 사이의 접촉면이 약해지게 되므로 고전압이 에미터층(13)에 인가되는 경우 에미터층(13)이 파괴되거나 누설전류가 발생되는 원인이 된다. 더욱이, 이러한 에칭의 불균일성은 디스플레이가 대면적화될수록 에미터의 수가 많아지게 되므로 에미터마다 돌출부(10a)가 불균일하게 될 수 있다. 이 외에도, 종래의 볼카노형 에미터는 SiO2로 된 마스크패턴(11a)의 제거시 스퍼터링으 로 증착된 에미터층(13)으로 인하여 마스크패턴(11a)이 불균일하게 제거되는 문제점이 있다. However, the conventional volcano emitter has a problem that a large area is impossible because the substrate is used as a silicon wafer. In addition, wet etching is performed on an etchant including hydrofluoric acid (HF) in etching the upper portion of the protrusion 10a made of silicon as shown in FIG. 1E. In the wet etching process, as shown in FIGS. The upper portion of the protrusion 10a is etched concave or convex due to the difference in etching rates between the central portion and the edge portion in contact with the emitter layer 13. In this case, the contact surface between the emitter layer 13 supported by the protrusion 10a and the protrusion 10a is weakened, so when the high voltage is applied to the emitter layer 13, the emitter layer 13 is destroyed or leakage current is generated. It is a cause of occurrence. In addition, the nonuniformity of such etching causes the number of emitters to increase as the display area becomes larger, which may result in uneven protrusions 10a for each emitter. In addition, the conventional volcano emitter has a problem that the mask pattern 11a is unevenly removed due to the emitter layer 13 deposited by sputtering when the mask pattern 11a of SiO 2 is removed.

따라서, 본 발명의 목적은 대면적의 전계방출 디스플레이 장치를 구현하기에 적합한 전계방출소자의 에미터 제조방법을 제공하는 것이다.
Accordingly, it is an object of the present invention to provide an emitter manufacturing method of a field emission device suitable for implementing a large area field emission display device.

상기 목적들을 달성하기 위하여, 본 발명에 따른 전계방출소자의 에미터 제조방법은 에미터를 지지하기 위한 에미터지지물을 유리기판 상에 에칭특성이 다른 적어도 둘 이상의 금속층으로 적층하는 단계를 포함한다. In order to achieve the above objects, the method of manufacturing the emitter of the field emission device according to the present invention comprises the step of laminating the emitter support for supporting the emitter on at least two metal layers having different etching characteristics on the glass substrate.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예를 도 3 내지 도 5를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 5.

도 3a 내지 도 3h는 본 발명의 실시예에 따른 전계방출 디스플레이의 에미터 제조방법을 단계적으로 나타내는 도면이다. 3A to 3H are diagrams illustrating a method of manufacturing an emitter of a field emission display according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 본 발명에서는 대면적에 불리한 실리콘기판 대신 유리기판(20)이 사용된다. 1.1mm 두께의 유리기판(20) 상에는 Al, Cr 등 반응이온에칭에 의해 에칭이 않되는 금속을 전면 증착하고 습식에칭에 의해 금속층을 패터닝한다. 이 금속층은 도시하지 않은 캐소드전극이 된다. 캐소드전극이 형성된 유리기판(20) 상에는 에미터 구조물 역할을 하는 제1 금속층(21)과 제2 금속층(22)이 연속 증착된다. 먼저, 몰리브덴(Mo)으로 된 제1 금속층(21)을 8000Å∼1μm를 증착한다. 그 다음, 실리콘(Si), 티타늄(Ti), 알루미늄(Al) 등으로 된 제2 금속층(22)을 제1 금속층(21) 상에 증착한다. 이 제2 금속층(22)은 제1 금속층(21)과 에칭 선택성(Etching selectivity)을 가진다. 제2 금속층(22) 위에는 SiO2로 된 마스크층(23)이 4000Å 정도의 두께로 스퍼터링법에 의해 증착된다. 마스크층(23) 위에는 포토리소그라피 공정에 의해 포토레지스트패턴(24)이 형성된다. 이어서, 기판(20)을 반응이온에칭 장비의 챔버 내에 장착한후, 챔버 내에 CF4 가스를 주입하여 건식에칭(Dry etching)을 실시하여 도 3b와 같은 마스크패턴(23a)을 형성하게 된다. 그리고 도 3c와 같이 제1 및 제2 금속층(21,22)을 동시에 에칭하게 된다. 제1 및 제2 금속층(21,22)이 각각 몰리브덴(Mo)과 실리콘(Si)으로 된 경우, 제1 및 제2 금속층(21,22)이 동시에 에칭되게 하기 위하여 반응이온에칭시 챔버 내에 주입되는 가스는 카본(Carbon) 기가 첨가된 CClF3, CCl2F2, CCl3 등의 가스 또는 플루오라인(Fluoring) 가스 기에 산소(O2)가 혼합된 SF6/O2 등의 가스다. 이와 같은 가스와 반응하는 제1 및 제2 금속층(21,22)은 에칭레이트(etching rate)가 거의 동일하므로 제1 및 제2 금속층(21,22)은 언더컷(Undercut)되면서 동시에 에칭된다. 즉, 에칭후에 유리기판(20) 상에 남은 제1 및 제2 금속층패턴(21a,22a)은 아래가 넓고 위로 갈수로 좁아지게 된다. 이러한 에칭방법은 마스크패턴(23a)의 사이즈에 따라 챔버 내로 주입되는 가스의 조성 및 종류가 변경된다. 예를 들어, 마스크패턴(23a)의 직경이 2μm일 때 언더컷조건을 설정하기 위하여 대략 20%의 SF6/O2 가스가 챔버 내로 주입된다. 이어서, 도 3d와 같이 질화티타늄(TiN)으로 된 에미터층(24)을 스퍼터링을 이용하여 유리기판(20), 제1 및 제2 금속층패턴(21a,22a) 상에 증착시키게 된다. Ti를 스퍼터링 장비를 이용하여 증착할 때, 챔버 내에 질소(N2)를 15% 정도 주입하게 되면 TiN이 유리기판(20) 상에 증착된다. 도 3d에서 TiN 증착시 제1 및 제2 금속층패턴(21a,22a)이 마스크패턴(23a)에 의해 마스킹되기 때문에 TiN이 유리기판(20)의 표면에서부터 증착되기 시작하여 금속층패턴들(21a,22a)을 따라 올라오면서 점차 얇아지는 두께로 증착됨을 알 수 있다. 이렇게 에미터재료로 이용되는 TiN은 다른 물질에 비하여 낮은 일함수를 가지며 경도도 우수하다. 에미터층(24)의 증착후, 에미터층(24)과 마스크패턴(23a) 위에는 SiO2로 된 절연층(25a,25b)과 니오븀(Nb)으로 된 게이트금속층(26a,26b)이 도 3e와 같이 연속 증착된다. 절연층(25a,25b)과 게이트금속층(26a,26b)은 각각 8000Å과 2000Å의 두께로 전자-빔(e-beam)에 의해 증착된다. 전자-빔(e-beam) 증착은 그 특성상 증착재료가 직선성을 가지기 때문에 절연층(25a,25b)과 게이트금속층(26a,26b)은 마스크패턴(23a) 아래의 제1 및 제2 금속층패턴(21a,22a) 주변부의 빈공간을 사이에 두고 각각 유리기판(20)과 마스크패턴(23a) 상에 수직으로 증착된다. 이렇게 증착된 절연층(25a,25b) 및 게이트금속층(26a,26b) 중 마스크패턴(23a) 상의 절연층(25b)과 게이트금속층(26b)이 도 3f와 같이 제거된다. 이들 절연층(25b)과 게이트금속층(26b)의 제거시 마스크패턴(23a)과 절연층(25a,25b)이 SiO2로서 같은 재료로 이루어지지만 마스크패턴(23a)은 스퍼터링 증착시 아르곤(Ar) 분위기 상태에서 증착되며 절연층(25a,25b)은 전자-빔(e-beam)으로 증착되기 때문에 에칭시 에칭선택성이 5배 가까이 차이가 난다. 이에 따라, 절연층(25b)과 게이트금속층(26b)을 제거하기 위하여 마스크패턴(23a)을 에칭하게 되면 추가 공정없이 절연층(25a,25b)에는 영향을 주지 않으면서 마스크패턴(23a)만 리프트오프(liftoff)시킬 수 있게 된다. 만일, 대면적의 유리기판(20) 상에서 절연층(25b)과 게이트금속층(26b)을 제거하기 위하여 마스크패턴(23a)을 에칭할 때 마스크패턴(23a)이 전체적으로 리프트오프되지 않은 경우, 후술되는 제2 금속층패턴(22a)의 에칭시 마스크패턴(23a)을 리프트오프시킬 수 있다. 마스크패턴(23a)이 제거된후, 도 3g와 같이 제1 금속층패턴(21a) 상의 제2 금속층패턴(22a)이 습식에칭된다. 이 때, 에천트는 제1 금속층패턴(21a)에 영향을 주지 않으면서 제2 금속층패턴(22a)만이 에칭되도록 선택된다. 이를 위하여, 제2 금속층패턴(22a)의 재료가 티타늄(Ti)이면 에천트는 H2SO4 : H2O : HF의 비가 30 : 69 : 1의 조성비로 배합된다. 또한, 제2 금속층패턴(22a)의 재료가 비정질실리콘(a-Si)이면 에천트는 HNO3 : H2O : HF의 비가 70.4 : 28 : 1.4의 조성비로 배합된다. 이 때, H2SO4나 HNO3는 강산이므로 함유량이 많으면 몰리브덴(Mo)으로 된 제1 금속층패턴(21a)에 영향을 줄 수 있기 때문에 산의 함유량을 조절하여 제1 금속층패턴(21a)과 제2 금속층패턴(22a)의 에칭 선택성이 수십 배 이상 차이가 나도록 한다. 한편, 제2 금속층패턴(22a)의 재료는 반응이온에칭되고 제1 금속층패턴(21a)과 습식에칭 선택성만 있으면 거의 모든 금속 중에서 선택될 수 있다. 이렇게 제1 금속층패턴(21a)에 대한 에칭선택성을 가지는 제2 금속층패턴(22a)이 에칭되면 제1 금속층패턴(21a)의 상부가 평탄하게 된다. 제1 금속층패턴(21a)의 상부에 마련된 평탄부에는 별도의 저항층을 형성할 수도 있다. 마지막으로, 누설전류의 최소화를 위하여 도 3h와 같이 절연층(25a)을 에칭하게 된다. 제1 금속층패턴(21a)에 지지되는 에미터층(24)의 돌출부로부터 전자가 방출될 때 누설전류가 절연층(25a)의 측벽을 타고 캐소드전극으로 흐르는 것을 방지하기 위하여 SiO2로 된 절연층(25a)을 BOE(HF : NH4F =1 : 7)를 사용하여 에칭함으로써 게이트금속층(26a) 아래의 절연층(25a)의 측벽면을 경사지게 언더컷(undercut)시킨다. 이렇게 절연층(25a)이 에칭되면 게이트전극층(26a)이 에미터층(24)의 돌출부 쪽으로 돌출되어 게이트전압 인가시 도 4와 같이 게이트전극층(26a)의 모서리 부분에 전계가 집중하여 효율적으로 전자를 인출할 수 있다. 3A, in the present invention, the glass substrate 20 is used instead of the silicon substrate, which is disadvantageous for the large area. On the glass substrate 20 having a thickness of 1.1 mm, a metal which is not etched by Al ion, Cr, etc. is deposited on the entire surface, and the metal layer is patterned by wet etching. This metal layer becomes a cathode electrode not shown. On the glass substrate 20 on which the cathode electrode is formed, the first metal layer 21 and the second metal layer 22 serving as an emitter structure are sequentially deposited. First, 8000 Å-1 µm are deposited on the first metal layer 21 made of molybdenum (Mo). Next, a second metal layer 22 made of silicon (Si), titanium (Ti), aluminum (Al), or the like is deposited on the first metal layer 21. The second metal layer 22 has an etching selectivity with the first metal layer 21. On the second metal layer 22, a mask layer 23 made of SiO 2 is deposited by sputtering to a thickness of about 4000 kPa. The photoresist pattern 24 is formed on the mask layer 23 by a photolithography process. Subsequently, the substrate 20 is mounted in a chamber of the reaction ion etching equipment, and then dry etching is performed by injecting CF 4 gas into the chamber to form a mask pattern 23a as illustrated in FIG. 3B. As shown in FIG. 3C, the first and second metal layers 21 and 22 are simultaneously etched. When the first and second metal layers 21 and 22 are made of molybdenum (Mo) and silicon (Si), respectively, the first and second metal layers 21 and 22 are injected into the chamber during the reaction ion etching so that the first and second metal layers 21 and 22 are simultaneously etched. The gas to be used is a gas such as CClF 3 , CCl 2 F 2 , or CCl 3 to which a carbon group is added, or a gas such as SF 6 / O 2 mixed with oxygen (O 2 ) to a fluorine gas group. Since the first and second metal layers 21 and 22 reacting with such a gas have almost the same etching rates, the first and second metal layers 21 and 22 are simultaneously etched while being undercut. That is, the first and second metal layer patterns 21a and 22a remaining on the glass substrate 20 after etching are widened to the bottom and narrowed upward. In this etching method, the composition and type of the gas injected into the chamber are changed according to the size of the mask pattern 23a. For example, when the diameter of the mask pattern 23a is 2 m, approximately 20% of SF 6 / O 2 gas is injected into the chamber to set the undercut condition. Subsequently, an emitter layer 24 made of titanium nitride (TiN) is deposited on the glass substrate 20, the first and second metal layer patterns 21a and 22a using sputtering as shown in FIG. 3D. When Ti is deposited using a sputtering equipment, when nitrogen (N 2 ) is injected into the chamber by about 15%, TiN is deposited on the glass substrate 20. In FIG. 3D, since the first and second metal layer patterns 21a and 22a are masked by the mask pattern 23a when the TiN is deposited, TiN starts to be deposited from the surface of the glass substrate 20 and the metal layer patterns 21a and 22a. It can be seen that it is deposited with a thickness that gradually becomes thinner as it follows. TiN used as an emitter material has a lower work function and excellent hardness than other materials. After deposition of the emitter layer 24, the insulating layers 25a and 25b made of SiO 2 and the gate metal layers 26a and 26b made of niobium (Nb) are formed on the emitter layer 24 and the mask pattern 23a. As a continuous deposition. The insulating layers 25a and 25b and the gate metal layers 26a and 26b are deposited by e-beams to a thickness of 8000 Å and 2000 Å, respectively. In the e-beam deposition, since the deposition material has linearity due to its characteristics, the insulating layers 25a and 25b and the gate metal layers 26a and 26b have the first and second metal layer patterns under the mask pattern 23a. It is deposited vertically on the glass substrate 20 and the mask pattern 23a, respectively, with the empty space around the periphery 21a and 22a interposed therebetween. Among the insulating layers 25a and 25b and the gate metal layers 26a and 26b thus deposited, the insulating layer 25b and the gate metal layer 26b on the mask pattern 23a are removed as shown in FIG. 3F. When the insulating layer 25b and the gate metal layer 26b are removed, the mask pattern 23a and the insulating layers 25a and 25b are made of the same material as SiO 2 , but the mask pattern 23a is formed of argon (Ar) during sputtering deposition. Since the deposition is carried out in an atmospheric state and the insulating layers 25a and 25b are deposited by an electron beam, the etching selectivity at the time of etching differs by almost five times. Accordingly, when the mask pattern 23a is etched to remove the insulating layer 25b and the gate metal layer 26b, only the mask pattern 23a is lifted without affecting the insulating layers 25a and 25b without further processing. It can be lifted off. If the mask pattern 23a is not lifted off as a whole when the mask pattern 23a is etched to remove the insulating layer 25b and the gate metal layer 26b on the large-area glass substrate 20, the following description will be made. When etching the second metal layer pattern 22a, the mask pattern 23a may be lifted off. After the mask pattern 23a is removed, the second metal layer pattern 22a on the first metal layer pattern 21a is wet-etched as shown in FIG. 3G. At this time, the etchant is selected so that only the second metal layer pattern 22a is etched without affecting the first metal layer pattern 21a. To this end, when the material of the second metal layer pattern 22a is titanium (Ti), the etchant is blended in a composition ratio of H 2 SO 4 : H 2 O: HF in a ratio of 30: 69: 1. If the material of the second metal layer pattern 22a is amorphous silicon (a-Si), the etchant is blended at a composition ratio of 70.4: 28: 1.4 of HNO 3 : H 2 O: HF. At this time, since H 2 SO 4 or HNO 3 is a strong acid, if the content is high, it may affect the first metal layer pattern 21a made of molybdenum (Mo), so that the acid content is adjusted to adjust the content of the first metal layer pattern 21a. The etching selectivity of the second metal layer pattern 22a is made to differ by several orders of magnitude. On the other hand, the material of the second metal layer pattern 22a may be selected from almost all metals as long as the reaction ion is etched and only the first metal layer pattern 21a and the wet etching selectivity are used. When the second metal layer pattern 22a having the etching selectivity with respect to the first metal layer pattern 21a is etched, the upper portion of the first metal layer pattern 21a is flat. A separate resistance layer may be formed on the flat portion provided on the first metal layer pattern 21a. Finally, the insulating layer 25a is etched as shown in FIG. 3h to minimize the leakage current. An insulating layer made of SiO 2 to prevent leakage current from flowing through the sidewall of the insulating layer 25a to the cathode electrode when electrons are emitted from the protrusion of the emitter layer 24 supported by the first metal layer pattern 21a ( 25a) is etched using BOE (HF: NH 4 F = 1: 7) to obliquely undercut the sidewall surface of the insulating layer 25a under the gate metal layer 26a. When the insulating layer 25a is etched, the gate electrode layer 26a protrudes toward the protruding portion of the emitter layer 24, and when the gate voltage is applied, an electric field is concentrated on the corner of the gate electrode layer 26a as shown in FIG. I can withdraw it.

상술한 바와 같이, 본 발명에 따른 전계방출소자의 에미터 제조방법은 유리기판을 사용하고 상기 유리기판 상에 에칭특성이 다른 금속층을 이중으로 적층하고 선택적으로 상부에 있는 금속층만을 에칭하게 된다. 이에 따라, 에미터 구조물 상의 에칭면이 균일하게 되고 에칭결함이 최소화되므로 대면적의 전계방출 디스플레 이 장치를 구현하기에 적합하게 된다. As described above, in the method of manufacturing the emitter of the field emission device according to the present invention, a glass substrate is used, and a metal layer having different etching characteristics is laminated on the glass substrate, and only the metal layer on the upper portion is selectively etched. Accordingly, the etching surface on the emitter structure is uniform and the etching defect is minimized, thereby making it suitable for implementing a large area field emission display device.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (4)

에미터 구조물과 상기 에미터 구조물 상에 형성되어 전자를 방출하는 에미터를 가지는 전계방출 디스플레이에 있어서,In the field emission display having an emitter structure and an emitter formed on the emitter structure to emit electrons, 상기 에미터를 지지하기 위한 에미터지지물을 유리기판 상에 에칭특성이 다른 적어도 둘 이상의 금속층으로 적층하는 단계를 포함하는 것을 특징으로 하는 전계방출 소자의 에미터 제조방법. And depositing an emitter support for supporting the emitter on at least two metal layers having different etching characteristics on a glass substrate. 제 1 항에 있어서,The method of claim 1, 상기 금속층을 적층하는 단계는 상기 유리기판 상에 제1 금속층을 형성하는 단계와,The laminating of the metal layer may include forming a first metal layer on the glass substrate; 상기 제1 금속층과 에칭특성이 다른 제2 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출 소자의 에미터 제조방법. And forming a second metal layer having different etching characteristics from the first metal layer. 제 2 항에 있어서,The method of claim 2, 상기 제1 및 제2 금속층은 반응이온에칭으로 동시에 에칭되는 재료로 선택되는 것을 특징으로 하는 전계방출소자의 에미터 제조방법. And the first and second metal layers are selected as materials to be simultaneously etched by reactive ion etching. 제 2 항에 있어서,The method of claim 2, 상기 제2 금속층은 상기 제1 금속층에 대하여 습식에칭 특성이 다른 것을 특 징으로 하는 전계방출소자의 에미터 제조방법.And the second metal layer has a wet etching characteristic different from that of the first metal layer.
KR1019990056364A 1999-12-10 1999-12-10 Method of Fabricating Emitter in Field Emission Display KR100585523B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056364A KR100585523B1 (en) 1999-12-10 1999-12-10 Method of Fabricating Emitter in Field Emission Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056364A KR100585523B1 (en) 1999-12-10 1999-12-10 Method of Fabricating Emitter in Field Emission Display

Publications (2)

Publication Number Publication Date
KR20010055225A KR20010055225A (en) 2001-07-04
KR100585523B1 true KR100585523B1 (en) 2006-06-02

Family

ID=19624728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056364A KR100585523B1 (en) 1999-12-10 1999-12-10 Method of Fabricating Emitter in Field Emission Display

Country Status (1)

Country Link
KR (1) KR100585523B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100926151B1 (en) * 2007-07-18 2009-11-10 한국원자력연구원 Method for preparing carbon nanotube large area emitter by using carbon nanotube-polymer composite

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295660A (en) * 1993-03-17 1994-10-21 Samsung Display Devices Co Ltd Electric field radiation type cathode and its preparation
JPH08111167A (en) * 1994-10-06 1996-04-30 Sony Corp Particle emitting device, field emission type device and manufacture of these
JPH09106756A (en) * 1995-10-12 1997-04-22 Sharp Corp Electric field emission type electron device and its manufacture
JPH1196899A (en) * 1997-09-17 1999-04-09 Sharp Corp Field emission type cold cathode and its manufacture
KR19990043876A (en) * 1997-11-29 1999-06-15 김영남 Method of manufacturing emitter of volcanic field emission device
JPH11273556A (en) * 1998-03-26 1999-10-08 Meidensha Corp Manufacture of field emission type cold cathode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295660A (en) * 1993-03-17 1994-10-21 Samsung Display Devices Co Ltd Electric field radiation type cathode and its preparation
JPH08111167A (en) * 1994-10-06 1996-04-30 Sony Corp Particle emitting device, field emission type device and manufacture of these
JPH09106756A (en) * 1995-10-12 1997-04-22 Sharp Corp Electric field emission type electron device and its manufacture
JPH1196899A (en) * 1997-09-17 1999-04-09 Sharp Corp Field emission type cold cathode and its manufacture
KR19990043876A (en) * 1997-11-29 1999-06-15 김영남 Method of manufacturing emitter of volcanic field emission device
JPH11273556A (en) * 1998-03-26 1999-10-08 Meidensha Corp Manufacture of field emission type cold cathode

Also Published As

Publication number Publication date
KR20010055225A (en) 2001-07-04

Similar Documents

Publication Publication Date Title
JP3070469B2 (en) Field emission cold cathode and method of manufacturing the same
US5702281A (en) Fabrication of two-part emitter for gated field emission device
US6522053B1 (en) Field emission element, fabrication method thereof, and field emission display
US7588475B2 (en) Field-emission electron source, method of manufacturing the same, and image display apparatus
US20020011770A1 (en) Thin film type field emission display and method of fabricating the same
US6809464B2 (en) Field emission device and method for fabricating the same
KR100585523B1 (en) Method of Fabricating Emitter in Field Emission Display
US5820433A (en) Methods for manufacturing flat cold cathode arrays
US20060008584A1 (en) Method of forming carbon nanotube
JP2001143608A (en) Method of forming carbon thin film, method of fabricating cold cathode field emission element, and method of manufacturing image display using it
JPH04167326A (en) Field emission type emitter and manufacture thereof
US20030017423A1 (en) Method of forming emitter tips for use in a field emission display
US6426233B1 (en) Uniform emitter array for display devices, etch mask for the same, and methods for making the same
JP3086445B2 (en) Method of forming field emission device
KR100282261B1 (en) Field emission cathode array and its manufacturing method
KR100546581B1 (en) Fabrication Method of Field Emission Device
KR100280881B1 (en) Method of manufacturing field emission device
JP3387011B2 (en) ELECTRON EMITTING ELEMENT, FIELD EMISSION DISPLAY DEVICE USING THE SAME, AND METHOD OF MANUFACTURING THEM
KR100290136B1 (en) Method for fabricating field emission display device
KR100352972B1 (en) Field Emission Devices and Fabrication Methods thereof
KR0163483B1 (en) Manufacturing method for diamond tip field emitter with molding technology
KR100262199B1 (en) Field emission cathode and manufacturing method of the same
KR100448479B1 (en) Method Of Fabricating Field Emission Device in Thin Film
JP4490975B2 (en) Field emission display based on fiber
KR100421675B1 (en) Field Emission Display and Method Thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee