KR100352972B1 - Field Emission Devices and Fabrication Methods thereof - Google Patents
Field Emission Devices and Fabrication Methods thereof Download PDFInfo
- Publication number
- KR100352972B1 KR100352972B1 KR10-1998-0049571A KR19980049571A KR100352972B1 KR 100352972 B1 KR100352972 B1 KR 100352972B1 KR 19980049571 A KR19980049571 A KR 19980049571A KR 100352972 B1 KR100352972 B1 KR 100352972B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- tip
- field emission
- layer
- gate electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/0439—Field emission cathodes characterised by the emitter material
- H01J2329/0442—Metals or metal alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
- H01J2329/4669—Insulation layers
- H01J2329/4673—Insulation layers for gate electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전계방출 디스플레이나 기타 진공중에서의 전자방출을 위해 이용되는 전계방출소자와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention [0001] The present invention relates to a field emission device used for field emission display or other electron emission in vacuum and a method of manufacturing the same.
본 발명의 전계방출소자는 음극이 형성된 기판위에 전류의 공급을 제한하여 일정한 전류가 공급되게 하는 저항층과 그 저항층 위에 전자방출을 위한 이미터 팁이 일체로 이루어진 이미터부와, 이미터부의 전자방출량을 조절하는 게이트전극과, 게이트전극과 이미터부의 절연을 위한 절연막을 구비하는 것을 특징으로 한다.The field emission device of the present invention includes an emitter portion having an integrated resistive layer for limiting the supply of current on a substrate on which a cathode is formed so that a constant current is supplied, and an emitter tip for emitting electrons on the resistive layer. And an insulating film for insulating the gate electrode and the emitter portion.
본 발명에 의하면, 저항층과 이미터를 같은 재료로 사용하여 저항층의 역할을 수행함과 아울러 이미터로 사용됨으로써 재료손실을 줄일 수 있을 뿐만 아니라 공정을 보다 단축하여 작업효율을 높일 수 있게 된다.According to the present invention, by using the resistive layer and the emitter as the same material to serve as a resistive layer and used as an emitter can not only reduce the material loss but also shorten the process to increase the work efficiency.
Description
본 발명은 전계방출 디스플레이나 기타 진공 중에서의 전자방출을 위해 이용되는 전계방출소자와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention [0001] The present invention relates to a field emission device used for field emission display or other electron emission in vacuum and a method of manufacturing the same.
오늘날, 멀티미디어(Multimedia)의 발달과 함께 중요한 역할을 담당하는 디스플레이(Dispaly)에 대한 관심과 그 중요성이 증가하고 있다. 이에 부응하여 액정디스플레이(LCD), 플라즈마 디스플레이 패널(PDP) 등과 같은 여러 가지의 평면형 디스플레이가 개발되어 실용화되고 있다. 그러나, 이들은 시야각, 고속응답, 고휘도, 고정세, 소비전력, 박형 등의 관점에서 아직까지 만족스러운 디스플레이를 얻을 수 없으며 박형, 중량, 소비전력 등과 같은 문제를 제외하면 현재로는 음극선관(CRT)이 가장 이상적인 디스플레이에 가깝다.Today, with the development of multimedia, the interest and importance of the display (Dispaly) play an important role is increasing. In response to this, various flat panel displays, such as liquid crystal displays (LCDs) and plasma display panels (PDPs), have been developed and put into practical use. However, they have not yet achieved a satisfactory display in terms of viewing angle, high-speed response, high brightness, high definition, power consumption, and thinness. Currently, except for problems such as thinness, weight, and power consumption, cathode ray tube (CRT) This is close to the ideal display.
최근, 차세대 디스플레이로 주목을 받고 있는 전계방출 디스플레이(Field Emission Display; 이하, FED라 한다)는 음극선관(CRT)과 동일하게 전자선에 의한 형광체 발광을 이용하고 있다. 이에 따라, FED는 음극선관(CRT)의 뛰어난 특성을 유지하면서도 화상의 뒤틀림이 없이 저소비전력의 평면형 디스플레이로 구현할 수 있는 가능성이 높다.In recent years, field emission displays (hereinafter referred to as FEDs), which are attracting attention as next-generation displays, use phosphor emission by electron beams similarly to cathode ray tubes (CRTs). Accordingly, the FED is likely to be implemented as a flat panel display having low power consumption without distortion of the image while maintaining excellent characteristics of the cathode ray tube (CRT).
일반적으로, FED는 종래의 진공관과 같이 3극관이지만 열음극(Hot Cathod)을 이용하지 않고 첨예한 음극 즉, 이미터(Emitter)에 고전계를 집중하여 양자역학적인 터널(Tunnel) 효과에 의해 전자를 방출하는 냉음극을 이용하고 있다. 그리고,이미터로부터 방출된 전자는 양극 및 음극간에 인가된 전압에 의해 가속되어 양극에 형성된 형광체막에 충돌됨으로써 형광체를 발광시키게 된다. 다시 말하여, 전자충돌에 의해 형광체를 발광시킨다는 점에서 음극선관(CRT)과 같은 원리이다. 또한, FED는 이미터에서 방출되는 전자의 양을 조절하고 한 화소에서 모든 이미터로부터 균일한 전자가 방출되도록 저항층을 사용하고 있다.In general, the FED is a triode, like a conventional vacuum tube, but concentrates a high electric field on a sharp cathode, that is, an emitter, without using a hot cathode. The cold cathode which emits is used. The electrons emitted from the emitter are accelerated by the voltage applied between the anode and the cathode and collide with the phosphor film formed on the anode to emit the phosphor. In other words, it is the same principle as the cathode ray tube (CRT) in that the phosphor emits light by electron collision. In addition, the FED uses a resistive layer to control the amount of electrons emitted by the emitter and to emit uniform electrons from all emitters in one pixel.
도 1을 참조하면, 일반적인 저항층을 채용한 전계방출소자가 도시되어 있다.Referring to FIG. 1, a field emission device employing a general resistance layer is shown.
도 1에 도시된 FED는 하부 유리기판(10) 상에 적층된 음극(12)과 저항층(14) 및 이미터 팁(16)과 이미터 팁(16) 주변의 저항층(14) 상에 순차적으로 적층된 절연층(18) 및 게이트전극(20)을 구비하는 하판(22)과, 하판(22)과 대향하게 배치된 상부 유리기판(24) 상에 적층된 양극(26)과 형광체(28)를 구비하는 상판(30)을 구비한다. 그리고, FED의 하판(22)과 상판(30) 사이에 마련된 공간(31)은 고진공 상태를 유지하게 된다.The FED shown in FIG. 1 is formed on the cathode layer 12 and the resistive layer 14 stacked on the lower glass substrate 10, and on the resistive layer 14 around the emitter tip 16 and the emitter tip 16. An anode 26 and a phosphor stacked on a lower plate 22 having an insulating layer 18 and a gate electrode 20 sequentially stacked, and an upper glass substrate 24 disposed to face the lower plate 22. A top plate 30 having 28 is provided. In addition, the space 31 provided between the lower plate 22 and the upper plate 30 of the FED maintains a high vacuum state.
도 1에 도시된 FED에서 이미터 팁(16)은 이미터 팁(16)의 첨예부에 인접하게 위치하는 게이트전극(20)에 인가되는 전압으로 형성된 고전계에 의해 진공(31) 중으로 전자를 방출하게 된다. 이렇게, 이미터 팁(16)으로부터 방출된 전자들은 음극(12)과 양극(26) 간에 인가되는 전압에 의해 가속되어 양극(26)에 형성된 형광체(28)에 충돌하여 발광시킴으로써 가시광이 방출하게 된다. 저항층(14)은 통상적으로 이미터(16)의 모양 즉, 스핀트형 팁, 웨지(Wedge) 또는 볼카노(Volcano) 형태 등과 상관없이 이미터(16)와 음극(12) 사이에 따로 분리되어 설계되어 있다. 이러한 저항층(14)은 수십내지 수만개의 이미터(16) 아래에 한 화소(Pixel) 혹은단위화소(Sub-pixel) 단위로 설계되어 있다.In the FED shown in FIG. 1, the emitter tip 16 transfers electrons into the vacuum 31 by a high electric field formed with a voltage applied to the gate electrode 20 positioned adjacent to the sharp portion of the emitter tip 16. Will be released. As such, the electrons emitted from the emitter tip 16 are accelerated by the voltage applied between the cathode 12 and the anode 26 to collide with the phosphor 28 formed at the anode 26 to emit visible light. . The resistive layer 14 is typically separated between the emitter 16 and the cathode 12 independently of the shape of the emitter 16, i.e., spin-shaped tip, wedge or volcano shape. It is designed. The resistor layer 14 is designed in units of one pixel or sub-pixel under the emitter 16 of several tens to tens of thousands.
도 2a 내지 도 2g를 참조하면, 일반적인 저항층을 채용한 전계방출소자 제조방법이 단계적으로 설명하기 위한 단면도가 도시되어 있다.2A to 2G, a cross-sectional view for explaining step by step a method of manufacturing a field emission device employing a general resistance layer is shown.
우선적으로, 도 2a에 도시된 바와 같이 유리기판(10) 상에 전극물질층(12A)을 형성된다. 일반적인 소다-라임(Soda-lime) 유리기판(10)을 희석된 불산(HF) 용액과 증류수로 세척한 다음 그 위에 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr) 등의 전극물질층(12A)을 스퍼터나 진공증착법을 이용하여 약 2000Å 정도의 두께로 형성한다. 만약 전극물질층(12A)과 유리기판(10)과의 밀착력이 좋지 않을 경우 유리기판(10)의 표면을 스퍼터 에칭한 후 티탄(Ti)을 하지막으로 약 500Å 정도까지 전극물질층(12A) 보다 먼저 증착한다.First, as shown in FIG. 2A, an electrode material layer 12A is formed on the glass substrate 10. A general soda-lime glass substrate 10 is washed with dilute hydrofluoric acid (HF) solution and distilled water, and then thereon an electrode material layer of aluminum (Al), molybdenum (Mo), chromium (Cr), etc. 12A) is formed to a thickness of about 2000 mm by sputtering or vacuum deposition. If the adhesion between the electrode material layer 12A and the glass substrate 10 is not good, the surface of the glass substrate 10 may be sputter-etched and then the titanium (Ti) layer may be formed on the electrode material layer 12A by about 500 kPa. Deposition first.
그 다음, 포토작업을 통하여 전극물질층(12A)을 패터닝함으로서 도 2b에 도시된 바와 같이 원하는 형태의 음극패턴(12)이 형성된다.Then, by patterning the electrode material layer 12A through photo work, a cathode pattern 12 of a desired shape is formed as shown in FIG. 2B.
이어서, 도 2c에 도시된 바와 같이 음극패턴(12)이 형성된 유리기판(10) 상에 저항층(14)과 팁구조물(16A) 및 하드마스크(32)가 순차적으로 적층되게 된다. 저항층(14)은 음극패턴(12)이 형성된 유리기판(10) 상에 4000∼10000Å 정도의 두께로 형성된다. 이미터팁을 만들기 위한 팁구조물(16A)은 저항층(14) 상에 약 1㎛의 두께로 증착된다. 이후 팁구조물(16A)을 원하는 형상으로 에칭하기 위해서 팁구조물(16A)과 화학적 에칭시 선택비를 고려한 하드마스크(32)를 팁구조물(16A) 상에 2000∼4000Å 정도의 두께로 증착된다. 이 하드마스크(32)의 재료는 하부의 팁구조물(16A)의 재료 즉 실리콘(Si), 산화규소(SiO2) 또는 일반금속 등에 따라 달라진다. 예를 들어, 팁구조물(16A)의 재료가 실리콘(Si) 혹은 일반금속인 경우 산화규소(SiO2), 질화규소(Si3N4) 등과 같은 재질이 이용되고, 산화규소(SiO2)인 경우 포토레지스터, 폴리이미드(Polyimide), 일반금속 등이 공정을 고려하여 이용되고 있다.Subsequently, as shown in FIG. 2C, the resistive layer 14, the tip structure 16A, and the hard mask 32 are sequentially stacked on the glass substrate 10 on which the cathode pattern 12 is formed. The resistive layer 14 is formed on the glass substrate 10 on which the cathode pattern 12 is formed to have a thickness of about 4000 to 10,000 μm. A tip structure 16A for making the emitter tip is deposited on the resistive layer 14 to a thickness of about 1 μm. Then, in order to etch the tip structure 16A to a desired shape, a hard mask 32 in consideration of the tip structure 16A and the selectivity during chemical etching is deposited on the tip structure 16A with a thickness of about 2000 to 4000 micrometers. The material of the hard mask 32 depends on the material of the lower tip structure 16A, that is, silicon (Si), silicon oxide (SiO 2), or a general metal. For example, when the material of the tip structure 16A is silicon (Si) or a general metal, materials such as silicon oxide (SiO 2) and silicon nitride (Si 3 N 4) are used. In the case of silicon oxide (SiO 2), photoresist and polyimide are used. Polyimide and general metals are used in consideration of the process.
이 하드마스크(32)는 아래의 팁구조물(16A)을 팁 형태로 에칭하기 위하여 포토작업을 통해 패터닝됨으로써 도 2d에 도시된 바와 같이 원하는 형태의 하드마스크패턴(32A)이 형성되게 된다. 이 하드마스크패턴(32A)는 습식(Wet) 또는 건식(Dry) 에칭에 의해 형성될 수 있지만 전계방출소자에서의 구조적인 특성상 뾰족한 팁을 얻기 위해서는 하드마스크(32)를 정확하게 패터닝하는 것이 중요하다.The hard mask 32 is patterned by photo work to etch the tip structure 16A in the form of a tip to form a hard mask pattern 32A of a desired shape as shown in FIG. 2D. The hard mask pattern 32A may be formed by wet or dry etching, but it is important to accurately pattern the hard mask 32 in order to obtain a sharp tip due to the structural characteristics of the field emission device.
이러한 하드마스크패턴(32A)를 통해 팁구조물(16A)을 에칭함으로써 도 2e에 도시된 바와 같이 팁 형상의 이미터(16)가 형성되게 된다. 이 경우, 하드마스크패턴(32A)은 후공정에서 게이트전극을 형성할 때 마스크로 이용되기 때문에 형상 그대로 유지해야만 한다.By etching the tip structure 16A through the hard mask pattern 32A, the tip-shaped emitter 16 is formed as shown in FIG. 2E. In this case, since the hard mask pattern 32A is used as a mask when forming the gate electrode in a later step, it must be kept in shape.
그리고, 도 2f에 도시된 바와 같이 하드마스크패턴(32A) 및 노출된 저항층(14)상에 절연막(18) 및 게이트전극(20)이 순차적으로 형성되게 된다. 이 절연막(18)과 게이트전극(20)은 직진성을 갖는 진공증착(Evapor) 장비를 이용한 증착공정에 의해 노출된 저항층(14) 및 하드마스크패턴(32A)의 상부에 형성되게 된다. 여기서, 절연막(18)은 이미터(16)와 게이트전극(20)의 절연을 위해 절연파괴 전압을 견디는 재료가 선택되어야 하고, 게이트전극(20)은 음극(12)과의 화학적 선택비를 고려하여 음극(12) 재료와는 다른 물질을 사용하는 것이 바람직하다. 또한, 일반 전자소자 등과 같이 전극으로 사용되므로 비저항이 낮은 금속을 이용한다. 예컨데, 절연막(18)의 재료로는 산화규소(SiO2), SiO 등이 이용되고, 게이트전극(20)의 재료로는 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 등이 이용되게 된다.As shown in FIG. 2F, the insulating film 18 and the gate electrode 20 are sequentially formed on the hard mask pattern 32A and the exposed resistive layer 14. The insulating film 18 and the gate electrode 20 are formed on the resistive layer 14 and the hard mask pattern 32A exposed by the deposition process using a vacuum evaporation apparatus having straightness. In this case, the insulating film 18 should be selected from a material that withstands the breakdown voltage to insulate the emitter 16 and the gate electrode 20, and the gate electrode 20 has a chemical selectivity with respect to the cathode 12. Therefore, it is preferable to use a material different from the material of the cathode 12. In addition, since it is used as an electrode such as a general electronic device, a metal having a low specific resistance is used. For example, silicon oxide (SiO 2 ), SiO, or the like may be used as the material of the insulating film 18, and chromium (Cr), aluminum (Al), molybdenum (Mo), or the like may be used as the material of the gate electrode 20. do.
최종적으로, 에칭용액을 이용하여 하드마스크패턴(32A)과 그 위의 절연막(18) 및 게이트전극(20)을 함께 제거함으로써 도 2g에 도시된 바와 같은 전계방출소자의 하판(22)을 제조할 수 있게 된다.Finally, by removing the hard mask pattern 32A, the insulating film 18 and the gate electrode 20 thereon using an etching solution, the lower plate 22 of the field emission device as shown in FIG. 2G can be manufactured. It becomes possible.
여기서, 저항층(14)은 전기적으로 방출되는 전자의 양을 조절하기 위해 소자 설계시 저항층(14)의 두께와 비저항을 고려해야 하고, 공정상 저항층 재료를 선택해야만 한다. 대체로 저항층(14)의 재료로서 비정질 실리콘(a-Si), 실리콘 카아바이드(SiC) 그리고 탄탈 질화물(TaN) 등 비저항이 100 μΩ㎝에서 수 ㏁㎝ 정도의 값을 갖는 재료를 사용한다. 이에 따라, 소자에서 요구되는 전류를 이런 저항층(14)의 전기적 성질과 두께를 고려하여 사용되어져 오고 있으며, 공정상 음극(12)과 이미터(16) 재료와의 화학적 선택비도 고려되고 있다. 예를 들어, 이미터(16)에서 방출되는 전류가 1 ㎂/tip 정도로 많은 경우 전면적에 걸져 저항층을 ㎛ 정도로 두껍게 설계할 수 있다. 그러나, 이미터(16)에서 방출되는 전류가 많지 않은 경우 저항층(14)의 두께 뿐만 아니라 구조설계를 해야하기 때문에 공정이 복잡해지거나 공정 마진(Margin)에 있어서 여유가 없게 된다.Here, the resistive layer 14 must consider the thickness and resistivity of the resistive layer 14 when designing the device to control the amount of electrons that are electrically emitted, and must select a resistive layer material in the process. In general, as the material of the resistive layer 14, a material having a specific resistance of 100 μm cm to several μm cm, such as amorphous silicon (a-Si), silicon carbide (SiC), and tantalum nitride (TaN), is used. Accordingly, the current required in the device has been used in consideration of the electrical properties and thickness of the resistive layer 14, and the chemical selectivity between the cathode 12 and the emitter 16 material in the process is also considered. For example, when the current emitted from the emitter 16 is about 1 mA / tip, the resistive layer may be designed to be thick enough to cover the entire area. However, when there is not much current emitted from the emitter 16, the structure is designed as well as the thickness of the resistance layer 14, so that the process becomes complicated or there is no margin in the process margin.
따라서, 본 발명의 목적은 저항층과 팁구조물을 같은 재료로 사용함으로써공정수를 줄여 재료손실을 줄일 수 있고 공정효율을 향상시킬 수 있는 전계방출소자와 그 제조방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a field emission device and a method of manufacturing the same, which can reduce the number of processes by reducing the number of processes and improve the process efficiency by using the same resistance layer and the tip structure.
본 발명의 다른 목적은 이미터 팁의 열적, 화학적 안정성을 보다 강화시켜 이미터의 수명을 연장시킬 수 있는 전계방출소자와 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a field emission device and a method of manufacturing the same, which can extend the life of the emitter by further strengthening the thermal and chemical stability of the emitter tip.
도 1은 전계방출디스플레이의 기본구조를 나타내는 단면도.1 is a cross-sectional view showing the basic structure of the field emission display.
도 2a 내지 도 2g는 종래의 전계방출소자 제조방법을 단계적으로 나타내는 단면도.2A to 2G are cross-sectional views showing a conventional field emission device manufacturing method step by step.
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 전계방출소자 제조방법을 단계적으로 설명하기 위한 단면도.3A to 3E are cross-sectional views for explaining a method of manufacturing a field emission device in accordance with an embodiment of the present invention.
도 4는 본 발명의 실시 예에 따른 전계방출소자를 나타낸 단면도.4 is a cross-sectional view showing a field emission device according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
10, 34 : 하부기판 12, 36 : 음극10, 34: lower substrate 12, 36: cathode
14, 38B : 저항층 16, 38A : 이미터14, 38B: resistive layer 16, 38A: emitter
18, 42 : 절연층 20, 44 : 게이트전극18, 42 insulation layer 20, 44 gate electrode
22 : 하판 24 : 상부기판22: lower board 24: upper board
26 : 양극 28 : 형광체26: anode 28: phosphor
30 : 상판 32, 40 : 하드마스크30: top 32, 40: hard mask
32A, 40A : 하드마스크패턴 16A, 46 : 이미터물질층32A, 40A: hard mask pattern 16A, 46: emitter material layer
38 : 저항 및 이미터 물질층38: layer of resistance and emitter material
상기 목적들을 달성하기 위하여, 본 발명에 따른 전계방출소자는 음극이 형성된 기판위에 전류의 공급을 제한하여 일정한 전류가 공급되게 하는 저항층과 그 저항층 위에 전자방출을 위한 이미터 팁이 일체로 이루어진 이미터부와, 이미터부의 전자방출량을 조절하는 게이트전극과, 게이트전극과 이미터부의 절연을 위한 절연막을 구비하는 것을 특징으로 한다.In order to achieve the above objects, the field emission device according to the present invention is made of a resistor layer for limiting the supply of current on the substrate on which the cathode is formed so that a constant current is supplied and an emitter tip for emitting electrons on the resistor layer. And an emitter portion, a gate electrode for controlling the electron emission amount of the emitter portion, and an insulating film for insulating the gate electrode and the emitter portion.
본 발명에 따른 전계방출소자 제조방법은 기판위에 음극을 형성하는 단계와, 음극이 형성된 기판위에 전류공급제한을 위한 저항층을 증착하는 단계와, 저항층을 하드마스크패턴을 이용하여 부분적으로 에칭하여 전자방출을 위한 선단을 가진 이미터 팁을 상기 저항층에 일체로 형성하는 단계와, 저항층과 이미터 팁이 일체로 이루어진 이미터부 상에 상기 이미터 팁을 둘러싸는 형태의 절연막과 게이트전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 한다.The method of manufacturing a field emission device according to the present invention comprises the steps of forming a cathode on a substrate, depositing a resistance layer for limiting current supply on the substrate on which the cathode is formed, and partially etching the resistance layer using a hard mask pattern. Integrally forming an emitter tip having a tip for emitting electrons to the resistive layer, and forming an insulating film and a gate electrode surrounding the emitter tip on an emitter portion in which the resistive layer and the emitter tip are integrally formed. It characterized in that it comprises the step of forming in turn.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예를 도 3a 내지 도 4를 참조하여 상세하게설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3A to 4.
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 전계방출소자 제조방법을 단계적으로 설명하기 위한 단면도를 도시한 것이다.3A to 3E are cross-sectional views for explaining step-by-step a method for manufacturing a field emission device according to an embodiment of the present invention.
도 3a를 참조하면, 임의의 기판(34) 상에 음극(36)과 저항 및 이미터 물질층(38) 및 하드마스크(40)가 순차적으로 적층되어 있다. 기판(34)의 재질로는 소다-라임(Soda-lime) 유리나 실리콘(Si) 웨이퍼가 이용된다. 음극(36)은 기판(34) 상에 전극물질층을 소정의 두께로 형성한 다음 포토작업을 통해 패터닝함으로써 원하는 형태로 패턴화되게 된다. 예컨대, 기판(34)의 재질로 소다-라임 유리를 사용하는 경우 기판(34)을 희석된 불산(HF) 용액과 증류수로 세척한 다음 그 위에 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr) 등의 전극물질층을 스퍼터나 진공증착법을 이용하여 약 2000Å 정도의 두께로 형성한다. 만약 전극물질층과 유리기판(34)과의 밀착력이 좋지 않을 경우 유리기판(34)의 표면을 스퍼터 에칭한 후 티탄(Ti)을 하지막으로 약 500Å 정도까지 전극물질층 보다 먼저 증착한다. 그 다음, 포토작업을 통하여 전극물질층을 패터닝함으로써 원하는 형태의 음극(36)이 형성되게 된다. 이어서, 음극(36)이 형성된 유리기판(34) 상에 후공정에 의해 저항층과 이미터 팁이 형성될 저항 및 이미터 물질층(38)을 형성한다. 이 저항 및 이미터 물질층(38)으로 사용되는 재료로서 이미 기존공정이 확립되어 있는 비정질 실리콘(a-Si)을 사용하면 원하는 뾰족한 팁선단을 갖는 이미터로 쉽게 에칭할 수 있다. 이후 저항 및 이미터 물질층(38)을 원하는 형상으로 에칭하기 위해서 저항 및 이미터 물질층(38)과 화학적 에칭시 선택비를 고려한 하드마스크(40)가 저항 및이미터 물질층(38) 상에 2000∼4000Å 정도의 두께로 증착된다. 이 하드마스크(40)의 재료는 하부의 저항 및 이미터 물질층(38)의 재료 따라 달라진다. 예를 들어, 저항 및 이미터 물질층(32)의 재료가 실리콘(Si) 혹은 일반금속인 경우 산화규소(SiO2), 질화규소(Si3N4) 등과 같은 재질이 이용된다.Referring to FIG. 3A, a cathode 36, a resistor and emitter material layer 38, and a hard mask 40 are sequentially stacked on an arbitrary substrate 34. As the material of the substrate 34, soda-lime glass or silicon (Si) wafer is used. The cathode 36 is patterned to a desired shape by forming an electrode material layer on the substrate 34 to a predetermined thickness and then patterning the same through a photo operation. For example, when using soda-lime glass as the material of the substrate 34, the substrate 34 is washed with dilute hydrofluoric acid (HF) solution and distilled water, and then aluminum (Al), molybdenum (Mo), and chromium (Cr) are disposed thereon. Layer of electrode material is formed to a thickness of about 2000 [mu] s using sputtering or vacuum deposition. If the adhesion between the electrode material layer and the glass substrate 34 is not good, the surface of the glass substrate 34 is sputter-etched, and titanium (Ti) is deposited before the electrode material layer to about 500 kPa with an underlying film. Then, the cathode 36 having a desired shape is formed by patterning the electrode material layer through photo work. Subsequently, a resist and emitter material layer 38 on which the resist layer and the emitter tip are to be formed is formed on the glass substrate 34 on which the cathode 36 is formed by a post process. As the material used for this resistance and emitter material layer 38, amorphous silicon (a-Si), which has already been established in the existing process, can be easily etched into an emitter having a desired sharp tip tip. Then, in order to etch the resistive and emitter material layer 38 into a desired shape, a hard mask 40 considering the selectivity during the chemical etching with the resistive and emitter material layer 38 is formed on the resistive and emitter material layer 38. Is deposited to a thickness of about 2000 to 4000 mm 3. The material of this hardmask 40 depends on the underlying resistance and the material of the emitter material layer 38. For example, when the material of the resistor and emitter material layer 32 is silicon (Si) or a general metal, a material such as silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), or the like is used.
이 하드마스크(40)는 아래의 저항 및 이미터 물질층(38)을 에칭하여 팁을 형성하기 위하여 포토작업을 통해 패터닝됨으로써 도 4b에 도시된 바와 같이 원하는 형태의 하드마스크패턴(40A)이 형성되게 된다. 이 하드마스크패턴(40A)은 습식(Wet) 또는 건식(Dry) 에칭에 의해 형성될 수 있지만 전계방출소자에서의 구조적인 특성상 뾰족한 팁을 얻기 위해 하드마스크패턴(40A)를 정확하게 패터닝하는 것이 중요하다.The hard mask 40 is patterned by photo work to etch the resistive and emitter material layer 38 below to form a tip, thereby forming a hard mask pattern 40A of a desired shape as shown in FIG. 4B. Will be. The hard mask pattern 40A may be formed by wet or dry etching, but it is important to accurately pattern the hard mask pattern 40A in order to obtain a sharp tip due to the structural characteristics of the field emission device. .
이러한 하드마스크패턴(40A)를 통해 저항 및 이미터 물질층(38)을 에칭함으로써 도 3c에 도시된 바와 같이 하드마스크패턴(40A) 아래에 팁 형상의 이미터(38A)와 저항층(38B)이 형성되게 된다. 이미터 팁(38A)은 하드마스크패턴(40A)을 이용하여 저항 및 이미터 물질층(38)을 절반정도의 깊이만큼 에칭함으로써 형성된다. 이미터 팁(38A)은 기존 실리콘 팁의 에칭방법에서와 같이 이미 기존공정이 확립되어 있는 통상의 에칭방법으로 하드마스크 패턴(40A)의 아래로 언더컷되게 에칭함으로써 형성할 수 있고, 이미터(38A)의 경사도는 에칭 조건을 조절하여 최적으로 설정하여 형성할 수 있다.By etching the resist and emitter material layer 38 through the hard mask pattern 40A, the tip-shaped emitter 38A and the resistive layer 38B beneath the hard mask pattern 40A as shown in FIG. 3C. Will be formed. Emitter tip 38A is formed by etching resist and emitter material layer 38 by half depth using hardmask pattern 40A. The emitter tip 38A can be formed by etching undercut the hard mask pattern 40A by a conventional etching method in which an existing process is already established, as in the etching method of a conventional silicon tip, and the emitter 38A ) Can be formed by optimally adjusting the etching conditions.
그리고, 저항 및 이미터 물질층(38)에서 이미터 팁(38A) 형성시 에칭되지 않은 아랫부분이 저항층(38B) 역할을 하게 된다. 이 경우, 하드마스크패턴(40A)은 후공정에서 게이트전극을 형성할 때 마스크로 이용되기 때문에 형상 그대로 유지해야만 한다.In addition, an unetched lower portion of the resistor and emitter material layer 38 serves as the resistor layer 38B when the emitter tip 38A is formed. In this case, since the hard mask pattern 40A is used as a mask when forming the gate electrode in a later step, the hard mask pattern 40A must be kept in shape.
그리고, 도 3d에 도시된 바와 같이 하드마스크패턴(40A) 및 노출된 저항층(38B) 상에 절연막(42) 및 게이트전극(44)이 순차적으로 형성되게 된다. 이 절연막(42)과 게이트전극(44)은 직진성을 갖는 진공증착(Evapor) 장비를 이용한 증착공정에 의해 노출된 저항층(38B) 및 하드마스크패턴(40A)의 상부에 형성되게 된다. 여기서, 절연막(42)는 이미터(38A)와 게이트전극(44)의 절연을 위해 절연파괴 전압을 견디는 재료가 선택되어야 하고, 게이트전극(44)은 음극(36)과의 화학적 선택비를 고려하여 음극(36) 재료와는 다른 물질을 사용하는 것이 바람직하다. 또한, 게이트전극(44)은 일반 전자소자 등과 같이 전극으로 사용되므로 비저항이 낮은 금속을 이용한다. 예컨데, 절연막(42)의 재료로는 산화규소(SiO2), SiO 등이 이용되고, 게이트전극(44)의 재료로는 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 등이 이용되게 된다.3D, the insulating film 42 and the gate electrode 44 are sequentially formed on the hard mask pattern 40A and the exposed resistance layer 38B. The insulating layer 42 and the gate electrode 44 are formed on the resistive layer 38B and the hard mask pattern 40A exposed by a deposition process using a vacuum evaporation apparatus having straightness. Here, the insulating film 42 should be selected from a material that withstands the breakdown voltage to insulate the emitter 38A and the gate electrode 44, the gate electrode 44 considering the chemical selectivity with respect to the cathode 36 Therefore, it is preferable to use a material different from the material of the cathode 36. In addition, since the gate electrode 44 is used as an electrode like a general electronic device, a metal having a low specific resistance is used. For example, silicon oxide (SiO 2), SiO, or the like is used as the material of the insulating film 42, and chromium (Cr), aluminum (Al), molybdenum (Mo), or the like is used as the material of the gate electrode 44. .
최종적으로, 하드마스크패턴(40A)을 에칭용액에 담궈 그 위의 절연막(42)과 게이트전극(44)과 함께 제거함으로써 도 3e에 도시된 바와 같은 기판(34) 위에 순차적으로 적층된 음극(36)과 저항층(38B) 및 이미터 팁(38A)과, 이미터 팁(38A) 주면의 저항층(38B) 위에 적층된 절연막(42)과 게이트전극(44)을 구비하는 전계방출소자의 하판을 완성할 수 있게 된다. 그리고, 마지막 공정으로 전극(36, 44)에 전압을 가하면서 열처리를 행하면 팁(38A)안정화에 기여할 수 있게 된다.Finally, the negative electrode 36 sequentially stacked on the substrate 34 as shown in FIG. 3E by dipping the hard mask pattern 40A in an etching solution and being removed together with the insulating film 42 and the gate electrode 44 thereon. ), A bottom plate of the field emission device having a resistance layer 38B and an emitter tip 38A, and an insulating film 42 and a gate electrode 44 stacked on the resistance layer 38B on the main surface of the emitter tip 38A. You will be able to complete In the last step, heat treatment is performed while applying voltage to the electrodes 36 and 44, which contributes to stabilization of the tip 38A.
이러한 과정에 의해 제작된 전계방출소자는 음극(36)으로부터 저항층(38B)이면서 팁구조물인 이미터(38A)를 통하여 항상 일정한 전류를 공급받게 되고, 팁(38A) 선단부로부터 진공중으로 전자가 방출되게 된다. 방출된 전자는 소자 상부인 형광체쪽으로 이끌리게 된다. 방출되는 전류의 양은 게이트전극(44)에 인가되는 전압으로 조절되며 상부의 양극은 방출된 전자를 가속시키는 역할을 하게 된다.The field emission device fabricated by this process always receives a constant current from the cathode 36 through the emitter 38A, which is a resistive layer 38B, and a tip structure, and electrons are emitted from the tip of the tip 38A into vacuum. Will be. The emitted electrons are attracted toward the phosphor, which is the top of the device. The amount of emitted current is controlled by the voltage applied to the gate electrode 44, and the upper anode serves to accelerate the emitted electrons.
도 4는 본 발명의 다른 실시 예에 따른 전계방출소자 제조방법을 설명하기 위한 단면도이다.4 is a cross-sectional view illustrating a method of manufacturing a field emission device according to another exemplary embodiment of the present invention.
도 4는 앞서 설명한 제조방법과의 차이점만을 나타낸 것으로서, 이미터 팁(38A)의 열적, 화학적 안정성을 강화하기 위하여 이미터 팁(38A) 및 저항층(38B)의 표면에 이미터물질층(46)이 더 코팅되게 된다. 이 이미터물질층(46)은 도 3c에서 하드마스크패턴(40A)을 이용하여 저항 및 이미터 물질층(38)을 에칭한 후 다음의 절연막(42)을 형성하기 전에 이미터 팁(38A)과 저항층(38B)의 표면에 코팅함으로써 형성되게 된다. 또한, 이미터물질층(46)의 재료로서 잔류가스와의 화학적 반응(대부분 산소로 인한 산화)으로 팁이 열화될 우려가 있으므로 팁열화에 강하면서 진공증착할 수 있는 내열재료 즉, 몰리브덴(Mo), 텅스텐(W), 탄탈(Ta) 등을 이용할 수 있다. 특히, 이러한 내열재료는 금속의 성질도 가지고 있으므로 팁 첨단에서 발생될 수 있는 열을 발산할 수 있는 열전도도를 가지고 있어서 유리하다.4 illustrates only the differences from the manufacturing method described above, in order to enhance the thermal and chemical stability of the emitter tip 38A, the emitter material layer 46 on the surface of the emitter tip 38A and the resistive layer 38B. ) Will be coated more. This emitter material layer 46 is then etched using the hard mask pattern 40A in FIG. 3C to etch the resistor and emitter material layer 38 and before forming the next insulating film 42. And the surface of the resistive layer 38B. In addition, as the material of the emitter material layer 46, the tip may deteriorate due to chemical reaction with residual gas (mostly, oxidation due to oxygen), and thus, a heat-resistant material that is resistant to tip deterioration and may be vacuum deposited, that is, molybdenum (Mo). ), Tungsten (W), tantalum (Ta), and the like. In particular, the heat-resistant material is also advantageous because it has the properties of the metal has a thermal conductivity that can dissipate heat that can be generated at the tip tip.
결과적으로, 본 발명에 따른 전계방출소자는 기존의 전계방출소자와는 달리 저항층을 이미터층과 따로 두지 않게 설계되어 있고 이미터물질을 팁부위에 다시코팅함으로써 보다 열적, 화학적 안정성이 강화될 수 있게 된다.As a result, the field emission device according to the present invention is designed so that the resistive layer is not separated from the emitter layer, unlike the existing field emission device, and the thermal and chemical stability can be enhanced by recoating the emitter material on the tip. Will be.
상술한 바와 같이, 본 발명에 따른 전계방출소자와 그 제조방법에 의하면 저항층과 이미터를 같은 재료로 사용하여 저항층의 역할을 수행함과 아울러 이미터로 사용됨으로써 재료손실을 줄일 수 있게 된다. 나아가, 공정을 보다 단축하여 작업효율을 높일 수 있게 된다. 또한, 본 발명에 따른 전계방출소자와 그 제조방법은 여러 전계방출소자의 이미터 형태와 상관없이 적용될 수 있으므로 공정마진의 여유를 갖게 된다. 더불어, 본 발명에 따른 전계방출소자와 그 제조방법에 의하면 저항층과 이미터의 수명을 고려하여 잔류가스와의 화학적 반응성이 적은 물질을 코팅하여 사용할 수 있으므로 보다 열적, 화학적 안정성을 강화시킬 수 있게 된다.As described above, according to the field emission device and the method of manufacturing the same according to the present invention, by using the resistive layer and the emitter as the same material, the role of the resistive layer and the emitter can be used to reduce the material loss. In addition, it is possible to shorten the process to increase the work efficiency. In addition, the field emission device and the method of manufacturing the same according to the present invention can be applied irrespective of the type of emitter of the various field emission device has a margin of process margin. In addition, the field emission device and the manufacturing method according to the present invention can be used by coating a material having a low chemical reactivity with the residual gas in consideration of the life of the resistive layer and the emitter to enhance the thermal and chemical stability do.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0049571A KR100352972B1 (en) | 1998-11-18 | 1998-11-18 | Field Emission Devices and Fabrication Methods thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0049571A KR100352972B1 (en) | 1998-11-18 | 1998-11-18 | Field Emission Devices and Fabrication Methods thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000032934A KR20000032934A (en) | 2000-06-15 |
| KR100352972B1 true KR100352972B1 (en) | 2003-02-05 |
Family
ID=19558871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0049571A KR100352972B1 (en) | 1998-11-18 | 1998-11-18 | Field Emission Devices and Fabrication Methods thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100352972B1 (en) |
-
1998
- 1998-11-18 KR KR10-1998-0049571A patent/KR100352972B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000032934A (en) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6607930B2 (en) | Method of fabricating a field emission device with a lateral thin-film edge emitter | |
| US7268480B2 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| KR100235212B1 (en) | A field emission cathode and maunfacture thereof | |
| JP3066573B2 (en) | Field emission display device | |
| JP2002093307A (en) | Electron emission device and manufacturing method of the same, electron source and image forming apparatus | |
| KR100352972B1 (en) | Field Emission Devices and Fabrication Methods thereof | |
| JP2852356B2 (en) | Field emitter surface modification method | |
| JP3033178B2 (en) | Field emission type emitter | |
| US6426233B1 (en) | Uniform emitter array for display devices, etch mask for the same, and methods for making the same | |
| KR100290303B1 (en) | Field Emission Device | |
| KR100290141B1 (en) | Field emitter and its manufacturing method | |
| KR100724369B1 (en) | Field emission device with ultraviolet protection layer and manufacturing method thereof | |
| JP2003016918A (en) | Electron emitting element, electron source, and image forming device | |
| KR100323979B1 (en) | Field Emission Devices and Fabrication Methods thereof | |
| JP2002203469A (en) | Cold cathode electronic device | |
| KR100357832B1 (en) | Method of Fabricating Focusing Device in Field Emission Display | |
| KR100405971B1 (en) | Structure and formation method for focusing electrode in field emssion display | |
| KR0154562B1 (en) | Method of manufacturing field emitter having diamond-type carbon tip for field emission display | |
| JP2002093308A (en) | Electron emission device, electron source, image forming apparatus, and manufacturing method of electron emission element | |
| KR100370246B1 (en) | Field emission display | |
| JPH11162326A (en) | Field electron-emission element | |
| KR19990027719A (en) | Manufacturing method of diamond-like carbon emitter tip for field emission display device | |
| KR100254674B1 (en) | Resistive layer for field emission display | |
| JP2005116231A (en) | Manufacturing method of cold cathode field electron emission display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070629 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |