KR100290136B1 - Method for fabricating field emission display device - Google Patents
Method for fabricating field emission display device Download PDFInfo
- Publication number
- KR100290136B1 KR100290136B1 KR1019980020020A KR19980020020A KR100290136B1 KR 100290136 B1 KR100290136 B1 KR 100290136B1 KR 1019980020020 A KR1019980020020 A KR 1019980020020A KR 19980020020 A KR19980020020 A KR 19980020020A KR 100290136 B1 KR100290136 B1 KR 100290136B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- insulating layer
- metal layer
- pattern
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
- H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/0439—Field emission cathodes characterised by the emitter material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
- H01J2329/4604—Control electrodes
- H01J2329/4608—Gate electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
- H01J2329/4669—Insulation layers
Abstract
Description
본 발명은 전계방출 디스플레이 장치에 관한 것으로, 특히 저전압하에서 높은 전류밀도를 얻을 수 있는 다이아몬드 박막을 이용한 전계방출 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display device, and more particularly, to a field emission device using a diamond thin film capable of obtaining a high current density under low voltage, and a manufacturing method thereof.
최근들어, 전계방출 디스플레이(Field Emission Display; 이하, FED라 한다)는 우수한 디스플레이 특성 및 제조가격의 경쟁력 등의 이점으로 인하여 차세대 평면 디스플레이 장치로 응용하기 위한 연구가 활발히 진행되고 있다. 이 FED는 전계방출 소자로부터 방출된 전자를 형광체에 충돌시켜 발생되는 빛을 이용하여 화상을 디스플레이하게 된다. 이러한 FED에 이용되는 전계방출 소자, 즉 전계방출 이미터로는 팁형상의 이미터와, 평면상의 다이아몬드 박막이나 다이아몬드상 카본 박막을 이용한 이미터가 주로 사용되고 있다.In recent years, field emission displays (hereinafter referred to as FEDs) are being actively researched for application to next-generation flat panel display devices due to advantages such as excellent display characteristics and manufacturing cost competitiveness. The FED displays an image using light generated by colliding electrons emitted from the field emission device with the phosphor. As a field emission element used for such an FED, that is, a field emission emitter, a tip-shaped emitter and an emitter using a flat diamond thin film or diamond-like carbon thin film are mainly used.
여기서, 팁형상의 이미터는 현재 FED 제품에 가장 많이 응용되고 있는 이미터로서 소위 스핀트법이라 불리우는 회전증착법에 의해 형성되어진다.Here, the tip-shaped emitter is the most widely applied emitter in FED products and is formed by a rotary deposition method called a spin method.
도 1a 내지 도 1d를 참조하면, 팁형상의 이미터를 제조하는 공정을 단계적으로 설명하는 단면도가 도시되어 있다.1A-1D, a cross-sectional view illustrating in stages a process of making a tip shaped emitter is shown.
도 1a를 참조하면, 유리기판(10) 상에 이미터 전극(12), 저항층(14), 절연패턴(16) 및 게이트 패턴(18)이 순차적으로 적층된 구조가 도시되어 있다. 이미터전극(12) 및 저항층(14)은 일반적인 코팅공정에 의해 유리기판(10) 상에 순차적으로 적층된다. 절연패턴(16)과 게이트패턴(18)은 저항층(14) 위에 절연물질층 및 게이트물질층을 순차적으로 적층한 후 포토리소그라피 공정에 의해 게이트층과 절연층을 순차적으로 패턴화함으로써 형성되어 도 1a에 도시된 바와 같이 팁이 형성될 공간(a)을 마련하게 된다. 그 다음, 도 1b에 도시된 바와 같이 유리기판(10)을 회전시키면서 금속입자를 소정의 각도(예컨대, 15°)로 입사시켜 게이트패턴(18)의 표면에 증착시킴으로써 게이트패턴(18)에 대응하여 개구부를 갖는 분리층(20)이 형성된다. 이어서, 도 1c에 도시된 바와 같이 기판(10)을 회전시키면서 팁물질을 수직방향으로 입사 및 증착시킴에 따라 분리층(20)의 표면에는 개구부를 줄이는 형태로 팁물질층(22)이 형성되고 저항층(14) 위의 팁형성공간(a)에는 원추형의 팁, 즉 이미터(20a)가 형성되게 된다. 그리고, 게이트패턴(16)을 보호하기 위하여 형성된 분리층(20)과 그 위에 형성된 팁물질층(22)을 제거함으로써 도 1d에 도시된 바와 같이 원추형의 팁(22a)이 형성된 전계방출 이미터 어래이(FEA)를 완성하게 된다.Referring to FIG. 1A, a structure in which an emitter electrode 12, a resistance layer 14, an insulating pattern 16, and a gate pattern 18 are sequentially stacked on a glass substrate 10 is illustrated. The emitter electrode 12 and the resistive layer 14 are sequentially stacked on the glass substrate 10 by a general coating process. The insulating pattern 16 and the gate pattern 18 may be formed by sequentially stacking an insulating material layer and a gate material layer on the resistive layer 14, and then sequentially patterning the gate layer and the insulating layer by a photolithography process. As shown in 1a, a space a in which the tip is to be formed is provided. Next, as shown in FIG. 1B, metal particles are incident at a predetermined angle (for example, 15 °) while rotating the glass substrate 10 to correspond to the gate pattern 18 by depositing it on the surface of the gate pattern 18. Thus, a separation layer 20 having an opening is formed. Subsequently, as shown in FIG. 1C, as the tip material is incident and deposited in the vertical direction while rotating the substrate 10, the tip material layer 22 is formed on the surface of the separation layer 20 to reduce the opening. In the tip forming space a on the resistive layer 14, a conical tip, that is, an emitter 20a is formed. Then, by removing the separation layer 20 formed to protect the gate pattern 16 and the tip material layer 22 formed thereon, a field emission emitter array having a conical tip 22a as shown in FIG. (FEA) is completed.
그런데, 상술한 이미터 제조방법은 회전증착공정을 이용하고 팁의 형상을 조절하기 위해서 입사각도를 적절하게 조절해야 하는 점등과 같이 제조공정의 제어가 어렵고 대면적화에 부적합하다는 문제점이 있다. 또한, 팁을 이루는 물질로는 몰리브덴(Mo) 등과 같은 금속이 주로 이용되는데 이 금속물질의 화학적 안정성이 문제가 되고 있다.However, the above-described emitter manufacturing method has a problem in that it is difficult to control the manufacturing process and is unsuitable for large area, such as lighting to use the rotational deposition process and appropriately adjust the incidence angle in order to adjust the shape of the tip. In addition, as the material forming the tip, a metal such as molybdenum (Mo) is mainly used, and the chemical stability of the metal material becomes a problem.
도 2a 내지 도 2e를 참조하면, 트랜스퍼 몰드(Transfer Mold)법에 의한 이미터 팁을 제조방법을 단계적으로 설명하는 단면도가 도시되어 있다.2A to 2E, there is shown a cross-sectional view illustrating a method of manufacturing an emitter tip by a transfer mold method step by step.
먼저, 도 2a에 도시된 바와 같이 실리콘기판을 식각하여 원추형의 홈이 형성된 실리콘 몰드(24)를 마련하고, 도 2b에 도시된 바와 같이 실리콘 몰드(24)의 식각부위에 다이아몬드나 기타 팁을 이루는 물질층(26)을 형성한다. 이어서, 도 2c 및 도 2d에 도시된 바와 같이 팁물질층(26) 상에 이미터전극(28)을 형성하고, 이미터전극(28) 상에 유리기판(30)을 접합시킨다. 그리고, 도 2e에 도시된 바와 같이 팁물질층(26) 하부의 실리콘 몰드(24)를 식각공정에 의해 제거해내어 전계방출 이미터를 완성한다.First, as shown in FIG. 2A, the silicon substrate is etched to prepare a silicon mold 24 having a conical groove, and as shown in FIG. 2B, a diamond or other tip is formed on the etched portion of the silicon mold 24. The material layer 26 is formed. Next, as shown in FIGS. 2C and 2D, the emitter electrode 28 is formed on the tip material layer 26, and the glass substrate 30 is bonded to the emitter electrode 28. As shown in FIG. 2E, the silicon mold 24 under the tip material layer 26 is removed by an etching process to complete the field emission emitter.
도 3a 내지 도 3f를 참조하면, 또 다른 이미터 제조공정으로 일본특허 평9-259740에 개시된 전계방출이미터 제조공정을 단계적으로 설명하기 위한 단면도가 도시되어 있다.3A to 3F, there is shown a cross-sectional view for explaining step by step a field emission emitter manufacturing process disclosed in Japanese Patent Laid-Open No. 9-259740 as another emitter manufacturing process.
도 3a에 있어서, 실리콘기판의 표면만을 산화시켜 형성된 산화막을 적절하게 패턴화 한후, 이 산화막패턴(34)를 이용하여 실리콘기판을 식각함으로써 삼각형상의 홈이 형성된 실리콘 몰드(32)를 마련한다. 그 다음, 실리콘몰드(32)를 소정의 각도로 기울여 회전시키면서 보론이온을 주입하여 도 3b에 도시된 바와 같이 실리콘몰드(32)의 상부에 게이트전극(36)을 이루는 보론확산층을 형성한다. 이 게이트전극(36)의 표면을 산화시켜 도 3c에 도시된 바와 같이 균일한 두께의 절연층(38)을 형성한다. 이어서, 이 절연층(38) 상에 팁물질층을 형성함으로써 도 3d에 도시된 바와 같이 이미터전극(40)과, 실리콘몰드(32)의 홈에 대응하는 팁(40a)이 형성되게 된다. 그리고, 도 3e에 도시된 바와 같이 이미터전극(40)의 표면에 유리기판(42)을 접착한다. 끝으로, 도 3e에 있어서 게이트전극(36) 상부의 실리콘몰드(32)만을 선택적으로 제거하게 된다. 결과적으로, 도 3f에 도시된 바와 같이 유리기판(42) 상에 순차적으로 형성된 이미터전극(40) 및 이미터 팁(40a)과, 이미터 팁(40a)의 경사면을 포획하는 형태로 순차적으로 적층된 절연층(38)과 게이트전극(36)으로 이루어진 이미터 어래이를 완성한다.In FIG. 3A, after the oxide film formed by oxidizing only the surface of the silicon substrate is appropriately patterned, the silicon substrate 32 is formed by etching the silicon substrate using the oxide film pattern 34 to form a triangular groove. Next, boron ions are injected while rotating the silicon mold 32 at a predetermined angle to form a boron diffusion layer forming the gate electrode 36 on the silicon mold 32 as shown in FIG. 3B. The surface of the gate electrode 36 is oxidized to form an insulating layer 38 having a uniform thickness as shown in FIG. 3C. Subsequently, by forming a tip material layer on the insulating layer 38, as shown in FIG. 3D, the emitter electrode 40 and the tip 40a corresponding to the groove of the silicon mold 32 are formed. Then, the glass substrate 42 is bonded to the surface of the emitter electrode 40 as shown in FIG. Finally, in FIG. 3E, only the silicon mold 32 on the gate electrode 36 is selectively removed. As a result, as shown in FIG. 3F, the emitter electrode 40 and the emitter tip 40a sequentially formed on the glass substrate 42 and the inclined surfaces of the emitter tip 40a are sequentially captured. An emitter array consisting of the stacked insulating layer 38 and the gate electrode 36 is completed.
그런데, 상기 실리콘 몰드를 이용한 이미터 제조방법들은 기판의 재질이 실리콘으로 한정되게 되고 실리콘기판의 식각을 정밀히 조절해내야 할 뿐만 아니라 최종적으로 실리콘기판을 제거해내어야 하므로 양산 및 대면적화에 적합하지 않다는 문제점이 있다. 특히, 도 3에 도시된 이미터 제조공정은 산화막 및 보론층의 확산두께 등을 정밀하게 제어해야 하는 어려움이 있다.However, the method of manufacturing the emitter using the silicon mold is not suitable for mass production and large area because the material of the substrate is limited to silicon and the silicon substrate must be precisely controlled and the silicon substrate must be finally removed. There is this. In particular, the emitter manufacturing process shown in FIG. 3 has a difficulty in precisely controlling the diffusion thickness of the oxide film and the boron layer.
또한, 상술한 팁형상의 이미터는 전계방출의 효율이 좋은 이점을 가진 반면에 화학적으로 불안정하다는 단점을 가지고 있다. 다시 말하여, 팁의 재질로는 통상 상대적으로 견고하고 제작이 용이한 금속, 즉 몰리브덴(Mo), 실리콘(Si) 등을 이용하는데 이 금속재질들은 팁상태에서 화학적으로 불안정한 단점을 가지고 있다. 이로 인하여, 화학적으로 안정한 특성을 가짐과 아울러 팁상태뿐만 아니라 평면상태에서도 낮은 인가전압으로 전자방출이 일어나는 다이아몬드나 다이아몬드상 카본을 이용하여 이미터를 구현하는 방식이 시도되고 있다. 특히, 이 다이아몬드나 다이아몬드상 카본은 화학적 안정성이 우수하므로 초기의 전자방출 효율을 보다 안정하게 유지할 수 있는 이점을 가지고 있다.In addition, the tip-type emitter described above has the disadvantage of being chemically unstable while having a good field emission efficiency. In other words, as a tip material, a metal that is relatively rigid and easy to manufacture, such as molybdenum (Mo) and silicon (Si), is generally used. These metal materials have disadvantages of being chemically unstable in the tip state. For this reason, a method of implementing an emitter using diamond or diamond-like carbon having chemically stable characteristics and electron emission at a low applied voltage in a planar state as well as a tip state has been attempted. In particular, the diamond or diamond-like carbon is excellent in chemical stability and has the advantage of maintaining the initial electron emission efficiency more stably.
그런데, 이러한 다이아몬드나 다이아몬드상 카본은 화학적 안정성이 우수함에 따라 FED에서 요구하는 미세 패턴화가 어려운 단점이 있다. 다시 말하여 다이아몬드 및 다이아몬드상 카본은 식각이 어려워 원하는 패턴을 얻기가 어렵다. 이로 인하여, 다이아몬드 및 다이아몬드상 카본의 패턴화를 원할하게 하기 위해 기상화학증착전에 원하는 부위만 다이아몬드 미세입자 등으로 전처리하여 증착시에 이부분만 선택적으로 다이아몬드가 형성되도록하여 패턴을 형성하는 방법이 주로 이용되고 있다. 그런데, 기상화학증착법은 비교적 다이아몬드박막 성장에 적합한 방식인 반면에 전자방출특성에 큰 영향을 미치는 막의 표면이 균일하지 못하여 전자방출특성의 제어가 어렵다는 문제점을 지니고 있다. 다시 말하여, 다이아몬드 전자방출 이미터는 전자방출사이트의 불균일로 그 응용에 많은 제약을 받고 있다. 특히, 표면상태의 불균일에 의한 전자방출사이트의 제어에 많은 어려움을 가지고 있다.However, such diamond or diamond-like carbon has a disadvantage in that the fine patterning required by the FED is difficult because of excellent chemical stability. In other words, diamond and diamond-like carbon are difficult to etch, and thus it is difficult to obtain a desired pattern. Therefore, in order to facilitate the patterning of diamond and diamond-like carbon, a method of forming a pattern by pretreating only a desired portion with diamond microparticles or the like before vapor phase chemical vapor deposition and selectively forming only this portion during deposition is mainly used. It is becoming. However, the chemical vapor deposition method has a problem in that it is difficult to control the electron emission characteristic because the surface of the film having a large influence on the electron emission characteristic is not uniform while it is a method suitable for diamond thin film growth. In other words, diamond electron emission emitters are highly limited in their application due to non-uniformity of electron emission sites. In particular, there are many difficulties in controlling the electron emission site by the nonuniformity of the surface state.
도 4를 참조하면, 상술한 다이아몬드박막을 이용한 FED에서 한 셀에 대한 단면도가 도시되어 있다. 도 4에 도시된 FED 셀은 이미터전극(49)에 형성된 다수개의 다이아몬드박막 패턴들(50)과, 상부기판(54)의 저면에 도포된 형광체(52)를 포함한다.4, a cross-sectional view of one cell in the FED using the above-described diamond thin film is shown. The FED cell shown in FIG. 4 includes a plurality of diamond thin film patterns 50 formed on the emitter electrode 49 and the phosphor 52 coated on the bottom surface of the upper substrate 54.
도 4에 도시된 FED 셀에서 이미터전극(49)과 형광체(52)에 형성된 어노드전극 사이에 전압이 인가되면 패턴화된 다이아몬드박막(50)으로부터 전자가 방출된다. 이 방출전자들은 상부에 위치하는 형광체(52)를 때려 빛이 발생되도록 한다. 이와 같이, 현재 이용되고 있는 대부분의 다이아몬드 전자방출 이미터는 도 5에 도시된 바와 같이 기판(48)(또는, 이미터전극) 상의 특정부위(48a)에만 성장된 다이아몬드박막 패턴(50) 표면에서의 전자방출특성을 이용하고 있다.In the FED cell shown in FIG. 4, when a voltage is applied between the emitter electrode 49 and the anode electrode formed on the phosphor 52, electrons are emitted from the patterned diamond thin film 50. These emission electrons strike light at the upper portion of the phosphor 52 to generate light. As such, most of the diamond electron emission emitters currently used are formed on the surface of the diamond thin film pattern 50 grown only on a specific portion 48a on the substrate 48 (or the emitter electrode) as shown in FIG. Electron emission characteristics are used.
그런데, 다이아몬드박막(50)이 성장함에 따라 결정립의 크기가 다르게 성장되어 도 5에 도시된 바와 같이 표면의 날카로운 부위도 불균일하게 분포하게 되므로 표면에서의 균일한 전자방출을 기대하는 것은 어렵다. 또한, 다이아몬드 박막성장이 수백도를 넘는 고온에서 이루어짐에 따라 유리기판을 사용할 수 없으므로 대면적화에 적합하지 않다는 단점이 있다.However, as the diamond thin film 50 grows, the grain size grows differently, and as shown in FIG. 5, the sharp portions of the surface are unevenly distributed, so it is difficult to expect uniform electron emission from the surface. In addition, since diamond thin film growth is performed at a high temperature of more than several hundred degrees, glass substrates cannot be used, which is not suitable for large area.
따라서, 본 발명의 목적은 다이아몬드박막을 원하는 패턴으로 미세화할 수 있는 전계방출 이미터 및 그 제조방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a field emission emitter and a method of manufacturing the same, which can refine a diamond thin film into a desired pattern.
본 발명의 다른 목적은 대면적화가 가능한 고효율의 FED를 구현할 수 있는 전계방출 이미터 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a field emission emitter and a method of manufacturing the same, which can implement a high efficiency FED capable of large area.
본 발명의 또 다른 목적은 다이아몬드박막 패턴의 표면상태가 거의 동일하여 전자방출특성 제어가 용이한 전계방출 이미터 및 그 제조방법을 제공하는 것이다.It is still another object of the present invention to provide a field emission emitter and a method of manufacturing the same, wherein the surface state of the diamond thin film pattern is almost the same and the electron emission characteristic is easily controlled.
본 발명의 또 다른 목적은 제조공정을 단순화하여 제조단가를 저감할 수 있는 전계방출 이미터 및 그 제조방법을 제공하는 것이다.Still another object of the present invention is to provide a field emission emitter and a method of manufacturing the same, which can reduce the manufacturing cost by simplifying the manufacturing process.
도 1a 내지 도 1d는 종래의 팁형상 이미터 제조방법을 단계적으로 설명하는 단면도.1A to 1D are cross-sectional views illustrating a conventional tip-shaped emitter manufacturing method step by step.
도 2a 내지 도 2e는 종래의 트랜스퍼 몰드법에 의한 팁형상 이미터 제조방법을 단계적으로 설명하는 단면도.2A to 2E are cross-sectional views illustrating stepwise methods of manufacturing a tip-shaped emitter by a conventional transfer mold method.
도 3a 내지 도 3f는 종래의 다른 이미터 제조방법을 단계적으로 설명하는 단면도.3A to 3F are cross-sectional views illustrating another conventional emitter manufacturing method step by step.
도 4는 종래의 다이아몬드박막 이미터를 이용한 FED에서 한 셀의 구조를 나타내는 단면도.Figure 4 is a cross-sectional view showing the structure of one cell in the FED using a conventional diamond film emitter.
도 5는 종래의 다이아몬드박막 이미터의 표면을 나타내는 단면도.5 is a cross-sectional view showing a surface of a conventional diamond thin film emitter.
도 6a 내지 도 6e는 본 발명의 제1 실시 예에 따른 다이아몬드 전자방출 이미터 제조방법을 단계적으로 나타내는 단면도.6A through 6E are cross-sectional views illustrating a method of manufacturing a diamond electron emission emitter in accordance with a first embodiment of the present invention.
도 7a 내지 도 7e는 본 발명의 제2 실시 예에 따른 다이아몬드 전자방출 이미터 제조방법을 단계적으로 나타내는 단면도.7A through 7E are cross-sectional views illustrating a method of manufacturing a diamond electron emission emitter according to a second exemplary embodiment of the present invention.
도 8은 본 발명의 제3 실시 예에 따른 다이아몬드 전자방출 이미터의 구조를 나타내는 단면도.8 is a cross-sectional view illustrating a structure of a diamond electron emission emitter according to a third exemplary embodiment of the present invention.
도 9a 내지 도 9e는 본 발명의 제4 실시 예에 따른 다이아몬드 전자방출 이미터 제조방법을 단계적으로 나타내는 단면도.9A to 9E are cross-sectional views illustrating a method of manufacturing a diamond electron emission emitter in accordance with a fourth embodiment of the present invention.
도 10a 내지 도 10g는 본 발명의 제5 실시 예에 따른 다이아몬드 전자방출 이미터 제조방법을 단계적으로 나타내는 단면도.10A to 10G are cross-sectional views illustrating a method of manufacturing a diamond electron emission emitter in accordance with a fifth embodiment of the present invention.
〈도면의 주요부분에 대한 부호의 간단한 설명〉<Brief description of symbols for the main parts of the drawings>
10, 30, 54, 48, 58, 68, 76, 88 : 유리기판10, 30, 54, 48, 58, 68, 76, 88: glass substrate
12 : 저항층 14, 28, 40, 49, 66, 86 : 이미터전극12: resistive layer 14, 28, 40, 49, 66, 86: emitter electrode
16, 56, 62, 82 : 절연층패턴 18, 60a, 72, 74, 80a : 게이트패턴16, 56, 62, 82: insulating layer pattern 18, 60a, 72, 74, 80a: gate pattern
20, 78 : 분리층 22, 26 : 팁물질층20, 78: separation layer 22, 26: tip material layer
22a : 이미터 팁 24, 32 : 실리콘기판22a: emitter tip 24, 32: silicon substrate
50, 64, 70, 84, 84a : 다이아몬드박막50, 64, 70, 84, 84a: diamond thin film
52 : 형광체 48a : 전처리면52 phosphor 48a pretreatment surface
34, 38 : 산화막 36 : 보론확산층34, 38: oxide film 36: boron diffusion layer
60, 80 : 게이트층 78 : 분리층60, 80: gate layer 78: separation layer
상기 목적들을 달성하기 위하여, 본 발명에 따른 전계방출 이미터는 임의의 기판 위에 공통으로 형성된 이미터전극과, 이미터전극 표면에 형성되어 전자를 방출하는 평면형 이미터와, 이미터 상부애 형성되어 전압을 인가하도록 패턴화된 게이트전극과, 이미터와 게이트전극 사이에 형성되도록 패턴화된 절연층을 구비하는 것을 특징으로 한다.In order to achieve the above objects, the field emission emitter according to the present invention comprises an emitter electrode commonly formed on an arbitrary substrate, a planar emitter formed on the emitter electrode surface to emit electrons, and formed above the emitter voltage And a patterned gate electrode formed between the emitter and the gate electrode, the gate electrode patterned to apply the electrode.
본 발명에 따른 전계방출 이미터 제조방법은 제1 기판 상에 게이트층과 절연층패턴을 순차적으로 형성하는 제1 단계와, 절연층패턴이 형성된 게이트층 상에 평면형 이미터를 형성하는 제2 단계와, 이미터 상에 이미터전극과 제2 기판을 순차적으로 형성하는 제3 단계와, 제1 기판을 분리시킨 후 게이트층을 패턴화는 제4 단계를 포함하는 것을 특징으로 한다.The method of manufacturing a field emission emitter according to the present invention includes a first step of sequentially forming a gate layer and an insulating layer pattern on a first substrate, and a second step of forming a planar emitter on a gate layer on which an insulating layer pattern is formed. And a third step of sequentially forming an emitter electrode and a second substrate on the emitter, and a fourth step of patterning the gate layer after separating the first substrate.
또한, 본 발명에 따른 전계방출 이미터 제조방법은 제1 기판 상에 분리금속층을 형성하는 제1 단계와, 분리금속층 상에 게이트패턴과 절연층패턴을 순차적으로 형성하는 제2 단계와, 게이트패턴 및 절연층패턴이 형성된 분리금속층 상에 평면형 이미터를 형성하는 제3 단계와, 이미터 상에 이미터전극과 제2 기판을 순차적으로 형성하는 제4 단계와, 제1 기판을 분리시킨 후 분리금속층을 식각하는 제5 단계를 포함하는 것을 특징으로 한다.In addition, the method for manufacturing a field emission emitter according to the present invention includes a first step of forming a separation metal layer on a first substrate, a second step of sequentially forming a gate pattern and an insulating layer pattern on the separation metal layer, and a gate pattern. And a third step of forming a planar emitter on the separation metal layer on which the insulating layer pattern is formed, a fourth step of sequentially forming the emitter electrode and the second substrate on the emitter, and separating and separating the first substrate. And a fifth step of etching the metal layer.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시예를 도 6 내지 도 10 를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 6 to 10.
도 6a 내지 도 6e는 본 발명의 제1 실시 예에 따른 다이아몬드 전자방출 이미터를 제조하는 방법을 단계적으로 나타내는 단면도를 도시한 것이다.6A through 6E are cross-sectional views illustrating a method of manufacturing a diamond electron emission emitter according to a first embodiment of the present invention.
도 6a를 참조하면, 기판(58) 상에 순차적으로 적층된 금속층(60) 및 절연층패턴(62)이 도시되어 있다. 금속층(60)의 통상의 코팅공정에 의해 기판(58)상에 형성된다. 이때, 금속층(60)과 기판(58)은 적절한 시점에서 분리될 수 있도록 처리한다. 예컨대, 기판(58) 상에 스퍼터링 공정을 이용하여 스테인레스 박막 또는 크로뮴 박막을 형성한 다음 이 스테인레스 박막 상에 전기도금 공정을 이용하여 니켈(Ni), 또는 텅스텐 등으로 이루어진 금속층(60)을 형성한다. 이 경우, 적절한 물리적인 힘을 가함에 따라 스테인레스박막이 형성된 기판(58)과 니켈 등으로 이루어진 금속층(60)이 분리될 수 있다. 절연층패턴(62)은 금속층(60) 상에 절연물질을 도포한 후 식각공정에 의해 적절하게 패턴화함으로써 형성된다.Referring to FIG. 6A, a metal layer 60 and an insulating layer pattern 62 sequentially stacked on the substrate 58 are illustrated. It is formed on the substrate 58 by a conventional coating process of the metal layer 60. At this time, the metal layer 60 and the substrate 58 are processed to be separated at an appropriate time. For example, a stainless thin film or chromium thin film is formed on the substrate 58 using a sputtering process, and then a metal layer 60 made of nickel (Ni), tungsten, or the like is formed on the stainless thin film using an electroplating process. . In this case, by applying an appropriate physical force, the substrate 58 on which the stainless thin film is formed may be separated from the metal layer 60 made of nickel or the like. The insulating layer pattern 62 is formed by applying an insulating material on the metal layer 60 and then patterning the pattern appropriately by an etching process.
이러한, 절연층 패턴(62)이 형성된 금속층(60) 상에 도 6b에 도시된 바와 같이 평면상에서 전자방출이 용이한 다이아몬드나 다이아몬드상 카본 물질층(64)을 형성한다. 이때, 다이아몬드 박막에는 전자의 공급을 원활하게 하기 위해 적절한 불순물을 도핑하는 것이 가능하다. 여기서, 전자의 준위가 높은 n 타입의 불순물로 도핑하는 것이 보다 바람직하다. 또한, 다이아몬드를 형성하기 이전에 다이아몬드의 핵생성이 용이하도록 기판(58) 상의 금속층(60)의 원하는 부위만을 전처리하는 것도 가능하다.As shown in FIG. 6B, the diamond or diamond-like carbon material layer 64 is easily formed on the metal layer 60 having the insulating layer pattern 62 formed thereon. At this time, the diamond thin film may be doped with appropriate impurities in order to smoothly supply electrons. Here, it is more preferable to dope with n type impurity with a high electron level. It is also possible to pretreat only desired portions of the metal layer 60 on the substrate 58 to facilitate nucleation of the diamond prior to diamond formation.
다이아몬드박막(64)이 적절한 두께로 형성된 경우 도 6c에 도시된 바와 같이 다이아몬드박막(64) 상에 전극층(66) 및 제2 기판(68)을 형성한다. 전극층(66)은 이미터전극으로서 진공증착법이나 스퍼터링 방법 또는 기타의 코팅공정에 의해 다이아몬드박막(64) 상에 형성된다. 제2 기판(68)은 유리나 기타물질로 이루어진 판을 이미터전극(66)에 접합시킴으로써 형성된다.When the diamond thin film 64 is formed to an appropriate thickness, the electrode layer 66 and the second substrate 68 are formed on the diamond thin film 64 as shown in FIG. 6C. The electrode layer 66 is formed on the diamond thin film 64 as an emitter electrode by a vacuum deposition method, a sputtering method or other coating process. The second substrate 68 is formed by bonding a plate made of glass or other material to the emitter electrode 66.
도 6d를 참조하면, 도 6c에 도시된 바와 같은 구조에서 제1 기판(58)과 분리된 이미터 어래이가 도시되어 있다. 제1 기판(58)은 적절한 물리적인 힘에 의해 금속층(60)과 분리되고, 금속층(60)을 포함한 상부구조는 이미터 어래이로 사용되게 된다.Referring to FIG. 6D, an emitter array separated from the first substrate 58 in the structure as shown in FIG. 6C is shown. The first substrate 58 is separated from the metal layer 60 by appropriate physical forces, and the superstructure including the metal layer 60 is used as an emitter array.
도 6e를 참조하면, 도 6d에 도시된 이미터 어래이의 상하위치를 뒤바꾼 구조로서 제2 기판(60) 상에 순차적으로 적층된 이미터전극(66), 다이아몬드박막(64) 및 절연층패턴(62)과, 절연층패턴(62) 상에 형성된 게이트패턴(60a)을 구비하는 이미터어래이가 도시되어 있다. 게이트패턴(60a)은 절연층패턴(62) 및 다이아몬드박막(64) 상에 형성된 금속층(60)을 식각공정에 의해 하부의 절연층패턴(62)와 소정의 단차를 갖도록 적합하게 패턴화함으로써 형성되어진다. 이 식각공정에 의해 노출된 다이아몬드박막(64)의 표면부위는 수소 프라즈마를 이용하여 흑연성분을 제거하고 결함을 보다 많이 유도시켜 전자방출을 보다 용이하게 할 수 있다.Referring to FIG. 6E, an emitter electrode 66, a diamond thin film 64, and an insulating layer pattern sequentially stacked on the second substrate 60 as a structure in which the emitter array shown in FIG. 6D is vertically reversed. An emitter array having 62 and a gate pattern 60a formed on the insulating layer pattern 62 is shown. The gate pattern 60a is formed by suitably patterning the insulating layer pattern 62 and the metal layer 60 formed on the diamond thin film 64 to have a predetermined step with the lower insulating layer pattern 62 by an etching process. It is done. The surface portion of the diamond thin film 64 exposed by this etching process can remove the graphite component using hydrogen plasma and induce more defects, thereby making electron emission easier.
도 7a 내지 도 7e를 참조하면, 본 발명의 제2 실시 예에 따른 다이아몬드 전자방출 이미터를 제조하는 방법을 단계적으로 나타내는 단면도가 도시되어 있다. 여기서, 도 6e에 도시된 전자방출 이미터의 다이아몬드박막(64)은 연속막의 형태로 형성된 반면에 도 7e에 도시된 전자방출이미터의 다이아몬드박막(70)은 절연층패턴(62)에 의해서 이미터들이 분리된 형태로 형성되어 있음을 알 수 있다. 이는 절연층패턴(62)이 형성된 금속층(60) 상에 다이아몬드박막을 성장시킬 때 도 7b에 도시된 바와 같이 절연층패턴(62)과 동일한 두께를 갖도록 성장두께를 조절함으로써 달성할 수 있다. 이하, 다른 공정들은 상술한 바와 동일하므로 그에 대한 설명은 생략하기로 한다.7A through 7E, cross-sectional views illustrating a method of manufacturing a diamond electron emission emitter according to a second exemplary embodiment of the present invention are shown. Here, the diamond thin film 64 of the electron-emitting emitter shown in Fig. 6E is formed in the form of a continuous film, while the diamond thin film 70 of the electron-emitting emitter shown in Fig. 7E is already formed by the insulating layer pattern 62. It can be seen that the ruins are formed in a separate form. This can be achieved by controlling the growth thickness to have the same thickness as the insulating layer pattern 62 when the diamond thin film is grown on the metal layer 60 on which the insulating layer pattern 62 is formed. Hereinafter, other processes are the same as described above, so a description thereof will be omitted.
도 8은 본 발명의 제3 실시 예에 따른 다이아몬드 전자방출 이미터의 구조를 나타내는 단면도를 도시한 것이다.8 is a cross-sectional view illustrating a structure of a diamond electron emission emitter according to a third exemplary embodiment of the present invention.
도 8에 도시된 전계방출 이미터는 기판(68) 상에 형성된 이미터전극(66)과, 이미터전극(66) 상에 적층된 절연층패턴(62) 및 다이아몬드박막 패턴(70)과, 다수개의 다이아몬드박막 패턴(70)으로부터 전자방출이 가능하도록 하는 한쌍의 게이트패턴(72)를 구비한다. 여기서, 이미터전극(66)과 한쌍의 게이트패턴(72)에 인가되는 전압에 의해 다수개의 다이아몬드박막 패턴, 즉 이미터(70)에서 전자가 방출되게 된다.The field emission emitter shown in FIG. 8 includes an emitter electrode 66 formed on the substrate 68, an insulating layer pattern 62 and a diamond thin film pattern 70 stacked on the emitter electrode 66, A pair of gate patterns 72 are provided to enable electron emission from the two diamond thin film patterns 70. Here, electrons are emitted from the plurality of diamond thin film patterns, that is, the emitter 70, by the voltage applied to the emitter electrode 66 and the pair of gate patterns 72.
도 9a 내지 도 9e는 본 발명의 제4 실시 예에 따른 다이아몬드 전자방출 이미터의 제조방법을 단계적으로 나타내는 단면도를 도시한 것이다.9A through 9E are cross-sectional views illustrating a method of manufacturing a diamond electron emission emitter according to a fourth exemplary embodiment of the present invention.
도 9a를 참조하면, 제1 기판(58) 상에 금속층(60) 및 게이트패턴(74)과, 게이트패턴(74)을 감싸는 형태의 절연층패턴(62)이 순차적으로 적층된 구조가 도시되어 있다. 금속층(60)의 통상의 코팅공정에 의해 기판(58)상에 형성되고 적절한 물리적인 힘에 의해 분리될 수 있도록 처리한다. 게이트패턴(74)은 금속층(60) 상에 게이트물질층을 형성한 후 식각공정에 의해 원하는 패턴으로 패턴화함으로써 형성된다. 절연층패턴(62)은 게이트패턴(74)이 형성된 금속층(60) 상에 절연물질을 도포한 후 식각공정에 의해 게이트패턴(74)을 감싸는 형태로 패턴화함으로써 형성된다.Referring to FIG. 9A, a structure in which a metal layer 60 and a gate pattern 74 and an insulating layer pattern 62 having a shape surrounding the gate pattern 74 is sequentially stacked on the first substrate 58 is illustrated. have. It is formed on the substrate 58 by a conventional coating process of the metal layer 60 and treated to be separated by an appropriate physical force. The gate pattern 74 is formed by forming a gate material layer on the metal layer 60 and then patterning it in a desired pattern by an etching process. The insulating layer pattern 62 is formed by coating an insulating material on the metal layer 60 on which the gate pattern 74 is formed, and then patterning the insulating layer pattern 62 to surround the gate pattern 74 by an etching process.
이러한, 절연층 패턴(62)이 형성된 금속층(60) 상에 도 9b에 도시된 바와 같이 다이아몬드나 다이아몬드상 카본 물질층(64)을 적절한 두께로 형성한다.A diamond or diamond-like carbon material layer 64 is formed to an appropriate thickness on the metal layer 60 on which the insulating layer pattern 62 is formed, as shown in FIG. 9B.
그리고, 도 9c에 도시된 바와 같이 다이아몬드박막(64)의 상에 이미터전극(66)을 접합하고 그 위에 제2 기판(68)을 접합한다.As shown in FIG. 9C, the emitter electrode 66 is bonded to the diamond thin film 64, and the second substrate 68 is bonded thereto.
그 다음, 하부의 제1 기판(58)은 적절한 물리적인 힘을 가하여 도 9d에 되시된 바와 같이 금속층(60)을 포함한 상부구조, 즉 이미터 어래이와 분리시킨다.The lower first substrate 58 then exerts an appropriate physical force to separate it from the superstructure including the metal layer 60, ie the emitter array, as shown in FIG. 9D.
끝으로, 도 9d에 도시된 이미터 어래이의 상하위치를 뒤바꾼 구조에서 게이트패턴(74)의 상부에 위치하는 금속층(60)을 제거하게 된다. 이에 따라, 도 9e에 도시된 바와 같이 제2 기판(60) 상에 순차적으로 적층된 이미터전극(66), 다이아몬드박막(64) 및 절연층패턴(62)과, 절연층패턴(62)에 포획된 상태의 게이트패턴(74)을 구비하는 이미터어래이가 완성되게 된다. 여기서, 다이아몬드박막(64)과 게이트패턴(74) 사이의 절연층패턴(62)을 부분적으로 식각해내는 것도 가능하다.Finally, the metal layer 60 located on the upper portion of the gate pattern 74 is removed in the structure of inverting the vertical position of the emitter array shown in FIG. 9D. Accordingly, as shown in FIG. 9E, the emitter electrode 66, the diamond thin film 64, the insulating layer pattern 62, and the insulating layer pattern 62 that are sequentially stacked on the second substrate 60 are disposed. The emitter array including the gate pattern 74 in the captured state is completed. Here, it is also possible to partially etch the insulating layer pattern 62 between the diamond thin film 64 and the gate pattern 74.
도 10a 내지 도 10h는 본 발명의 제5 실시 예에 따른 다이아몬드 전자방출 이미터를 제조하는 방법을 단계적으로 나타내는 단면도를 도시한 것이다.10A through 10H are cross-sectional views illustrating a method of manufacturing a diamond electron emission emitter according to a fifth exemplary embodiment of the present invention.
도 10a를 참조하면, 제1 기판(76) 상에 분리층(78), 게이트층(80) 및 절연층패턴(82)이 차례대로 적층된 구조가 도시되어 있다. 분리층(78)은 제1 기판(76)과 분리될 수 있도록 처리하여 형성한다. 예컨대, 소정의 물리적인 힘에 의해 분리될 수 있도록 제1 기판(76) 상에 스테인레스 박막 또는 크로뮴 박막을 형성한 다음 이 스테인레스 박막 상에 전기도금 공정을 이용하여 니켈(Ni) 또는 텅스텐 등으로 이루어진 분리층(78)을 형성한다. 게이트층(80)은 통상의 코팅공정에 의해 분리층(78)상에 형성된다. 절연층패턴(82)은 게이트층(80) 상에 절연물질을 도포한 후 식각공정에 의해 적절하게 패턴화함으로써 형성된다.Referring to FIG. 10A, a structure in which a separation layer 78, a gate layer 80, and an insulating layer pattern 82 are sequentially stacked on a first substrate 76 is illustrated. The separation layer 78 is formed by treating the separation layer 78 so as to be separated from the first substrate 76. For example, a stainless thin film or chromium thin film is formed on the first substrate 76 so as to be separated by a predetermined physical force, and then made of nickel (Ni) or tungsten using an electroplating process on the stainless thin film. Separation layer 78 is formed. The gate layer 80 is formed on the separation layer 78 by a conventional coating process. The insulating layer pattern 82 is formed by applying an insulating material on the gate layer 80 and then patterning the pattern appropriately by an etching process.
이 절연층패턴(82)을 통하여 노출된 게이트층(80)을 식각하여 도 10b에 도시된 바와 같이 분리층(78)과 절연층패턴(82) 사이에 게이트패턴(80a)을 형성한다.The gate layer 80 exposed through the insulating layer pattern 82 is etched to form a gate pattern 80a between the isolation layer 78 and the insulating layer pattern 82 as shown in FIG. 10B.
이어서, 게이트패턴(80a)을 통하여 노출된 분리층(78) 및 절연층패턴(82) 상에 도 10c에 도시된 바와 같이 다이아몬드박막(84)을 형성한다. 다이아몬드박막 패턴(84)은 기상화학증착법 또는 기상물리증착법에 의해 분리층(78) 및 절연층패턴(82) 상에 형성되게 된다. 여기서, 기상화학증착법을 이용하는 경우 다이아몬드 핵생성이 용이하도록 분리층(78)의 노출부위를 전처리할 수 있다. 또한, 기상화학증착법을 이용하는 경우 절연층패턴(82)과 게이트패턴(80a) 사이의 단차부(80b)에 카본성분이 형성될 수 있으나 이 카본성분은 이후에 수소프라즈마를 이용하여 제거할 수 있다.Subsequently, a diamond thin film 84 is formed on the separation layer 78 and the insulating layer pattern 82 exposed through the gate pattern 80a as shown in FIG. 10C. The diamond thin film pattern 84 is formed on the separation layer 78 and the insulating layer pattern 82 by vapor phase chemical vapor deposition or vapor phase physical vapor deposition. Here, in the case of using the chemical vapor deposition method, the exposed portion of the separation layer 78 may be pretreated to facilitate diamond nucleation. In addition, in the case of using the chemical vapor deposition method, a carbon component may be formed in the stepped portion 80b between the insulating layer pattern 82 and the gate pattern 80a, but the carbon component may be later removed using hydrogen plasma. .
그 다음, 다이아몬드박막(84) 상에 도 10d에 도시된 바와 같이 이미터전극(86)을 형성한 후 이 이미터전극(86) 상에 유리나 기타 물질로 이루어진 제2 기판(88)을 접합시킨다.Next, an emitter electrode 86 is formed on the diamond thin film 84 as shown in FIG. 10D, and then a second substrate 88 made of glass or other material is bonded to the emitter electrode 86. .
제2 기판(88)이 이미터전극(86) 상에 접합되면 최하부의 제1 기판(76)과 분리층(78)에 소정의 물리적인 힘을 가하여 도 10e에 도시된 바와 같이 제1 기판(76)과 분리층(78)을 포함한 상부구조, 즉 이미터 어래이로 분리시킨다.When the second substrate 88 is bonded onto the emitter electrode 86, a predetermined physical force is applied to the lowermost first substrate 76 and the separation layer 78, thereby as shown in FIG. 10E. 76) and a superstructure comprising a separation layer 78, ie an emitter array.
그리고, 게이트패턴(80a)의 하부에 형성된 분리층(78)을 식각공정에 의해 제거하고 상하위치를 뒤바꾸어 도 10f에 도시된 바와 같이 다이아몬드박막(84)의 표면과 게이트패턴(80a)의 표면이 동일한 면에 위치하는 이미터 어래이를 완성한다.Then, the separation layer 78 formed under the gate pattern 80a is removed by an etching process, and the upper and lower positions are reversed. As shown in FIG. 10F, the surface of the diamond thin film 84 and the surface of the gate pattern 80a are removed. Complete the emitter array located on this same face.
여기서, 수소프라즈마나 기타 적절한 프라즈마를 이용하여 게이트패턴(80a) 사이로 노출된 다이아몬드박막(84)을 도 10g에 도시된 바와 같이 적절하게 식각해낼 수 있다. 이 경우, 이미터전극(86)과 게이트패턴(80a) 에 전압이 인가되면 절연층패턴(82) 사이에 위치하는 다이아몬드박막(84a)의 표면으로부터 전자방출이 일어나게 된다. 이렇게 다이아몬드박막(84a)으로부터 방출된 전자들은 별도로 배치된 형광체가 도포된 어노드전극에 인가되는 전압에 의해 가속되어 형광체와 충돌하여 형광체 고유의 빛이 발생되도록 한다.Here, the diamond thin film 84 exposed between the gate patterns 80a may be properly etched using hydrogen plasma or other suitable plasma as shown in FIG. 10G. In this case, when voltage is applied to the emitter electrode 86 and the gate pattern 80a, electron emission occurs from the surface of the diamond thin film 84a positioned between the insulating layer pattern 82. The electrons emitted from the diamond thin film 84a are accelerated by the voltage applied to the anode electrode on which the phosphor disposed separately is applied to collide with the phosphor to generate light unique to the phosphor.
상술한 바와 같이, 본 발명에 따른 전계방출 이미터 및 그 제조방법에 의하면, 다이아몬드박막의 초기에 성장된 균일한 박막면을 전자방출면으로 이용함으로써 전자방출특성의 제어를 용이하게 할 수 있다. 이에 따라, 저전압구동특성을 갖는 균일한 다이아몬드박막을 이용함으로써 고효율 FED를 구현함과 아울러 대면적화할 수 있다. 아울러, 다이아몬드박막 자체의 저전압구동특성을 이용함으로써 제조단가를 저감할 수 있게 된다.As described above, according to the field emission emitter and the method of manufacturing the same according to the present invention, it is possible to facilitate the control of the electron emission characteristics by using the uniform thin film surface grown at the beginning of the diamond thin film as the electron emission surface. Accordingly, by using a uniform diamond thin film having low voltage driving characteristics, a high efficiency FED can be realized and a large area can be achieved. In addition, the manufacturing cost can be reduced by using the low voltage driving characteristics of the diamond thin film itself.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980020020A KR100290136B1 (en) | 1998-05-30 | 1998-05-30 | Method for fabricating field emission display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980020020A KR100290136B1 (en) | 1998-05-30 | 1998-05-30 | Method for fabricating field emission display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990086850A KR19990086850A (en) | 1999-12-15 |
KR100290136B1 true KR100290136B1 (en) | 2001-06-01 |
Family
ID=37517823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980020020A KR100290136B1 (en) | 1998-05-30 | 1998-05-30 | Method for fabricating field emission display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100290136B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113194637A (en) * | 2020-01-14 | 2021-07-30 | 何崇文 | Method for manufacturing circuit substrate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0487135A (en) * | 1990-07-27 | 1992-03-19 | Matsushita Electric Ind Co Ltd | Electron emission element and its manufacture |
JPH04206124A (en) * | 1990-11-28 | 1992-07-28 | Matsushita Electric Ind Co Ltd | Manufacture of electron emission element |
-
1998
- 1998-05-30 KR KR1019980020020A patent/KR100290136B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0487135A (en) * | 1990-07-27 | 1992-03-19 | Matsushita Electric Ind Co Ltd | Electron emission element and its manufacture |
JPH04206124A (en) * | 1990-11-28 | 1992-07-28 | Matsushita Electric Ind Co Ltd | Manufacture of electron emission element |
Also Published As
Publication number | Publication date |
---|---|
KR19990086850A (en) | 1999-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
KR100480773B1 (en) | Method for fabricating triode-structure carbon nanotube field emitter array | |
US5401676A (en) | Method for making a silicon field emission device | |
JP3436219B2 (en) | Carbon material, method for producing the same, and field emission cold cathode using the same | |
KR100416141B1 (en) | Method of manufacturing for field emission display having carbon-based emitter | |
US5458518A (en) | Method for producing silicon tip field emitter arrays | |
JP3094459B2 (en) | Method of manufacturing field emission cathode array | |
US5779514A (en) | Technique to fabricate chimney-shaped emitters for field-emission devices | |
KR100290136B1 (en) | Method for fabricating field emission display device | |
JPH04167326A (en) | Field emission type emitter and manufacture thereof | |
JPH09129123A (en) | Electron emitting element and manufacture thereof | |
JP3086445B2 (en) | Method of forming field emission device | |
JP3502883B2 (en) | Cold electron-emitting device and method of manufacturing the same | |
KR100313780B1 (en) | Diamond tip for electron emission and manufactruring method thereof | |
KR100286454B1 (en) | Field emission emitter and method of manufacturing the same | |
KR100282261B1 (en) | Field emission cathode array and its manufacturing method | |
KR100205056B1 (en) | Manufacturing method of volcano typed metal fea | |
JP4693980B2 (en) | Method for manufacturing field electron emission device | |
JP3135131B2 (en) | Electron-emitting device | |
JP3595821B2 (en) | Cold electron-emitting device and method of manufacturing the same | |
JP3826539B2 (en) | Method for manufacturing cold electron-emitting device | |
KR100266224B1 (en) | Field emission device and the manufacturing method thereof and field emission display using it | |
KR100290137B1 (en) | Field emission device manufacturing method | |
KR100329370B1 (en) | Fabrication method of field emission devices | |
KR100186253B1 (en) | Method of manufacturing silicon fea by locos |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070130 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |