KR100579202B1 - 전압 의존성 저항층을 구비한 광 방출기 - Google Patents

전압 의존성 저항층을 구비한 광 방출기 Download PDF

Info

Publication number
KR100579202B1
KR100579202B1 KR1020030052254A KR20030052254A KR100579202B1 KR 100579202 B1 KR100579202 B1 KR 100579202B1 KR 1020030052254 A KR1020030052254 A KR 1020030052254A KR 20030052254 A KR20030052254 A KR 20030052254A KR 100579202 B1 KR100579202 B1 KR 100579202B1
Authority
KR
South Korea
Prior art keywords
layer
light emitter
electrode
group
material selected
Prior art date
Application number
KR1020030052254A
Other languages
English (en)
Other versions
KR20040057890A (ko
Inventor
리우웬-후앙
리우포-춘
시에민-순
쳉쭈-펭
오우첸
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20040057890A publication Critical patent/KR20040057890A/ko
Application granted granted Critical
Publication of KR100579202B1 publication Critical patent/KR100579202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명에 따른 광 방출기는 방출 스택, 제1 전극, 제2 전극 및 전압 의존성 저항층을 포함한다. 상기 방출 스택은 제1 표면 영역 및 제2 표면 영역을 갖는다. 상기 제1 전극은 상기 방출 스택의 제1 표면 영역 상에 형성된다. 상기 제2 전극은 상기 방출스택의 제2 표면 영역 상에 형성된다. 상기 전압 의존성 저항층은 상기 제1 및 제2 전극에 연결되며, 상기 광 방출기의 형성 과정에서 형성되므로 상기 광 방출기의 효율을 향상시키게 된다.

Description

전압 의존성 저항층을 구비한 광 방출기{Light emitter with a voltage dependent resistor layer}
도 1은 종래기술에 따른, 패키지화된 광 방출기를 나타낸다.
도 2는 공개된 미국 특허출원 2002/0179914호에 개시된 실리콘 도핑된 다이오드와 결합된 발광 다이오드를 나타낸다.
도 3은 본 발명에 따른 제1 광 방출기를 나타낸다.
도 4는 도 3에 도시한 전압 의존성 저항층의 전류 대 전압 관계를 나타낸다.
도 5는 도 3에 도시한 광 방출기의 등가 회로를 나타낸다.
도 6은 본 발명에 따른 제2 광 방출기를 나타낸다.
도 7은 본 발명에 따른 제3 광 방출기를 나타낸다.
광 방출기는 광학 표시소자, 레이져 다이오드, 교통 신호등, 자료 저장 장치, 통신 장비, 조명 장치 및 의료 장비 등 다양한 분야에서 사용되고 있다.
도 1은 종래기술의 패키지화된 광 방출기(100)를 나타낸다. 도 1에서 알 수 있는 바와 같이, 광 방출기(102)는 정전기를 방출하기 위한 제너 다이오드 세트(104)와 함께 패키지화되며, 이를 통해 광방출기(102)의 훼손을 억제하고 있다. 그러므로 광 방출기(102)를 패키지화하기 전에 정전기적으로 방전하기 위한 어떤 부품도 제공되지 않는다. 또한 광 방출기(102)는 패키지화되기 전에 훼손될 수 있다. 더욱이 제너 다이오드(104)의 도입은 패키징 공정을 복잡하게 만들며, 이로 인한 비용의 증가를 유발하게 된다.
도 2는 공개된 미국 특허 출원 2002/0179914호에 개시된 실리콘 도핑된 다이오드(152)와 결합된 발광 다이오드(150)를 도시하고 있다. 상기 실리콘 도핑된 다이오드(152)는 공유결합으로 상기 발광 다이오드(150)에 결합된다. 상기 실리콘 도핑된 다이오드(152)는 발광 다이오드(150) 상에 축적된 정전기를 방출하는데 사용되며, 그 결과 발광 다이오드(150)의 훼손을 억제하게 된다. 그러나 상기 실리콘 도핑된 다이오드(152)와 상기 발광 다이오드(150) 사이의 공유결합은 발광 다이오드(150)가 형성된 후에 이루어진다. 그러므로 상기 발광 다이오드(150)는 상기 공유결합이 형성되기 전에 훼손될 수 있다. 또한 상기 공유결합은 상기 구조체에 대하여 부가적인 비용을 유발하게 된다는 문제점이 있다.
상술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는 전압 의존성 저항층을 구비한 광 방출기를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명은,
기판, 및 상기 기판 상에 형성된 방출 스택을 포함하는 광 방출기를 제공한 다. 상기 방출 스택은 제1 표면 영역 및 제2 표면 영역을 갖는 제1 접촉층, 상기 제1 표면 영역 상에 형성된 제1 클래딩층, 상기 제1 클래딩층 상에 형성된 방출층, 상기 방출층 상에 형성된 제2 클래딩층, 및 상기 제2 클래딩층 상에 형성된 제2 접촉층을 포함한다. 상기 광 방출기는 상기 제1 접촉층의 제2 표면 영역 상에 형성된 제1 전극, 상기 제2 접촉층 상에 형성된 제2 전극, 및 상기 방출 스택 상에 형성되고 상기 제1 전극 및 상기 제2 전극에 연결되는 전압 의존성 저항층을 더 포함한다.
본 발명의 일구현예에 따르면, 상기 광 방출기는 투명 기판, 상기 투명 기판 상에 형성된 방출 스택을 포함한다. 상기 방출 스택은 제1 표면 영역 및 제2 표면 영역을 갖는 제1 접촉층, 상기 제1 표면 영역 상에 형성된 제1 클래딩층, 상기 제1 클래딩층 상에 형성된 방출층, 상기 방출층 상에 형성된 제2 클래딩층, 및 상기 제2 클래딩층 상에 형성된 제2 접촉층을 포함한다. 상기 광 방출기는 상기 제1 접촉층의 제2 표면 영역 상에 형성된 제1 전극, 상기 제2 접촉층 상에 형성된 제2 전극, 상기 제1 전극 상에 형성된 제1 솔더층, 상기 제2 전극 상에 형성된 제2 솔더층, 상기 제1 솔더층 상에 형성된 제1 금속층, 상기 제2 솔더층 상에 형성된 제2 금속층, 상기 제1 금속층 및 상기 제2 금속층에 연결된 전압 의존성 저항층, 및 상기 제1 금속층, 제2 금속층 및 전압 의존성 저항층 상에 형성된 캐리어를 더 포함한다.
본 발명의 일구현예에 따르면, 상기 광 방출기는 제1 전극, 상기 제1 전극 상에 형성된 도전성 기판, 상기 도전성 기판 상에 형성된 분포형 브래그 반사경층(Distributed Bragg reflector layer), 상기 분포형 브래그 반사경층 상에 형성된 제1 클래딩층, 상기 제1 클래딩층 상에 형성된 방출층, 상기 방출층 상에 형성된 제2 클래딩층, 상기 제2 클래딩층 상에 형성된 제2 접촉층, 상기 제2 접촉층 상에 형성된 제2 전극, 및 상기 제1 전극 및 제2 전극 상에 연결된 전압 의존성 저항층을 포함한다.
이하에서 다양한 태양 및 도면을 통해 본 발명을 보다 상세히 설명하며, 당업자라면 후술하는 내용을 통해 청구된 바와 같은 본 발명의 목적을 명확히 이해할 것이다.
도 3은 본 발명에 따른 제1 광 방출기(1)를 나타낸다. 상기 광 방출기(1)는 기판(10), 및 상기 기판(10) 상에 형성된 방출 스택(9)을 포함한다. 상기 방출 스택(9)은 제1 표면 영역 및 제2 표면 영역을 갖는 제1 접촉층(11), 상기 제1 표면 영역 상에 형성된 제1 클래딩층(12), 상기 제1 클래딩층(12) 상에 형성된 방출층(13), 상기 방출층(13) 상에 형성된 제2 클래딩층(14), 및 상기 제2 클래딩층(14) 상에 형성된 제2 접촉층(15)을 포함한다. 상기 광 방출기(1)는 상기 제1 접촉층(11)의 제2 표면 영역 상에 형성된 제1 전극(16), 상기 제2 접촉층(15) 상에 형성된 제2 전극(17), 및 상기 방출 스택(9) 상에 형성되고 상기 제1 전극(16) 및 제2 전극(17)에 연결된 전압 의존성 저항층(18)을 더 포함한다.
도 4는 상기 전압 의존성 저항층(18)의 전류 대 전압 관계를 나타낸다. 상기 전압 의존성 저항층(18)에 걸린 전압이 -Vs와 Vs의 사이인 경우, 상기 전압 의존성 저항층(18)은 매우 높은 저항값을 나타내며, 전류값은 최소화된다. 상기 전압 의존성 저항층(18)에 걸린 전압이 -Vs와 Vs의 사이가 아닌 경우, 상기 전압 의존성 저항층(18)의 저항값은 상기 전압이 증가함에 따라 감소한다. 그러므로 상기 전압 의존성 저항층(18)에 걸린 정전기 유도 전압이 Vs보다 높거나 -Vs보다 낮으면, 상기 전압 의존성 저항층(18)을 통해 전하가 방출된다.
도 5는 상기 광 방출기(1)의 등가 회로이다. 상기 전압 의존성 저항층(18)에 걸린 정전기 유도 전압이 Vs보다 높고 -Vs보다 낮으면, 상기 방출 스택(9)보다는 오히려 상기 전압 의존성 저항층(18)을 통해서 전하가 방출되며, 그 결과 상기 방출 스택(9)이 전하에 의해 훼손되는 것을 방지하게 된다.
도 6은 본 발명에 따른 제2 광 방출기(2)를 나타낸다. 상기 광 방출기(2)는 투명 기판(20), 및 상기 투명 기판(20) 상에 형성된 방출 스택(19)을 포함한다. 상기 방출 스택(19)은 제1 표면 영역 및 제2 표면 영역을 갖는 제1 접촉층(21), 상기 제1 표면 영역 상에 형성된 제1 클래딩층(22), 상기 제1 클래딩층(22) 상에 형성된 방출층(23), 상기 방출층(23) 상에 형성된 제2 클래딩층(24), 및 상기 제2 클래딩층(24) 상에 형성된 제2 접촉층(25)을 포함한다. 상기 광 방출기(2)는 상기 제1 접촉층(21)의 제2 표면 영역 상에 형성된 제1 전극(26), 상기 제2 접촉층(25) 상에 형성된 제2 전극(27), 상기 제1 전극(26) 상에 형성된 제1 솔더층(28), 상기 제2 전극(27) 상에 형성된 제2 솔더층(29), 상기 제1 솔더층(28) 상에 형성된 제1 금속층(200), 상기 제2 솔더층(29) 상에 형성된 제2 금속층(201), 및 상기 제1 금속층(200) 및 제2 금속층(201)에 연결된 전압 의존성 저항층(202), 및 상기 제1 금속층(200), 제2 금속층(201) 및 전압 의존성 저항층(202) 상에 형성된 캐리어(203)를 더 포함한다.
도 7은 본 발명에 따른 제3 광 방출기(3)를 나타낸다. 상기 광 방출기(3)는 제1 전극(36), 상기 제1 전극(36) 상에 형성된 도전성 기판(30), 상기 도전성 기판(30) 상에 형성된 분포형 브래그 반사경층(31), 상기 분포형 브래그 반사경층(31) 상에 형성된 제1 클래딩층(32), 상기 제1 클래딩층(32) 상에 형성된 방출층(33), 상기 방출층(33) 상에 형성된 제2 클래딩층(34), 상기 제2 클래딩층(34) 상에 형성된 제2 접촉층(35), 상기 제2 접촉층(35) 상에 형성된 제2 전극(37), 상기 제1 전극(36) 및 제2 전극(37)에 연결된 전압 의존성 저항층(38)을 포함한다.
제1 투명 산화물 도전층(7)은 상기 광 방출기(1, 2)의 제1 접촉층(11, 21)의 제2 표면 영역과 상기 제1 전극(16, 26) 사이에 형성될 수 있다. 제2 투명 산화물 도전층(8)은 상기 광 방출기(1, 2, 3)의 제2 접촉층(15, 25, 35)와 상기 제2 전극(17, 27, 37) 사이에 형성될 수 있다. 상기 기판(10)은 Si, GaAs, SiC, GaP, AlGaAs, GaAsP, Al2O3, 글래스 물질, 및 다른 대체 가능한 물질로 이루어진 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 투명 기판(20)은 GaP, AlGaAs, GaAsP, Al2O3, 글래스 물질, 및 다른 대체가능한 물질로 이루어진 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 도전성 기판(30)은 GaP, AlGaAs, GaAsP, SiC, GaAs, Si, 및 다른 대체 가능한 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 투명 산화물 도전층 각각은 인듐 틴 옥사이드, 카드뮴 틴 옥사이드, 안티몬 틴 옥사이드, 징크 옥사이드, 징크 틴 옥사이드, 및 다른 대체 가능한 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 제1 클래딩층(12, 22, 32)은 AlGaInP, AlN, GaN, AlGaN, InGaN, AlGaInN, 및 다른 대체 가능한 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 방출층(13, 23, 33)은 AlGaInP, GaN, InGaN, AlGaInN, 및 다른 대체 가능한 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 제2 클래딩층(14, 24, 34)은 AlGaInP, AlN, GaN, AlGaN, InGaN, AlGaInN, 및 다른 대체 가능한 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 제1 접촉층(11, 21)은 GaP, GaAs, GaAsP, InGaP, AlGaInP, AlGaAs, GaN, InGaN, AlGaN, AlGaInN, 및 다른 대체 가능한 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 제2 접촉층(15, 25, 35)은 GaP, GaAs, GaAsP, InGaP, AlGaInP, AlGaAs, GaN, InGaN, AlGaN, AlGaInN, 및 다른 대체가능한 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 분포형 브래그 반사경층(31)은 AlAs, GaAs, AlGaAs, 및 다른 대체 가능한 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함한다. 상기 전압 의존성 저항층(18, 202, 38)은 ZnO, CaF2, ZnS, TiO2, Al-Al2O3-Au, Co-NiO, 폴리메틸-메틸아크릴레이트, SrTiO3 , 및 다른 대체 가능한 물질을 포함한다.
종래기술과 비교하여, 전하를 방출하기 위하여 사용되는 상기 전압 의존성 저항층(18, 202, 38)은 상기 광 방출기(1, 2, 3)의 형성 과정에서 형성되며, 그 결과 상기 광 방출기(1, 2, 3)의 수율을 상당히 향상시킨다. 더욱이, 상기 광 방출기(1, 2, 3)가 형성된 후, 정전기 방전 피해를 방지하기 위한 후속 조치가 불필요하다.
당업자라면 본 발명의 교시 내용을 유지하면서 상기 광 방출기의 다양한 수정 및 변형을 행할 수 있다. 따라서 상술한 내용은 첨부된 청구범위의 경계에 의해서만 한정되는 것으로 이해되어야 한다.

Claims (25)

  1. 제1 표면 영역 및 제2 표면 영역을 갖는 방출 스택;
    상기 방출 스택의 제1 표면 영역 상에 형성된 제1 전극;
    상기 방출 스택의 제2 표면 영역 상에 형성된 제2 전극; 및
    상기 제1 및 제2 전극에 연결되고, 인가된 전압의 크기에 따라서 전기 저항의 크기가 달라지는 전압 의존성 저항층을 포함하는 것을 특징으로 하는 광 방출기.
  2. 제1항에 있어서, 상기 제1 및 제2 표면 영역이 상기 방출 스택의 동일면 상에 존재함을 특징으로 하는 광 방출기.
  3. 제1항에 있어서, 상기 제1 및 제2 표면 영역이 상기 방출 스택의 다른 면 상에 존재함을 특징으로 하는 광 방출기.
  4. 제1항에 있어서, 기판을 더 포함하며,
    상기 방출 스택이
    상기 기판 상에 형성된 제1 접촉층;
    상기 제1 접촉층의 제1 표면 영역 상에 형성된 제1 클래딩층;
    상기 제1 클래딩층 상에 형성된 방출층;
    상기 방출층 상에 형성된 제2 클래딩층; 및
    상기 제2 클래딩층 상에 형성된 제2 접촉층을 포함하고,
    상기 제1 전극이 상기 제1 접촉층의 제2 표면 영역 상에 형성되고, 상기 제2 전극이 상기 제2 접촉층 상에 형성되는 것을 특징으로 하는 광 방출기.
  5. 제4항에 있어서, 상기 기판이 Si, GaAs, SiC, GaP, AlGaAs, GaAsP, Al2O3, 및 글래스 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  6. 제4항에 있어서, 상기 접촉층이 각각 GaP, GaAs, GaAsP, InGaP, AlGaInP, AlGaAs, GaN, InGaN, AlGaN, 및 AlGaInN으로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  7. 제4항에 있어서, 상기 클래딩층이 각각 AlGaInP, AlN, GaN, AlGaN, InGaN, 및 AlGaInN으로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  8. 제4항에 있어서, 상기 방출층이 AlGaInP, GaN, InGaN, 및 AlGaInN으로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  9. 제4항에 있어서, 상기 제1 접촉층의 제2 표면 영역과 상기 제1 전극 사이에 형성된 제1 투명 산화물 도전층, 및 상기 제2 전극과 제2 접촉층 상에 형성된 제2 투명 산화물 도전층을 더 포함하며, 상기 투명 산화물 도전층이 각각 인듐 틴 옥사이드, 카드뮴 틴 옥사이드, 안티몬 틴 옥사이드, 징크 옥사이드, 및 징크 틴 옥사이드로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  10. 제1항에 있어서, 상기 전압 의존성 저항층이 ZnO, CaF2, ZnS, TiO2, Al-Al2O3-Au, Co-NiO, 폴리메틸-메틸아크릴레이트, 및 SrTiO3로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  11. 투명 기판;
    상기 기판 상에 형성되며, 제1 표면 영역 및 제2 표면 영역을 갖는 제1 접촉층;
    상기 제1 표면 영역 상에 형성된 제1 클래딩층;
    상기 제1 클래딩층 상에 형성된 방출층;
    상기 방출층 상에 형성된 제2 클래딩층;
    상기 제2 클래딩층 상에 형성된 제2 접촉층;
    상기 제2 표면 영역 상에 형성된 제1 전극;
    상기 제2 접촉층 상에 형성된 제2 전극;
    상기 제1 전극 상에 형성된 제1 솔더층;
    상기 제2 전극 상에 형성된 제2 솔더층;
    상기 제1 솔더층 상에 형성된 제1 금속층;
    상기 제2 솔더층 상에 형성된 제2 금속층; 및
    상기 제1 및 제2 금속층에 연결되고, 인가된 전압의 크기에 따라서 전기 저항의 크기가 달라지는 전압 의존성 저항층을 포함하는 것을 특징으로 하는 광 방출기.
  12. 제11항에 있어서, 상기 투명 기판이 GaP, AlGaAs, GaAsP, Al2O3, 및 글래스 물질로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  13. 제11항에 있어서, 상기 접촉층이 각각 GaP, GaAs, GaAsP, InGaP, AlGaInP, AlGaAs, GaN, InGaN, AlGaN, 및 AlGaInN으로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  14. 제11항에 있어서, 상기 클래딩층이 각각 AlGaInP, AlN, GaN, AlGaN, InGaN, 및 AlGaInN으로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  15. 제11항에 있어서, 상기 방출층이 AlGaInP, GaN, InGaN, 및 AlGaInN으로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  16. 제11항에 있어서, 상기 제1 접촉층의 제2 표면 영역과 상기 제1 전극 사이에 형성된 제1 투명 산화물 도전층, 및 상기 제2 전극과 상기 제2 접촉층 사이에 형성된 제2 투명 산화물 도전층을 더 포함하며, 상기 투명 산화물 도전층이 각각 인듐 틴 옥사이드, 카드뮴 틴 옥사이드, 안티몬 틴 옥사이드, 징크 옥사이드, 및 징크 틴 옥사이드로 이루어진 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  17. 제11항에 있어서, 상기 전압 의존성 저항층이 ZnO, CaF2, ZnS, TiO2, Al-Al2O3-Au, Co-NiO, 폴리메틸-메틸아크릴레이트, 및 SrTiO3로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  18. 제1 전극;
    상기 제1 전극 상에 형성된 도전성 기판;
    상기 도전성 기판 상에 형성된 분포형 브래그 반사경층;
    상기 분포형 브래그 반사경층 상에 형성된 제1 클래딩층;
    상기 제1 클래딩층 상에 형성된 방출층;
    상기 방출층 상에 형성된 제2 클래딩층;
    상기 제2 클래딩층 상에 형성된 제2 접촉층;
    상기 제2 접촉층 상에 형성된 제2 전극; 및
    상기 제1 및 제2 전극에 연결되고, 인가된 전압의 크기에 따라서 전기 저항의 크기가 달라지는 전압 의존성 저항층을 포함하는 것을 특징으로 하는 광 방출기.
  19. 제18항에 있어서, 상기 도전성 기판이 GaP, AlGaAs, GaAsP, SiC, Si, 및 GaAs로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  20. 제18항에 있어서, 상기 분포형 브래그 반사경층이 AlAs, GaAs, 및 AlGaAs로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  21. 제18항에 있어서, 상기 클래딩층이 각각 AlGaInP, AlN, GaN, AlGaN, InGaN, 및 AlGaInN으로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  22. 제18항에 있어서, 상기 방출층이 AlGaInP, GaN, InGaN, 및 AlGaInN으로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  23. 제18항에 있어서, 상기 제2 접촉층이 GaP, GaAs, GaAsP, InGaP, AlGaInP, AlGaAs, GaN, InGaN, AlGaN, 및 AlGaInN으로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  24. 제18항에 있어서, 상기 제2 전극과 상기 제2 접촉층 사이에 형성된 제2 투명 산화물 도전층을 더 포함하며, 상기 제2 투명 산화물 도전층이 인듐 틴 옥사이드, 카드뮴 틴 옥사이드, 안티몬 틴 옥사이드, 징크 옥사이드, 및 징크 틴 옥사이드로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
  25. 제18항에 있어서, 상기 전압 의존성 저항층이 ZnO, CaF2, ZnS, TiO2, Al-Al2O3-Au, Co-NiO, 폴리메틸-메틸아크릴레이트, 및 SrTiO3로 이루어지는 군으로부터 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 광 방출기.
KR1020030052254A 2002-12-26 2003-07-29 전압 의존성 저항층을 구비한 광 방출기 KR100579202B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW091138188 2002-12-26
TW091138188A TW577184B (en) 2002-12-26 2002-12-26 Light emitting layer having voltage/resistance interdependent layer

Publications (2)

Publication Number Publication Date
KR20040057890A KR20040057890A (ko) 2004-07-02
KR100579202B1 true KR100579202B1 (ko) 2006-05-11

Family

ID=32590653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052254A KR100579202B1 (ko) 2002-12-26 2003-07-29 전압 의존성 저항층을 구비한 광 방출기

Country Status (5)

Country Link
US (1) US7095765B2 (ko)
JP (1) JP2005005281A (ko)
KR (1) KR100579202B1 (ko)
DE (1) DE10322021A1 (ko)
TW (1) TW577184B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393605B1 (ko) 2012-08-01 2014-05-09 광전자 주식회사 요철형 질화갈륨층을 가진 알루미늄갈륨인듐인계 발광다이오드 및 그 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080426A (ja) * 2004-09-13 2006-03-23 Sharp Corp 発光ダイオード
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
TWI244748B (en) * 2004-10-08 2005-12-01 Epistar Corp A light-emitting device with a protecting structure
TWI291243B (en) 2005-06-24 2007-12-11 Epistar Corp A semiconductor light-emitting device
EP1750309A3 (en) * 2005-08-03 2009-07-29 Samsung Electro-mechanics Co., Ltd Light emitting device having protection element
US8030575B2 (en) * 2005-12-29 2011-10-04 Sensor Electronic Technology, Inc. Mounting structure providing electrical surge protection
CN101385145B (zh) 2006-01-05 2011-06-08 伊鲁米特克斯公司 用于引导来自led的光的分立光学装置
KR100688037B1 (ko) * 2006-09-30 2007-03-02 에피밸리 주식회사 3족 질화물 반도체 발광소자
JP2009532895A (ja) * 2006-08-31 2009-09-10 エピヴァレー カンパニー リミテッド Ｉｉｉ族窒化物半導体発光素子
EP2070123A2 (en) 2006-10-02 2009-06-17 Illumitex, Inc. Led system and method
US8546818B2 (en) 2007-06-12 2013-10-01 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current-guiding structure
US7759670B2 (en) * 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
US8148733B2 (en) 2007-06-12 2012-04-03 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
JP2011512037A (ja) 2008-02-08 2011-04-14 イルミテックス， インコーポレイテッド エミッタ層成形のためのシステムおよび方法
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
JP2011199006A (ja) * 2010-03-19 2011-10-06 Sharp Corp 窒化物半導体レーザ素子
WO2012123840A1 (en) * 2011-03-14 2012-09-20 Koninklijke Philips Electronics N.V. Led having vertical contacts redistributed for flip chip mounting
KR101412142B1 (ko) * 2012-09-13 2014-06-25 광전자 주식회사 엔형 질화갈륨 윈도우층을 가진 알루미늄갈륨인듐인계 발광다이오드 및 그 제조 방법
JP6355492B2 (ja) * 2013-10-03 2018-07-11 アルパッド株式会社 複合樹脂及び電子デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3743897A (en) 1971-08-05 1973-07-03 Gen Electric Hybrid circuit arrangement with metal oxide varistor shunt
EP0153412B1 (en) * 1983-06-28 1989-03-22 Matsushita Electric Industrial Co., Ltd. Voltage-dependent, non-linear resistor porcelain composition
US5358880A (en) * 1993-04-12 1994-10-25 Motorola, Inc. Method of manufacturing closed cavity LED
DE69425186T3 (de) * 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
JP3643665B2 (ja) 1996-12-20 2005-04-27 シャープ株式会社 半導体発光素子
CN100485984C (zh) * 1997-01-09 2009-05-06 日亚化学工业株式会社 氮化物半导体元器件
EP0921577A4 (en) 1997-01-31 2007-10-31 Matsushita Electric Ind Co Ltd ELECTROLUMINESCENT ELEMENT, SEMICONDUCTOR ELECTROLUMINESCENT DEVICE, AND PROCESS FOR PRODUCING THE SAME
IL151192A0 (en) * 2000-02-16 2003-04-10 Nichia Corp Nitride semiconductor laser device
US6693352B1 (en) * 2000-06-05 2004-02-17 Emitronix Inc. Contact structure for group III-V semiconductor devices and method of producing the same
AT410266B (de) * 2000-12-28 2003-03-25 Tridonic Optoelectronics Gmbh Lichtquelle mit einem lichtemittierenden element
TW493287B (en) 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
TW492202B (en) 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393605B1 (ko) 2012-08-01 2014-05-09 광전자 주식회사 요철형 질화갈륨층을 가진 알루미늄갈륨인듐인계 발광다이오드 및 그 제조 방법

Also Published As

Publication number Publication date
US7095765B2 (en) 2006-08-22
TW200411954A (en) 2004-07-01
DE10322021A1 (de) 2004-07-22
TW577184B (en) 2004-02-21
KR20040057890A (ko) 2004-07-02
US20040125838A1 (en) 2004-07-01
JP2005005281A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
KR100579202B1 (ko) 전압 의존성 저항층을 구비한 광 방출기
KR100497121B1 (ko) 반도체 led 소자
EP2950359B1 (en) A light emitting device
US7151281B2 (en) Light-emitting diode structure with electrostatic discharge protection
KR101056457B1 (ko) 회로 보호 유닛을 갖는 발광 소자
US7411221B2 (en) Light emitting device having protection element and method of manufacturing the light emitting device
US7732825B2 (en) AC light emitting diode
KR20100029765A (ko) 전류 안내 구조물을 지닌 수직 발광 다이오드
JP2006270045A (ja) 静電気放電保護機能を有する発光ダイオードパッケージ
US20050205887A1 (en) [flip chip light-emitting diode package]
JP3348843B2 (ja) 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
JP2010010713A (ja) 端面劣化低減構造を備えたｉｉ−ｖｉレーザダイオード
KR100905884B1 (ko) 보호 소자를 갖춘 발광소자
JP3911839B2 (ja) 半導体発光装置
JP2000012913A (ja) 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法
JP2000188425A (ja) 発光ダイオード
JP3787220B2 (ja) チップ型発光素子
CN1266780C (zh) 具有压敏电阻层的发光器件
JP2005020038A (ja) 発光ダイオード
JP2000150962A (ja) 発光ダイオード
JP2002335012A (ja) 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
KR20020035789A (ko) 발광 다이오드 패키지 및 그 제조 방법
KR101662239B1 (ko) 발광 소자, 그 제조 방법 및 발광 소자 패키지
CN114631197A (zh) 发光二极管结构及发光装置
KR20110116453A (ko) 반도체 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130423

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 14