KR100573827B1 - Method for fabricating contact of semiconductor device - Google Patents
Method for fabricating contact of semiconductor device Download PDFInfo
- Publication number
- KR100573827B1 KR100573827B1 KR1020030099671A KR20030099671A KR100573827B1 KR 100573827 B1 KR100573827 B1 KR 100573827B1 KR 1020030099671 A KR1020030099671 A KR 1020030099671A KR 20030099671 A KR20030099671 A KR 20030099671A KR 100573827 B1 KR100573827 B1 KR 100573827B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- etching process
- forming
- plasma
- polymer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 55
- 229920000642 polymer Polymers 0.000 claims abstract description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 abstract description 9
- 238000009616 inductively coupled plasma Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택홀을 형성하기 위한 플라즈마 식각 공정시에 콘택홀의 상부에 불안정하게 증착되는 폴리머를 제어하여 미세 콘택홀을 형성할 수 있도록한 반도체 소자의 콘택 형성 방법에 관한 것으로, 반도체 기판상에 도전성을 갖는 하부 패턴을 형성하는 단계, 상기 하부 패턴을 포함하는 전면에 버퍼층을 형성하고 하드 마스크 패턴층을 형성하는 단계, 상기 하드 마스크 패턴층을 이용하여 1차 콘택 식각을 진행하여 버퍼층의 일부를 제거한 후에 1차 콘택 식각 공정시에 발생한 폴리머를 제거하는 단계, 및상기 폴리머 제거후에 콘택 영역의 나머지 버퍼층을 제거하는 2차 콘택 식각을 진행하여 하부 패턴을 오픈시키는 단계를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact of a semiconductor device in which a fine contact hole is formed by controlling a polymer that is unstable deposited on top of a contact hole during a plasma etching process for forming a contact hole. Forming a lower pattern having a lower layer, forming a buffer layer on the entire surface including the lower pattern, forming a hard mask pattern layer, and performing a first contact etching process using the hard mask pattern layer to remove a portion of the buffer layer; And removing the polymer generated during the first contact etching process, and performing the second contact etching to remove the remaining buffer layer of the contact region after removing the polymer to open the lower pattern.
ArF 패턴, O₂ 플라즈마, 폴리머, 하드 마스크, 콘택홀ArF pattern, O₂ plasma, polymer, hard mask, contact hole
Description
도 1a 내지 도 1c는 종래 기술의 반도체 소자의 콘택 형성을 위한 공정 단면도,1A to 1C are cross-sectional views of a process for forming a contact of a semiconductor device of the prior art;
도 2a 및 도 2b는 종래 기술의 콘택 형성시의 폴리머에 의한 비안정 홀 형성 상태를 나타낸 단면 및 평면 구성도,2A and 2B are cross-sectional and planar configuration diagrams illustrating an unstable hole formation state by a polymer at the time of contact formation in the prior art;
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 콘택 형성을 위한 공정 단면도,3A to 3C are cross-sectional views illustrating a process for forming a contact of a semiconductor device according to the present invention;
도 4a 내지 도 4c는 본 발명에 따른 반도체 소자의 콘택 형성시의 평면 구성도.4A to 4C are plan views showing the formation of contacts in the semiconductor device according to the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
31 : 반도체 기판 32 : 하부 패턴31
33 : 버퍼층 34 : 하드 마스크 패턴층 33: buffer layer 34: hard mask pattern layer
본 발명은 반도체 소자의 제조에 관한 것으로, 구체적으로 콘택홀을 형성하기 위한 플라즈마 식각 공정시에 콘택홀의 상부에 불안정하게 증착되는 폴리머를 제어하여 미세 콘택홀을 형성할 수 있도록한 반도체 소자의 콘택 형성 방법에 관한 것이다.BACKGROUND OF THE
반도체 제조 공정에서 미세 패턴을 형성하는데 이용되는 식각 장치로는 플라즈마 식각 장치와 습식 식각 장치가 사용되고 있는데, 반도체 소자의 집적도가 증가함에 따라 이방성을 나타내는 플라즈마 식각 장치가 주류를 이루고 있다. Plasma etching devices and wet etching devices are used as etching devices used to form fine patterns in a semiconductor manufacturing process. Plasma etching devices exhibiting anisotropy have become mainstream as the degree of integration of semiconductor devices increases.
상기 플라즈마 식각 장치의 소스로는 고주파(RF:radio frequency) 플라즈마, 표면파 플라즈마(SWP:surface wave plasma), 전자 사이클로트론 공명(ECR: electron cyclotron resonance) 플라즈마 또는 헬리콘파 플라즈마가 있다.Sources of the plasma etching apparatus include radio frequency (RF) plasma, surface wave plasma (SWP), electron cyclotron resonance (ECR) plasma or helicon wave plasma.
여기서, 고주파(RF) 플라즈마는 유도 결합 플라즈마(ICP: inductively coupled plasma) 또는 트랜스 결합 플라즈마(TCP: transformer coupled plasma)로 구성할 수 있다.Here, the high frequency (RF) plasma may be configured as an inductively coupled plasma (ICP) or a transformer coupled plasma (TCP).
이하에서 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 콘택 형성 공정에 관하여 설명하면 다음과 같다.Hereinafter, a contact forming process of a semiconductor device of the related art will be described with reference to the accompanying drawings.
도 1a내지 도 1c는 종래 기술의 반도체 소자의 콘택 형성을 위한 공정 단면도이고, 도 2a와 도 2b는 종래 기술의 콘택 형성시의 폴리머에 의한 비안정 홀 형성 상태를 나타낸 단면 및 평면 구성도이다.1A to 1C are cross-sectional views of a process for forming a contact of a semiconductor device of the prior art, and FIGS. 2A and 2B are cross-sectional and planar views showing an unstable hole formation state by a polymer when forming a contact of the prior art.
종래 기술에서는 초미세 패턴을 형성하기 위하여 하드 마스크를 사용한 콘택 형성 공정을 다음과 같이 진행한다. In the prior art, a contact forming process using a hard mask is performed as follows to form an ultrafine pattern.
먼저, 도 1a에서와 같이, 실리콘 기판(1)상에 형성된 하부 패턴(2)상에 형성되는 버퍼층(3)을 패터닝하기 위하여 하드 마스크층(4)을 형성한다.First, as shown in FIG. 1A, the
여기서, 하부 패턴(2)은 불순물 접합 영역, 게이트 라인, 비트 라인이 될 수 있고, 버퍼층(3)은 BPSG(Boron Phosphorus Silicate Glass),PSG(Phosphorus Silicate Glass)와 같은 물질로 형성된다.The
그리고 높은 종횡비를 갖는 딥 콘택 형성을 위하여 형성되는 하드 마스크층(4)은 폴리 실리콘으로 형성되는 것이 보통이다.In addition, the
이어, 하드 마스크층(4)상에 ArF 포토레지스트 패턴(5)을 형성하고 이를 이용하여 도 1b에서와 같이, 식각 공정을 진행한다.Subsequently, an
식각 공정은 높은 종횡비(high aspect-ratio)를 갖는 딥 콘택 에치를 위하여 통상의 TCP/ICP 타입의 플라즈마 소오스를 이용하여 하드 마스크 패턴층(4a)을 형성한다.The etching process forms a hard mask pattern layer 4a using a conventional TCP / ICP type plasma source for deep contact etch with high aspect-ratio.
그리고 하드 마스크 패턴층(4a)을 이용하여 고밀도(high density) 플라즈마를 이용한 식각 공정으로 버퍼층(3)을 선택적으로 식각하여 하부 패턴(2)을 오픈시킨다.In addition, the
그러나 ArF 포토레지스트 패턴을 이용하는 100nm이하 디바이스의 초미세 콘택 형성시에는 칩 축소에 맞추어 높은 종횡비를 갖는 딥 콘택 형성이 요구되는데 이를 형성하기 위한 공정시에 다음과 같은 문제가 있다.However, when forming ultra-fine contacts of 100 nm or less devices using an ArF photoresist pattern, deep contact formation having a high aspect ratio is required in accordance with chip shrinkage.
즉, 도 1c에서와 같이, 하드 마스크 필름을 배리어로 식각하기 위하여 MERIE (Magnetic Enhanced Reactive Ion Etching)타입의 고밀도 플라즈마 소오스를 이용하여 CHxFx/CFx/O2의 비율을 조절하여 다량의 C-Rich 폴리머를 (다)에서와 같이, 콘택홀 내벽에 증착하며 식각하는데, 각각의 콘택홀 내부에 증착되는 폴리머의 양이 불균일하게 이루어진다.That is, as shown in Figure 1c, in order to etch the hard mask film as a barrier by using a high density plasma source of MERIE (Magnetic Enhanced Reactive Ion Etching) type by adjusting the ratio of CH x F x / CF x / O 2 As in (C), the C-Rich polymer is deposited and etched on the inner wall of the contact hole, with an uneven amount of polymer deposited inside each contact hole.
(가)부분은 콘택홀 내부에 증착되는 폴리머 양이 안정적인 경우를 나타낸 것이고, (나)부분은 불안정적인 것을 나타낸 것이다.Part (a) shows the case where the amount of polymer deposited inside the contact hole is stable, and part (b) shows the instability.
이와 같이 불안정적인 부분을 갖는 상태에서 식각이 모두 완료되면 도 2a와 도 2b에서와 같이 정상 콘택(라)과 비정상 콘택(마)이 혼재하는 현상이 발생한다. When the etching is completed in the state having the unstable portion as described above, as shown in FIGS. 2A and 2B, the normal contact (d) and the abnormal contact (e) occur.
도 2a는 이런 현상이 발생한 100nm이하 디바이스의 실제 모양을 top view 형태로 관측한 것으로, 이와 같은 현상으로 초미세 패턴을 형성하기 위한 하드 마스크를 이용한 높은 종횡비를 갖는 딥 콘택 형성시에 많은 문제를 발생시킨다.Figure 2a is a top view of the actual shape of the device 100nm or less in which this phenomenon occurs, which causes a lot of problems when forming a deep contact with a high aspect ratio using a hard mask for forming an ultra-fine pattern Let's do it.
이와 같이 종래 기술의 제조 공정에서는 반도체 소자에서 초미세 패턴화되는 과정에서 ArF 포토레지스트 패턴이 요구되고 딥 콘택이 요구되는 과정에서 도입하게 된 하드 마스크 필름을 베리어층으로 하는 식각시 다량 발생하게 되는 C-rich 폴리머에 의한 문제를 해결하지 못한다.As described above, in the manufacturing process of the prior art, a large amount of C generated during etching using a hard mask film as a barrier layer, which is required during the ultrafine patterning process in a semiconductor device, requires an ArF photoresist pattern and a deep contact is required. It does not solve the problem caused by the -rich polymer.
즉, 폴리머가 불안정적으로 콘택홀 내벽에 증착되어 발생한 콘택홀 스트라이에이션(striation) 현상으로 하부 패턴과의 오픈 영역 확보의 어려움이 발생한다.That is, due to contact hole striation due to unstable polymer deposition on the inner wall of the contact hole, it is difficult to secure an open area with the lower pattern.
이는 초미세 디바이스의 저항 특성 저하를 유발하여 디바이스 제조 수율을 저하시키는 직접적인 원인으로 작용한다.This causes a reduction in the resistance characteristics of the ultra-fine device, which acts as a direct cause of lowering the device manufacturing yield.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 콘택홀을 형성하기 위한 플라즈마 식각 공정시에 콘택홀의 상부에 불안정하게 증착되는 폴리머를 제어하여 미세 콘택홀을 형성할 수 있도록한 반도체 소자의 콘택 형성 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, a semiconductor that can form a fine contact hole by controlling a polymer that is unstable deposited on top of the contact hole during the plasma etching process for forming the contact hole It is an object of the present invention to provide a method for forming a contact of a device.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택 형성 방법은 반도체 기판상에 도전성을 갖는 하부 패턴을 형성하는 단계와, 상기 하부 패턴을 포함하는 전면에 버퍼층을 형성하고 하드 마스크 패턴층을 형성하는 단계와, 상기 하드 마스크 패턴층을 이용한 1차 콘택 식각 공정을 진행하여 상기 버퍼층의 일부를 식각하여 제1 콘택홀을 형성하는 단계와, 상기 1차 콘택 식각 공정시에 발생한 폴리머를 제거하는 단계와, 2차 콘택 식각 공정을 실시하여 상기 1차 콘택 식각 공정 후 잔류되고, 상기 제1 콘택홀을 통해 노출된 상기 버퍼층을 식각하여 상기 하부 패턴을 노출시키는 제2 콘택홀을 형성하는 단계를 포함한다. In order to achieve the above object, a method of forming a contact of a semiconductor device according to the present invention may include forming a conductive lower pattern on a semiconductor substrate, forming a buffer layer on the entire surface including the lower pattern, and forming a hard mask pattern layer. And forming a first contact hole by etching a portion of the buffer layer by performing a first contact etching process using the hard mask pattern layer, and removing a polymer generated during the first contact etching process. And performing a second contact etching process to form a second contact hole remaining after the first contact etching process and etching the buffer layer exposed through the first contact hole to expose the lower pattern. do.
여기서, 1,2차 콘택 식각 공정을, MERIE 타입의 고밀도 플라즈마를 이용한 식각 공정시에 CxFx : O2 : Cx/2Fx/2의 비율을 약 2:2:1로 조절하여 약 88~89°의 각(angle)을 갖도록 진행하는 것을 특징으로 한다.Here, in the first and second contact etching processes, the ratio of C x F x : O 2 : C x / 2F x / 2 is adjusted to about 2: 2: 1 during the etching process using the high density plasma of the MERIE type. It characterized in that to proceed to have an angle (88) to 89 °.
그리고 1차 콘택 식각 공정후에, CxFx 등과 같은 플로오린(fluorine)계 플라즈마에 의한 반응에 의해 발생하는 C-rich 폴리머가 불안정한 상태로 콘택홀 내벽 에 증착되는 것을 O2 플라즈마를 이용한 등방성 식각 공정으로 제거하는 것을 특징으로 한다.And the primary contacts etching process after that, the flow cut out (fluorine) based plasma C-rich polymer is an isotropic etching using O 2 plasma from being deposited on the contact hole, the inner wall in an unstable state caused by the reaction by such as C x F x It is characterized by removing in the process.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 3a내지 도 3c는 본 발명에 따른 반도체 소자의 콘택 형성을 위한 공정 단면도이고, 도 4a내지 도 4c는 본 발명에 따른 반도체 소자의 콘택 형성시의 평면 구성도이다.3A to 3C are cross-sectional views illustrating a process for forming a contact of a semiconductor device according to the present invention, and FIGS. 4A to 4C are plan views illustrating contact formation of a semiconductor device according to the present invention.
본 발명은 로직을 포함한 반도체 소자의 제조 공정시에, ArF 패턴을 이용한 초미세 높은 종횡비를 갖는 딥 콘택 플라즈마 에치시 O2 플라즈마 폴리머 리세스 스텝을 진행하여 콘택홀 상층부에 불안정하게 증착되는 폴리머를 제어하여 콘택홀 스트라이에이션(striation)이 없는 콘택 프로파일을 구현하여 100nm tech 이하의 디바이스 구현을 가능하게 한 것이다.In the process of fabricating a semiconductor device including logic, an O 2 plasma polymer recess step for deep contact plasma etching with an ultrafine high aspect ratio using an ArF pattern is performed to control a polymer that is unstable to be deposited on an upper layer of a contact hole. By implementing contact profiles without contact hole striation, devices with sub-100nm tech are possible.
즉, 초미세 패터닝 공정에서 하드 마스크 필름을 베리어로 하는 식각시에 다량 발생하게 되는 C-rich 폴리머가 불안정적으로 콘택홀 내벽에 증착되는 문제를 개선한다.That is, in the ultra-fine patterning process, a large amount of C-rich polymer, which is generated at the time of etching the hard mask film as a barrier, is unreliably deposited on the inner wall of the contact hole.
먼저, 도 3a와 도 3b에서와 같이, 반도체 기판(31)상의 하부 패턴(32)상에 형성되는 버퍼층(33)을 패터닝하기 위하여 하드 마스크 형성용 물질층을 형성한다.First, as shown in FIGS. 3A and 3B, a material layer for forming a hard mask is formed in order to pattern the
여기서, 하부 패턴(32)은 불순물 접합 영역, 게이트 라인, 비트 라인이 될 수 있고, 버퍼층(33)은 BPSG(Boron Phosphorus Silicate Glass),PSG(Phosphorus Silicate Glass)와 같은 물질로 형성된다.The
그리고 높은 종횡비를 갖는 딥 콘택 형성을 위하여 형성되는 하드 마스크 형성용 물질층은 폴리 실리콘으로 형성되는 것이 보통이다.In addition, the hard mask forming material layer formed for forming a deep contact having a high aspect ratio is usually formed of polysilicon.
이어, 하드 마스크 형성용 물질층상에 ArF 포토레지스트 패턴(도시하지 않음)을 형성하고 이를 이용하여 식각 공정을 진행한다.Subsequently, an ArF photoresist pattern (not shown) is formed on the material layer for forming a hard mask and an etching process is performed using the ArF photoresist pattern.
식각 공정은 높은 종횡비(high aspect-ratio)를 갖는 딥 콘택 에치를 위하여 통상의 TCP/ICP 타입의 플라즈마 소오스를 이용하여 하드 마스크 패턴층(34)을 형성한다.The etching process forms a hard
그리고 하드 마스크 패턴층(34)을 이용하여 고밀도(high density) 플라즈마를 이용한 식각 공정으로 버퍼층(33)을 선택적으로 식각하여 하부 패턴(32)을 오픈시킨다.The
여기서, 하부 패턴(32) 콘택 오픈 공정을 다음과 같이 진행한다.Here, the process of opening the
먼저, 적정량의 타겟을 갖고 식각을 하고 C-rich 성 폴리머가 불안정하게 홀 내벽에 증착되어 홀을 막기 전에 도 3b와 도 4b에서와 같이, 플라즈마 챔버 및 웨이퍼상의 폴리머를 O2 플라즈마만을 이용하여 저압(Low pressure), 로우 파워(low power), high O2 조건하에서 등방성(isotropic )으로 식각해서 배기시킨후 다시 콘택홀 내부에 남아있는 버퍼층(33)을 식각한다.First, as shown in FIGS. 3B and 4B, the plasma chamber and the polymer on the wafer are low-pressured using only O 2 plasma before etching with an appropriate amount of target and etching the C-rich polymer unstable on the inner wall of the hole. The
이와 같은 높은 종횡비를 갖는 딥 콘택 형성 공정시의 상세 공정 조건은 다 음과 같다.Detailed process conditions in the deep contact forming process having such a high aspect ratio are as follows.
하드 마스크층을 베리어로 MERIE 타입의 고밀도 플라즈마를 이용한 식각 공정시에 CxFx : O2 : Cx/2Fx/2의 비율을 약 2:2:1로 조절하여 약 88~89°의 각(angle)을 갖도록 콘택홀을 형성한다. In the etching process using MERIE type high density plasma as a hard mask layer, the ratio of C x F x : O 2 : C x / 2F x / 2 is adjusted to 2: 2: 1 to about 88-89 °. Contact holes are formed to have an angle.
여기서, CxFx 등과 같은 플로오린(fluorine)계 플라즈마에 의한 반응으로 다량 발생하게 되는 C-rich 폴리머가 불안정한 상태로 콘택홀 내벽에 증착되는 현상을 O2 플라즈마를 이용한 등방성 식각 공정으로 제거한다.Here, the phenomenon that the C-rich polymer, which is generated in a large amount by the reaction by a fluorine-based plasma such as C x F x , is deposited on the inner wall of the contact hole in an unstable state is removed by an isotropic etching process using O 2 plasma. .
이와 같이 폴리머를 제거한 후에 콘태홀 내부에 남아 있는 버퍼층을 제거하는 공정은 마찬가지로, 하드 마스크층을 베리어로 MERIE 타입의 고밀도 플라즈마를 이용한 식각 공정시에 CxFx : O2 : Cx/2Fx/2의 비율을 약 2:2:1로 조절하여 진행하여 약 88~89°의 각(angle)을 갖도록 콘택홀을 형성한다. As described above, the process of removing the buffer layer remaining inside the contasure hole after removing the polymer is performed in the same manner as in the etching process using the high density plasma of the MERIE type with the hard mask layer as a barrier C x F x : O 2 : C x / 2F x Proceed by adjusting the ratio of / 2 to about 2: 2: 1 to form a contact hole to have an angle of about 88 ~ 89 °.
이와 같은 1차 버퍼층 식각과 폴리머 제거 그리고 2차 버퍼층 식각 공정은 in-situ 공정으로 진행한다.The primary buffer layer etching, polymer removal, and secondary buffer layer etching process are performed in-situ process.
그리고 딥 콘택 식각 공정을 실시할 때 CxFx( C3F8, C 4F8, C4F6, 등)를 메인 가스로 하여 CHxFx(CHF3, CH2F2 등) 플라즈마를 이용하여 다량의 CHx 래디컬을 유도하여 공정을 진행한다.And when performing the deep contact etching process, CH x F x (CHF 3 , CH 2 F 2 , etc.) using C x F x (C 3 F 8 , C 4 F 8 , C 4 F 6 , etc.) as the main gas The process is performed by inducing a large amount of CH x radicals using plasma.
이와 같이 식각 공정을 하는 경우에 도 3c와 도 4c에서와 같이, C-rich 성 폴리머(35)를 적정량으로 콘트롤하여 안정적인 상태로 폴리머의 홀 내벽 증착을 유 도하여 정상 콘택을 형성할 수 있다.In the etching process as described above, as shown in FIGS. 3C and 4C, the C-
이와 같은 버퍼층의 식각 공정은 다음과 같은 원리에 의해 식각이 이루어진다.The etching process of the buffer layer is etched by the following principle.
CF : SiO2 + 4CF →SiF4 + 2CO↑+ 2C CF: SiO 2 + 4CF → SiF 4 + 2CO ↑ + 2C
CF2 : SiO2 + 2CF2 →SiF4 + 2CO↑ CF 2 : SiO 2 + 2CF 2 → SiF 4 + 2CO ↑
CF3 : 3SiO2 + 4CF3 →3SiF4 + 4O2 + 4CO↑CF 3 : 3SiO 2 + 4CF 3 → 3SiF 4 + 4O 2 + 4CO ↑
이와 같은 CxFx 등의 플라즈마 에치 + O2 플라즈마 폴리머 제거 단계는 in-situ 시퀀스를 여러번 반복해 가며 콘택홀 내벽의 C-rich성 폴리머의 발생을 제어하며 식각한다.The plasma etch + O 2 plasma polymer removal step such as C x F x controls the generation of C-rich polymer on the inner wall of the contact hole by repeating the in-situ sequence several times.
여기서, O2 플라즈마 등방성으로 폴리머 제거하는 식각시에 MERIE 타입의 플라즈마 소오스에서 리세이프(recipe) 구성시에는 1000W 이하의 전력을 이용하여 15~30mT의 압력 조건하에 O2:Ar 가스 비율을 약 2:1의 비율로 혼합하여 300sccm∼400sccm을 주입하여 플라즈마를 형성하여 등방성 식각 공정으로 진행한다.Here, in the MERIE type plasma source for etching to remove the polymer by O 2 plasma isotropy, when constructing a relief, the O 2 : Ar gas ratio is about 2 under a pressure condition of 15 to 30 mT using a power of 1000 W or less. The mixture is mixed at a ratio of 1, and 300 sccm to 400 sccm are injected to form a plasma to proceed to an isotropic etching process.
그리고 C-rich 폴리머의 불안정한 콘택홀 내벽 증착 현상을 O2 플라즈마 등방성 식각 공정으로 제거하는 과정을 통상의 MDS(Microwave Down Stream) 타입, ECR(Electron Cyclotron Resonance) 타입, HELICAL 타입, faraday shield가 정착된 ICP(inductivity copled plasma) 타입의 플라즈마 소오스를 이용한 식각 장치(etcher)에서 실시하여 콘택홀 내벽의 c-rich성 폴리머 발생량을 제어한다.In addition, the process of eliminating the unstable contact hole inner wall deposition phenomenon of C-rich polymer by O 2 plasma isotropic etching process is conventional MDS (Microwave Down Stream) type, ECR (Electron Cyclotron Resonance) type, HELICAL type, and faraday shield. The amount of c-rich polymer generated on the inner wall of the contact hole is controlled by an etching apparatus using an inductivity copled plasma (ICP) type plasma source.
이와 같은 본 발명은 통상의 ArF 패턴을 이용한 초미세 딥 콘택 플라즈마 식각 공정시에 O2 플라즈마 폴리머 제거 스텝을 갖는 것으로 불안정하게 증착되는 폴리머를 제어하여 콘택홀 스트라이에이션(striation) 없는 콘택 프로파일을 구현할 수 있도록한 것이다.The present invention can implement a contact profile without contact hole striation by controlling a polymer that is unstable to have an O 2 plasma polymer removal step during an ultra-deep deep contact plasma etching process using a conventional ArF pattern. To be.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명에 따른 반도체 소자의 콘택 형성 방법은 높은 종횡비를 갖는 딥 콘택 형성을 위한 식각 공정시에 하드 마스크 필름을 베리어로 하는 공정에서 폴리머의 불안정 증착에 의해 발생하는 문제를 해결한다.The above-described method for forming a contact of a semiconductor device according to the present invention solves a problem caused by unstable deposition of a polymer in a process of using a hard mask film as a barrier during an etching process for forming a deep contact having a high aspect ratio.
즉, 식각 공정에 사용되는 플로오린계 플라즈마와 반응하여 다량 발생하게 되는 C-rich 폴리머가 불안정한 상태로 콘택홀 내벽에 증착되어 발생하는 콘택홀 striation 현상을 O2 플라즈마 폴리머 제거에 의하여 하부 패턴과의 온픈 영역을 충분히 확보할 수 있다.That is, the contact hole striation phenomenon generated by depositing on the inner wall of the contact hole in the unstable state of the C-rich polymer reacting with the fluorine-based plasma used in the etching process is removed from the lower pattern by removing the O 2 plasma polymer. Enough area can be secured.
이는 초미세 디바이스의 저항 특성을 확보할 수 있어 디바이스 구현 및 디바 이스 특성 개선과 제조 수율을 높이는 효과를 갖는다.This ensures the resistance characteristics of ultra-fine devices, which has the effect of improving device implementation, device characteristics, and manufacturing yield.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030099671A KR100573827B1 (en) | 2003-12-30 | 2003-12-30 | Method for fabricating contact of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030099671A KR100573827B1 (en) | 2003-12-30 | 2003-12-30 | Method for fabricating contact of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050070308A KR20050070308A (en) | 2005-07-07 |
KR100573827B1 true KR100573827B1 (en) | 2006-04-26 |
Family
ID=37260410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030099671A KR100573827B1 (en) | 2003-12-30 | 2003-12-30 | Method for fabricating contact of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100573827B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7195113B2 (en) * | 2018-11-07 | 2022-12-23 | 東京エレクトロン株式会社 | Processing method and substrate processing apparatus |
-
2003
- 2003-12-30 KR KR1020030099671A patent/KR100573827B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050070308A (en) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7985692B2 (en) | Method to reduce charge buildup during high aspect ratio contact etch | |
TWI425578B (en) | Method for fabricating recess gate in semiconductor device | |
US8487399B2 (en) | Semiconductor device and method of fabricating the same | |
KR100707803B1 (en) | Method for fabricating the same of semiconductor device with recess gate | |
US7345338B1 (en) | Bulb-shaped recess gate of a semiconductor device and method for fabricating the same | |
KR100743873B1 (en) | Techniques for improving etching in a plasma processing chamber | |
JPH09283503A (en) | Formation of semiconductor slope contact hole using high-density plasma etching device | |
KR100311487B1 (en) | Method for etching of oxidation film | |
JP3331979B2 (en) | Semiconductor etching method | |
US7858476B2 (en) | Method for fabricating semiconductor device with recess gate | |
US20080102624A1 (en) | Method of fabricating semiconductor device with recess gate | |
KR100555366B1 (en) | Polysilicon etching method and semiconductor memory manufacturing method | |
US5968278A (en) | High aspect ratio contact | |
KR0171733B1 (en) | Contact hole forming method of semiconductor device | |
JP5058406B2 (en) | Manufacturing method of semiconductor device | |
KR100573827B1 (en) | Method for fabricating contact of semiconductor device | |
KR20200113000A (en) | Method for achieving sidewall etching | |
KR20010042105A (en) | Self-aligned contacts for semiconductor device | |
JPH05283407A (en) | Manufacture of semiconductor device | |
KR20030048957A (en) | Method of manufacturing a flash memory having a self aligned floating gate | |
CN115910768A (en) | Etching method of semiconductor structure | |
KR100298180B1 (en) | Method for forming contact hole in semiconductor | |
KR100681209B1 (en) | Method for forming a deep contact hole in semiconductor device | |
KR100792355B1 (en) | Method for manufacturing the semiconductor device with top round recess-gate pattern | |
KR19990047250A (en) | Insulation Method of Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |