KR100573168B1 - Driving method of plasma display panel - Google Patents

Driving method of plasma display panel Download PDF

Info

Publication number
KR100573168B1
KR100573168B1 KR1020040092358A KR20040092358A KR100573168B1 KR 100573168 B1 KR100573168 B1 KR 100573168B1 KR 1020040092358 A KR1020040092358 A KR 1020040092358A KR 20040092358 A KR20040092358 A KR 20040092358A KR 100573168 B1 KR100573168 B1 KR 100573168B1
Authority
KR
South Korea
Prior art keywords
sustain
period
subfield
discharge
electrode lines
Prior art date
Application number
KR1020040092358A
Other languages
Korean (ko)
Inventor
창승우
김우진
윤치영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040092358A priority Critical patent/KR100573168B1/en
Application granted granted Critical
Publication of KR100573168B1 publication Critical patent/KR100573168B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0218Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 유지방전이 발생하지 않는 서브필드에서는 유지 기간에서 발생하는 소비전력을 저감하고, 유지방전이 발생하는 서브필드에서는 안정적인 방전이 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.It is an object of the present invention to provide a method of driving a plasma display panel in which power consumption generated in a sustain period is reduced in a subfield in which sustain discharge does not occur, and stable discharge is performed in a subfield in which sustain discharge occurs. .

이와 같은 목적을 달성하기 위하여, 본 발명은, 화상을 표현하는 단위 프레임의 계조 표시를 위하여, 단위 프레임은 복수의 서브필드들로 구성되고, 각 서브필드는 방전셀을 초기화시키기 위한 리셋 기간, 켜져야 할 방전셀이 선택되는 어드레스 기간, 및 선택된 방전셀에서 서브필드별 계조 가중치에 따라 유지방전이 수행되는 유지 기간으로 구성되어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,In order to achieve the above object, in the present invention, for the gradation display of a unit frame representing an image, the unit frame is composed of a plurality of subfields, each subfield being turned on for a reset period for initializing a discharge cell. In the driving method of the plasma display panel is configured by the address period in which the discharge cell to be selected is selected, and the sustain period in which the sustain discharge is performed according to the gray scale weight for each subfield in the selected discharge cell,

유지방전이 수행되지 않는 소정 서브필드들의 유지 기간에는 주사전극 라인들 및 유지전극 라인들에 하이레벨 전압이 인가되고, 소정 서브필드들의 유지 기간은 소정 기간인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다. A high level voltage is applied to the scan electrode lines and the sustain electrode lines during the sustain period of the predetermined subfields in which the sustain discharge is not performed, and the sustain period of the predetermined subfields is the predetermined period. To provide.

Description

플라즈마 디스플레이 패널의 구동방법{Driving method of plasma display panel}Driving method of plasma display panel {Driving method of plasma display panel}

도 1은 플라즈마 디스플레이 패널의 구동방법의 일예로서 주사전극 라인들에 대한 어드레스 디스플레이 분리 구동방법을 보여준다.FIG. 1 illustrates an address display separation driving method for scan electrode lines as an example of a driving method of a plasma display panel.

도 2는 도 1에 도시된 서브필드 3과 서브필드 4에서의 플라즈마 디스플레이 패널을 구동하기 위한 구동신호를 도시한 타이밍도이다.FIG. 2 is a timing diagram illustrating driving signals for driving a plasma display panel in subfields 3 and 4 shown in FIG. 1.

도 3은 도 2에 도시된 서브필드 3의 유지 기간을 상세히 보여주는 타이밍도이다.FIG. 3 is a timing diagram showing in detail the sustain period of the subfield 3 shown in FIG. 2.

도 4는 종래의 단위 프레임당 총 유지 기간 및 계조와의 관계를 보여주는 그래프이다.4 is a graph showing a relationship between a total sustain period and a gray level in a conventional unit frame.

도 5는 본 발명의 플라즈마 디스플레이 패널의 구동방법의 일예로서, 제 3 서브필드와 제 4 서브필드에서의 구동신호를 도시한 타이밍도이다.FIG. 5 is a timing diagram illustrating driving signals in a third subfield and a fourth subfield as one example of a method of driving the plasma display panel of the present invention.

도 6은 본 발명의 플라즈마 디스플레이 패널의 구동방법의 다른 예로서, 제 3 서브필드와 제 4 서브필드에서의 구동신호를 도시한 타이밍도이다.6 is a timing diagram illustrating driving signals in the third subfield and the fourth subfield as another example of the method of driving the plasma display panel of the present invention.

도 7은 도 5 내지 도 6에 도시된 제 3 서브필드의 유지 기간을 상세히 보여주는 타이밍도이다.FIG. 7 is a timing diagram illustrating in detail a sustain period of a third subfield illustrated in FIGS. 5 to 6.

도 8은 본 발명의 단위 프레임당 총 유지 기간 및 계조와의 관계를 보여주는 그래프이다.8 is a graph showing the relationship between the total sustain period and gradation per unit frame of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

Y1, ..., Yn...주사전극 라인들,Y1, ..., Yn ... scanning electrode lines,

X1, ..., Xn...유지전극 라인들,X1, ..., Xn ... holding electrode lines,

A1, A2, ..., Am...어드레스 전극 라인들,A1, A2, ..., Am ... address electrode lines,

Vs...유지방전 전압, Vset...상승 전압,Vs ... Dielectric potential voltage, Vset ... rising voltage,

Vset+Vs...상승 초고 전압, Vnf...하강 최저 전압,Vset + Vs ... Rising Ultra High Voltage, Vnf ... Falling Low Voltage,

Vb...바이어스 전압, Vsch...스캔 하이 전압,Vb ... bias voltage, Vsch ... scan high voltage,

Vscl...스캔 로우 전압, Va...어드레스 전압.Vscl ... scan low voltage, Va ... address voltage.

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로서, 더 상세하게는 유지방전이 발생하지 않는 서브필드의 유지 기간에서 발생하는 소비전력을 저감하고, 유지방전이 발생하는 서브필드에서의 안정적인 방전이 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel, and more particularly, to reduce power consumption generated in a sustain period of a subfield in which sustain discharge does not occur, and to perform stable discharge in a subfield in which sustain discharge occurs. The present invention relates to a method of driving a plasma display panel.

일본공개공보 1999-120924호에는 통상적인 플라즈마 디스플레이 패널의 구조가 개시되어 있다. 즉, 통상적인 플라즈마 디스플레이 패널의 전면 및 후면기판 사이에는, 어드레스 전극 라인들, 유전체층, 주사전극 라인들, 유지전극 라인들, 형광체층, 격벽 및 일산화마그네슘 (MgO) 보호층이 마련되어 있다.Japanese Laid-Open Patent Publication No. 1999-120924 discloses a structure of a conventional plasma display panel. That is, address electrode lines, dielectric layers, scan electrode lines, sustain electrode lines, phosphor layers, barrier ribs, and magnesium monoxide (MgO) protective layers are provided between the front and back substrates of a conventional plasma display panel.

어드레스 전극 라인들은 후면기판의 앞쪽에 일정한 패턴으로 형성된다. 후방유전체층은 어드레스 전극 라인들의 앞쪽에 도포된다. 후방유전체층의 앞쪽에는 격벽들이 어드레스 전극 라인들과 평행한 방향으로 형성된다. 이 격벽들은 각 방전셀의 방전 영역을 구획하고, 각 방전셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광체층은 격벽들 사이에서 어드레스 전극 라인들 상의 후방유전체층의 앞에 도포되며, 순차적으로 적색발광 형광체층, 녹색발광 형광체층, 청색발광 형광체층이 배치된다.The address electrode lines are formed in a predetermined pattern on the front side of the back substrate. The back dielectric layer is applied to the front of the address electrode lines. In the front of the rear dielectric layer, barrier ribs are formed in a direction parallel to the address electrode lines. These partitions partition the discharge area of each discharge cell and serve to prevent optical interference between the discharge cells. The phosphor layer is applied in front of the rear dielectric layer on the address electrode lines between the partition walls, and a red light emitting phosphor layer, a green light emitting phosphor layer, and a blue light emitting phosphor layer are sequentially disposed.

유지전극 라인들과 주사전극 라인들은 어드레스 전극 라인들과 직교되도록 전면기판의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 유지전극 라인과 각 주사전극 라인은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극(버스 전극) 라인이 결합되어 형성될 수 있다. 전방유전체층은 유지전극 라인들과 주사전극 라인들의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널을 보호하기 위한 보호층 예를 들어, 일산화마그네슘(MgO)층은 전방유전체층의 뒤쪽에 전면 도포되어 형성된다. 방전 공간에는 플라즈마 형성용 가스가 밀봉된다.The sustain electrode lines and the scan electrode lines are formed in a constant pattern on the rear side of the front substrate so as to be orthogonal to the address electrode lines. Each intersection sets a corresponding discharge cell. Each sustain electrode line and each scan electrode line may be formed by combining a transparent electrode line of a transparent conductive material such as indium tin oxide (ITO) and a metal electrode (bus electrode) line for increasing conductivity. The front dielectric layer is formed by coating the entire surface of the sustain electrode lines and the scan electrode lines. A protective layer for protecting the panel from a strong electric field, for example, a magnesium monoxide (MgO) layer is formed by applying the entire surface to the back of the front dielectric layer. The plasma forming gas is sealed in the discharge space.

3 전극 구조를 구동하기 위하여, 종래에는 일반적으로 ADS(Address Display Separation) 구동방식을 사용하고 있으며, 이에 관해서는 도 1을 참조하여 설명한다. In order to drive the three-electrode structure, a conventional ADS (Address Display Separation) driving method is generally used, which will be described with reference to FIG. 1.

도 1은 플라즈마 디스플레이 패널의 구동방법의 일예로서 주사전극 라인들에 대한 어드레스 디스플레이 분리 구동방법을 보여준다.FIG. 1 illustrates an address display separation driving method for scan electrode lines as an example of a driving method of a plasma display panel.

단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 유지방전 구간(S1, ..., S8)로 분할된다.The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Further, each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8, and a sustain discharge section S1, ..., S8. .

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극 라인들(A1, A2, ... , Am)에 표시 데이터 신호가 인가됨과 동시에 각 주사전극 라인들(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode lines A1, A2, ..., Am and at the same time, the scan electrode lines Y1, ..., Yn Are sequentially applied.

각 유지방전 구간(S1, ...,S8)에서는, 주사전극 라인들(Y1, ..., Yn)과 유지전극 라인들(X1, ..., Xn)에 유지펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 유지방전을 일으킨다.In each sustain discharge section S1, ..., S8, sustain pulses are alternately applied to the scan electrode lines Y1, ..., Yn and sustain electrode lines X1, ..., Xn. , Sustain discharge occurs in the discharge cells in which wall charges are formed in the address periods A1, ..., A8.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 구간(S1, ..., S8)내의 유지펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율의 계조 가중치에 따라 서로 다른 유지펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 제 1 서브필드 기간, 제 3 서브필드 기간 및 제 8 서브필드 기간 동안 방전셀들을 어드레싱하여 유지방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain pulses in the sustain discharge sections S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield is sequentially assigned to gradation weights of 1, 2, 4, 8, 16, 32, 64, 128. Accordingly, different numbers of sustain pulses may be allocated. In order to obtain luminance of 133 gradations, the discharge cells may be addressed and sustained discharged during the first subfield period, the third subfield period, and the eighth subfield period.

각 서브필드에 할당되는 유지방전 수는, 소비전력 저감을 위한 APC(Automatic Power Control)단계를 거치면서 가변적으로 결정될 수 있다. 또한 각 서브필드에 할당되는 유지방전 수는 감마특성이나 패널특성을 고려하여 다양하 게 변형하는 것이 가능하다. 예컨대 제 4 서브필드에 할당된 계조 가중치를 8에서 6으로 낮추고, 제 6 서브필드에 할당된 계조 가중치를 32에서 34로 높일 수 있다. 또한, 한 프레임을 형성하는 서브필드의 수도 설계사양에 따라 다양하게 변형하는 것이 가능하다.The number of sustain discharges allocated to each subfield may be variably determined through an APC (Automatic Power Control) step for reducing power consumption. In addition, the number of sustain discharges allocated to each subfield can be varied in consideration of gamma characteristics and panel characteristics. For example, the gray scale weight allocated to the fourth subfield may be lowered from 8 to 6, and the gray scale weight allocated to the sixth subfield may be increased from 32 to 34. FIG. In addition, the number of subfields forming one frame can be variously modified according to design specifications.

도 2는 도 1에 도시된 서브필드 3과 서브필드 4에서의 플라즈마 디스플레이 패널을 구동하기 위한 구동신호를 도시한 타이밍도이고, 도 3은 도 2에 도시된 서브필드 3의 유지 기간을 상세히 보여주는 타이밍도이다. 이하에서 도 2 및 도 3을 참조하여 설명한다.FIG. 2 is a timing diagram showing driving signals for driving the plasma display panel in the subfields 3 and 4 shown in FIG. 1, and FIG. 3 shows the sustain period of the subfield 3 shown in FIG. Timing diagram. Hereinafter, a description will be given with reference to FIGS. 2 and 3.

단위 프레임이 8개의 서브필드로 구성되는 도 1의 예에서, 상기의 APC 단계를 고려하지 않는 경우에, 제 3 서브필드(SF3)의 계조 가중치가 4라면, 도면에 도시된 바와 같이 일단 제 3 서브필드(SF3)의 유지펄스 수는 4개이며, 제 4 서브필드(SF4)의 계조 가중치가 8이라면, 제 4 서브필드(SF4)의 유지펄스 수는 8개이다.In the example of FIG. 1 in which the unit frame is composed of eight subfields, if the gray scale weight of the third subfield SF3 is 4 when the above APC step is not taken into consideration, once the third subfield SF3 is shown in FIG. If the number of sustain pulses of the subfield SF3 is four, and the gray scale weight of the fourth subfield SF4 is eight, the number of sustain pulses of the fourth subfield SF4 is eight.

제 3 서브필드의 리셋 기간과 어드레스 기간은 도시되어 있지 않으나, 제 4 서브필드의 리셋 기간과 어드레스 기간에 인가되는 구동신호와 유사하므로 제 4 서브필드의 리셋 기간과 어드레스 기간을 참조하여 설명한다.Although the reset period and the address period of the third subfield are not shown, they are similar to the driving signals applied to the reset period and the address period of the fourth subfield and will be described with reference to the reset period and the address period of the fourth subfield.

제 3 서브필드의 리셋 기간(미도시)에는, 방전셀들을 초기화시키기 위하여, 주사전극 라인들에 유지방전 전압에서부터 상승 램프 펄스가 인가되고, 다음에 유지방전 전압에서 하강 램프 펄스가 인가된다. 유지전극 라인들에는 상기 하강 램프 펄스 인가시부터 바이어스 전압이 인가되며, 어드레스 전극 라인들에는 그라운드 전압이 인가된다. 상승 램프 펄스는 유지방전 전압에서부터 상승 기울기를 가지며 상승 전압(Vset) 만큼 상승하여 상승 최고 전압(Vset+Vs)에 도달하며, 하강 램프 펄스는 유지방전 전압에서부터 하강기울기를 가지며 하강하여 하강 최저 전압(Vnf)에 도달한다. 상기 상승 램프 펄스 인가시 방전셀 내의 주사전극 부근에 부극성의 벽전하가 쌓이기 시작하며, 미약한 방전이 발생하며, 하강 램프 펄스 인가시 방전셀 내의 주사전극 부근에 쌓였던 부극성의 벽전하가 소거되기 시작하면서 다시 미약한 방전이 발생하게 되어 방전셀 내의 벽적하가 초기화된다.In the reset period of the third subfield (not shown), in order to initialize the discharge cells, a rising ramp pulse is applied from the sustain discharge voltage to the scan electrode lines, and a falling ramp pulse is applied from the sustain discharge voltage. The bias voltage is applied to the sustain electrode lines when the falling ramp pulse is applied, and the ground voltage is applied to the address electrode lines. The rising ramp pulse has a rising slope from the sustain discharge voltage and rises by the rising voltage (Vset) to reach the rising maximum voltage (Vset + Vs), and the falling ramp pulse has a falling slope from the sustain discharge voltage and falls down to the lowest voltage ( Vnf). When the rising ramp pulse is applied, negative wall charges begin to accumulate in the vicinity of the scan electrodes in the discharge cells, and a weak discharge occurs. When the falling ramp pulse is applied, the negative wall charges accumulated near the scan electrodes in the discharge cells are erased. As it starts to be generated, a weak discharge is generated again, and the wall drop in the discharge cell is initialized.

제 3 서브필드의 어드레스 기간(미도시)에는, 일단 주사전극 라인들에 스캔 하이 전압을 유지하다가 순차적으로 스캔 로우 전압을 갖는 주사펄스가 인가된다. 여기서, 제 3 서브필드에서 유지방전이 수행되지 않는 경우라고 가정하면, 어드레스 전극 라인들에 인가되는 표시 데이터 신호는 어떠한 정보도 갖지 않는 신호가 인가되어야 한다. 따라서 어드레스 전극 라인들에는 그라운드 전압이 인가된다고 가정한다. 주사전극 라인들에는 바이어스 전압이 계속 인가된다.In the address period (not shown) of the third subfield, a scan pulse having a scan low voltage is sequentially applied while maintaining a scan high voltage on the scan electrode lines. Here, assuming that sustain discharge is not performed in the third subfield, a signal having no information should be applied to the display data signal applied to the address electrode lines. Therefore, it is assumed that ground voltage is applied to the address electrode lines. The bias voltage is continuously applied to the scan electrode lines.

제 3 서브필드의 유지 기간(시간 t1에서 시간 t11)에는 주사전극 라인들(Y1, ...,Yn)과 유지전극 라인들(X1, ...,Xn)에 주사펄스가 교호하게 인가되며, 유지펄스의 수는 4개이다. 어드레스 전극 라인들(A1, ..., Am)에는 그라운드 전압이 인가된다. 일단 제 3 서브필드의 어드레스 전극 라인들에 어드레싱이 수행되지 않았으므로, 제 3 서브필드(SF3)의 유지 기간(PS)에는 유지펄스가 인가됨에도 불구하고, 유지방전이 발생하지 않는다. 그러나 상기 유지펄스가 계속 인가됨으로 인하여, 무효 소비전력이 발생하게 되는 문제점이 발생한다.In the sustain period (time t1 to time t11) of the third subfield, scan pulses are alternately applied to the scan electrode lines Y1, ..., Yn and the sustain electrode lines X1, ..., Xn. , The number of holding pulses is four. Ground voltages are applied to the address electrode lines A1, ..., Am. Since addressing is not performed to the address electrode lines of the third subfield once, the sustain discharge does not occur even though the sustain pulse is applied in the sustain period PS of the third subfield SF3. However, since the sustain pulse is continuously applied, a problem arises in that invalid power consumption occurs.

제 4 서브필드(SF4)의 리셋 기간(PR)은 제 3 서브필드의 리셋 기간과 동일하 게 상승 램프 펄스와 하강 램프 펄스가 인가된다. 상승 램프 펄스는 유지방전 전압(Vs)에서 상승 기울기를 가지며 상승 전압(Vset)만큼 상승하여 최종적으로 상승 최고 전압(Vset+Vs)에 도달하고, 하강 램프 펄스는 하강 기울기를 가지며 하강하여 최종적으로 하강 최저 전압(Vnf)에 도달한다. 제 4 서브필드(SF4)의 어드레스 기간(PA)은 제 3 서브필드의 어드레스 기간과 달리, 켜져야 할 셀을 선택하도록 어드레싱이 수행된다고 가정하면, 주사전극 라인들(Y1, ...,Yn))에는 스캔 하이 전압(Vsch)을 유지하다가 순차적으로 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가되고, 어드레스 전극 라인들(A1, ...,Am)에는 상기 주사펄스에 맞춰 어드레스 전압(Va)을 갖는 표시 데이터 신호가 인가되어 어드레싱이 수행된다. 유지전극 라인들(X1, ...,Xn)에는 바이어스 전압(Vb)이 인가된다.In the reset period PR of the fourth subfield SF4, the rising ramp pulse and the falling ramp pulse are applied in the same manner as the reset period of the third subfield. The rising ramp pulse has a rising slope at the sustain discharge voltage (Vs) and rises by the rising voltage (Vset) to finally reach the rising maximum voltage (Vset + Vs), and the falling ramp pulse has a falling slope and finally falls The lowest voltage Vnf is reached. The address period PA of the fourth subfield SF4 is different from the address period of the third subfield, assuming that addressing is performed to select a cell to be turned on, the scan electrode lines Y1,..., Yn While maintaining the scan high voltage Vsch, scan pulses having the scan low voltage Vscl are sequentially applied, and address voltages (A1, ..., Am) corresponding to the scan pulse are applied to the address electrode lines A1, ..., Am. A display data signal with Va) is applied and addressing is performed. The bias voltage Vb is applied to the sustain electrode lines X1,..., Xn.

제 4 서브필드(SF4)의 유지 기간(PS)에는 유지펄스가 주사전극 라인들(Y1, ...,Yn)과 유지전극 라인들(X1, ...,Xn)에 인가되며, 유지펄스의 수는 계조 가중치에 따라 8개이며, 어드레싱된 방전셀에서 8회의 유지방전이 수행되어 계조가 표시되게 된다.In the sustain period PS of the fourth subfield SF4, the sustain pulse is applied to the scan electrode lines Y1, ..., Yn and the sustain electrode lines X1, ..., Xn, and the sustain pulse. The number of is eight according to the gray scale weight, and eight sustain discharges are performed in the addressed discharge cells to display the gray scale.

도 4는 종래의 단위 프레임당 총 유지 기간 및 계조와의 관계를 보여주는 그래프이다.4 is a graph showing a relationship between a total sustain period and a gray level in a conventional unit frame.

단위 프레임당 8개의 서브필드로 구성되어 256계조를 표시하는 경우에 단위 프레임의 인가시간이 1/60초라고 하면, 0 계조에서 255계조까지의 각 계조에 대해 프레임당 실제 유지 기간은 직선 A와 같이 비례하게 된다. 다만, 어느 계조를 단위 프레임에서 표현하더라도 리셋 기간과 어드레스 기간은 각 서브필드에 관계없이 일 정한 기간이므로, 단위 프레임당 총 유지 기간은 도면에서와 같이 일정하게 된다. 따라서 도면에서의 영역 B처럼 무효 전력이 소비되며, 이는 저계조일수록 고계조에 비해 유지방전에 관계하지 않는 유지펄스의 인가가 더 많아져, 무효전력 소비가 더 커지게 되는 문제점이 발생한다. If the applied time of the unit frame is 1/60 second when 256 sub-frames are composed of 8 sub-fields per unit frame, the actual holding period for each frame from 0 to 255 gradations is the straight line A. Will be proportional together. However, even if any gray scale is expressed in the unit frame, since the reset period and the address period are constant periods regardless of each subfield, the total sustain period per unit frame becomes constant as shown in the drawing. Accordingly, reactive power is consumed as in area B in the drawing. This means that the lower the gradation, the more the application of the sustain pulse that is not related to the sustain discharge than the high gradation, resulting in a higher reactive power consumption.

본 발명은 상기와 같은 문제점을 해결하기 위하여, 유지방전이 발생하지 않는 서브필드에서는 유지 기간에서 발생하는 소비전력을 저감하고, 유지방전이 발생하는 서브필드에서는 안정적인 방전이 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.In order to solve the above problems, the present invention provides a plasma display panel which reduces power consumption generated in a sustain period in a subfield in which sustain discharge does not occur, and enables stable discharge to be performed in a subfield in which sustain discharge occurs. It is an object to provide a driving method.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 주사전극 라인들과 유지전극 라인들이 나란하게 연장되고, 어드레스 전극 라인들은 주사전극 라인들 및 유지전극 라인들에 교차하도록 연장되어 방전셀이 구획되는 플라즈마 패널에 대하여, 화상을 표현하는 단위 프레임의 계조 표시를 위하여, 단위 프레임은 복수의 서브필드들로 구성되고, 각 서브필드는 방전셀을 초기화시키기 위한 리셋 기간, 켜져야 할 방전셀이 선택되는 어드레스 기간, 및 선택된 방전셀에서 서브필드별 계조 가중치에 따라 유지방전이 수행되는 유지 기간으로 구성되어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,In order to achieve the above object, according to the present invention, the scan electrode lines and the sustain electrode lines extend in parallel, and the address electrode lines extend to cross the scan electrode lines and the sustain electrode lines so that the discharge cells are partitioned. For the plasma panel, for gray scale display of the unit frame representing the image, the unit frame is composed of a plurality of subfields, each subfield having a reset period for initializing the discharge cells and a discharge cell to be turned on. In the driving method of the plasma display panel is configured by the address period and the sustain period in which the sustain discharge is performed according to the gray scale weight for each subfield in the selected discharge cell,

유지방전이 수행되지 않는 소정 서브필드들의 유지 기간에는 주사전극 라인들 및 유지전극 라인들에 하이레벨 전압이 인가되고, 소정 서브필드들의 유지 기간 은 소정 기간인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다. A high level voltage is applied to the scan electrode lines and the sustain electrode lines in the sustain period of the predetermined subfields in which the sustain discharge is not performed, and the sustain period of the predetermined subfields is the predetermined period. To provide.

본 발명의 또 다른 특징에 의하면, 상기 소정 기간은, 소정 서브필드들에서, 유지방전이 수행되는 경우의 유지 기간보다 짧은 것이 바람직하다.According to still another feature of the present invention, it is preferable that the predetermined period is shorter than the sustain period when sustain discharge is performed in the predetermined subfields.

이러한 본 발명의 다른 특징에 의하면, 유지방전이 수행되는 서브필드들에서의 리셋 기간은, 소정 서브필드들의 리셋 기간보다 긴 것이 바람직하다.According to another aspect of the present invention, the reset period in the subfields in which the sustain discharge is performed is preferably longer than the reset period of the predetermined subfields.

이러한 본 발명의 다른 특징에 의하면, 유지방전이 수행되는 서브필드들에서의 어드레스 기간은, 소정 서브필드들의 어드레스 기간보다 긴 것이 바람직하다.According to another aspect of the present invention, it is preferable that the address period in the subfields in which the sustain discharge is performed is longer than the address period of the predetermined subfields.

이러한 본 발명의 다른 특징에 의하면, 상기 하이레벨 전압은 유지방전 전압일 수 있다. According to another aspect of the present invention, the high level voltage may be a sustain discharge voltage.

본 발명은 또한 전술한 목적을 달성하기 위하여, 상기의 플라즈마 디스플레이 패널의 구동방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체를 제공한다.The present invention also provides a recording medium having recorded thereon a program for executing the above method of driving the plasma display panel on a computer in order to achieve the above object.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 5는 본 발명의 플라즈마 디스플레이 패널의 구동방법의 일예로서, 제 3 서브필드와 제 4 서브필드에서의 구동신호를 도시한 타이밍도이고 도 7은 도 5에 도시된 제 3 서브필드의 유지 기간을 상세히 보여주는 타이밍도이다. 이하에서 도 5와 도 7을 참조하여 설명한다.5 is a timing diagram illustrating driving signals in a third subfield and a fourth subfield, as an example of a method of driving the plasma display panel of the present invention, and FIG. 7 is a sustain period of the third subfield shown in FIG. This is a timing diagram showing the details. Hereinafter, a description will be given with reference to FIGS. 5 and 7.

본 발명은 유지방전이 수행되지 않는 소정 서브필드들의 유지 기간에는 주사전극 라인들 및 유지전극 라인들에 하이레벨 전압이 인가되고, 유지방전이 수행되지 않는 소정 서브필드들의 유지 기간은 소정 기간으로 정하는 것을 특징으로 하고 있으며, 소정 기간은 유지방전이 수행되지 않는 소정 서브필드에서의 유지 기간이 유지방전이 수행된 경우의 유지 기간보다 짧도록 정해지며, 이렇게 단축된 유지 기간을 단위 프레임의 다른 서브필드, 즉 유지방전이 수행될 서브필드의 리셋 기간 또는 어드레스 기간에 더 할당하는 것을 특징으로 한다. According to the present invention, a high level voltage is applied to the scan electrode lines and the sustain electrode lines in the sustain period of the predetermined subfields in which sustain discharge is not performed, and the sustain period of the predetermined subfields in which the sustain discharge is not performed is determined as a predetermined period. The predetermined period is determined such that the sustain period in the predetermined subfield where no sustain discharge is performed is shorter than the sustain period when the sustain discharge is performed. That is, it is characterized in that it is further allocated to the reset period or the address period of the subfield in which sustain discharge is to be performed.

일단, 단위 프레임의 8개의 서브필드라고 가정하고, 단위 프레임의 계조 표시를 위해 제 1 서브필드에서 제 8 서브필드까지의 계조 가중치가 각각 1, 2, 4, 8, 16, 32, 64, 128이라고 가정한다. 물론 단위 프레임의 서브필드 수는 8개에 한정되지 않으며, 또한 계조 가중치도 상기에 기재된 것과 달리 정해질 수 있다.First, it is assumed that eight subfields of a unit frame, and gray scale weights from the first subfield to the eighth subfield are 1, 2, 4, 8, 16, 32, 64, 128 respectively for gray scale display of the unit frame. Assume that Of course, the number of subfields of a unit frame is not limited to eight, and the gray scale weight can also be determined differently from the above.

도 5는 제 3 서브필드(SF3)의 유지 기간(PS)과, 제 4 서브필드(SF4)의 리셋(PR), 어드레스(PA) 및 유지 기간(PS)이 도시되어 있다. 제 3 서브필드(SF3)에서는 유지방전이 수행되지 않는 소정 서브필드라고 가정하고, 제 4 서브필드(SF4)에서는 유지방전이 수행된다고 가정한다. 즉, 제 3 서브필드의 어드레스 기간(미도시)에서는 어드레싱이 수행되지 않아 켜져야 할 방전셀이 선택되지 않은 것이며, 제 4 서브필드의 어드레스 기간에서는 어드레싱이 수행되어 켜져야 할 방전셀이 선택된 것이라 볼 수 있다.FIG. 5 shows the sustain period PS of the third subfield SF3, the reset PR, the address PA and the sustain period PS of the fourth subfield SF4. It is assumed that the third subfield SF3 is a predetermined subfield in which sustain discharge is not performed, and it is assumed that sustain discharge is performed in the fourth subfield SF4. That is, in the address period (not shown) of the third subfield, the discharge cells to be turned on are not selected because addressing is not performed, and the discharge cells to be turned on by the addressing are selected in the address period of the fourth subfield. can see.

따라서 제 3 서브필드의 유지 기간에는 유지펄스가 인가되어도 유지방전이 수행되지 않으므로, 종래의 도 2와 비교하여 무효 소비전력 저감을 위해, 도 5에 도시된 바와 같이 유지전극 라인들(X1, ...,Xn)과 주사전극 라인들(Y1, ...,Yn)에 하이레벨의 전압이 인가된다. 하이레벨의 전압은 전원레벨의 간소화를 위해 유지방전 전압(Vs)인 것이 바람직하다. 또한 제 3 서브필드의 유지 기간은, 하이레벨의 전압이 주사전극 라인들(Y1, ...,Yn) 및 유지전극 라인들(X1, ...,Xn)에 인가되어 유지방전이 발생하지 않는 기간으로, 제 3 서브필드에 할당된 계조 가중치에 따라 4개의 유지펄스가 인가되어야 하는 기간이 아니어도 되므로, 다른 프레임에서의 제 3 서브필드의 유지 기간에서 유지방전이 발생하는 경우(4개의 유지펄스가 인가되는 경우)의 유지방전 기간보다 짧은 것이 바람직하다. 이를 도 2와 비교하면, 도 2의 제 3 서브필드의 유지 기간은 비록 유지방전이 수행되지는 않지만 4개의 유지펄스가 인가되어 유지 기간이 시간 t1에서 시간 t11까지의 기간이나, 도 5의 제 3 서브필드의 유지 기간은 유지방전이 수행되지 않고, 유지전극 라인들(X1, ...,Xn)과 주사전극 라인들(Y1, ...,Yn)에 하이레벨의 전압이 인가되므로, 유지 기간을 시간 t1에서 시간 t21까지의 기간으로 단축시키는 것이 가능하다. 이 기간은 본 발명에서의 소정 기간으로서 다양하게 정해질 수 있다. 다만, 단위 프레임에서 유지방전이 발생하지 않는 서브필드가 제 3 서브필드(SF3) 이외에 더 있다면, 그 서브필드의 유지 기간도 동일하게 소정 기간(시간 t1에서 시간 t21까지에 해당하는 기간)으로 정하는 것이 바람직하다. 즉 도 5에 도시되지는 않았지만 제 5 서브필드에서 유지방전이 발생하지 않는다면, 제 5 서브필드에 유지 기간도 소정 기간(시간 t1에서 시간 t21까지에 해당하는 기간)으로 정해지고, 상기 소정 기간동안 주사전극 라인들(Y1, ...Yn)과 유지전극 라인들(X1, ...,Xn)에는 하이레벨 전압, 즉 유지방전 전 압(Vs)이 인가되도록 할 수 있다. 유지방전이 발생하지 않는 유지 기간에 유지펄스를 인가하지 않고, 하이레벨 전압을 인가하며, 그 유지 기간도 단축하므로 무효 소비전력이 저감되게 된다. Therefore, since the sustain discharge is not performed even when the sustain pulse is applied in the sustain period of the third subfield, the sustain electrode lines X1,. A high level voltage is applied to Xn and the scan electrode lines Y1, ..., Yn. The voltage at the high level is preferably the sustain discharge voltage Vs to simplify the power supply level. In the sustain period of the third subfield, a sustain discharge does not occur because a high level voltage is applied to the scan electrode lines Y1, ..., Yn and the sustain electrode lines X1, ..., Xn. If the sustain discharge does not occur during the sustain period of the third subfield in another frame since the four sustain pulses do not have to be applied according to the gray scale weight assigned to the third subfield, Shorter than the sustain discharge period of the sustain pulse). In comparison with FIG. 2, the sustain period of the third subfield of FIG. 2 is applied to four sustain pulses although the sustain discharge is not performed, but the sustain period is from time t1 to time t11. In the sustain period of the three subfields, no sustain discharge is performed, and a high level voltage is applied to the sustain electrode lines X1, ..., Xn and the scan electrode lines Y1, ..., Yn. It is possible to shorten the holding period to a period from time t1 to time t21. This period can be variously determined as a predetermined period in the present invention. However, if there is another subfield in which the sustain discharge does not occur in the unit frame other than the third subfield SF3, the sustain period of the subfield is similarly determined to be a predetermined period (period corresponding to time t1 to time t21). It is preferable. That is, although not shown in Fig. 5, if no sustain discharge occurs in the fifth subfield, the sustain period in the fifth subfield is also set to a predetermined period (period corresponding to time t1 to time t21), and during the predetermined period. A high level voltage, that is, a sustain discharge voltage Vs, may be applied to the scan electrode lines Y1,..., Yn and the sustain electrode lines. In the sustain period in which no sustain discharge occurs, a high level voltage is applied without applying a sustain pulse, and the sustain period is also shortened, thereby reducing the reactive power consumption.

한편, 도 2와 비교하여, 제 3 서브필드(SF3)의 유지 기간(PS)에서 짧아진 기간은 제 4 서브필드(SF4)의 리셋 기간(PR)에 더 할당할 수 있다. 리셋 기간(시간 t21에서 시간 t22까지의 기간)은 방전셀들을 초기화 시키는 기간으로서, 주사전극 라인들에 상승 램프 펄스와 하강 램프 펄스를 인가한다.On the other hand, compared with FIG. 2, the period shortened in the sustain period PS of the third subfield SF3 may be further allocated to the reset period PR of the fourth subfield SF4. The reset period (period from time t21 to time t22) is a period for initializing the discharge cells, and applies a rising ramp pulse and a falling ramp pulse to the scan electrode lines.

이때 상승 램프 펄스와 하강 램프 펄스의 상승 기울기 또는 하강 기울기를 도 2에 도시된 종래의 기울기보다 더 작게 하여, 상승 최고 전압(Vset+Vs) 또는 하강 최저 전압(Vnf)에 도달하는 시간을 길게 함으로써, 주사전극 부근에 전하를 쌓거나 전하를 소거하는 경우에 발생하는 방전을 더 미약하게 한다. 따라서 전체 방전셀의 벽전하 상태를 종래보다 더 고르게 분포 시킬 수 있으며, 종래에 완벽하지 못한 리셋 기간에서의 리셋 방전으로 인하여, 어드레싱이 수행되지도 않은 방전셀에서 의도하지 않는 유지방전(이를 오방전이라 한다)이 발생할 가능성이 적어지게 된다.At this time, the rising slope or the falling slope of the rising ramp pulse and the falling ramp pulse is smaller than the conventional slope shown in FIG. 2 to lengthen the time to reach the rising maximum voltage (Vset + Vs) or the falling minimum voltage (Vnf). Further, the discharge generated when the charge is accumulated or erased in the vicinity of the scan electrode is made weaker. Therefore, the wall charge state of all the discharge cells can be more evenly distributed than in the prior art, and due to the reset discharge in the conventionally incomplete reset period, unintentional sustain discharge in the discharge cells where addressing is not performed (this is incorrectly discharged) This is less likely to occur.

상기 상승 램프 펄스는 유지방전 전압(Vs)에서 상승 기울기를 가지며 상승 전압(Vset)만큼 상승하여 최종적으로 상승 최고 전압(Vset+Vs)에 도달하고, 상기 하강 램프 펄스는 유지방전 전압(Vs)에서 하강 기울기를 가지며 하강하여 최종적으로 하강 최저 전압(Vnf)에 도달한다. 유지전극 라인들(X1, ...,Xn)에는 하강 램프 펄스가 인가될 때부터 정극성의 바이어스 전압(Vb)이 인가되며, 어드레스 전극 라 인들(A1, ...,Am)에는 그라운드 전압(Vg)이 인가된다. The rising ramp pulse has a rising slope at the sustain discharge voltage Vs and rises by the rising voltage Vset to finally reach the rising maximum voltage Vset + Vs, and the falling ramp pulse at the sustain discharge voltage Vs. It has a falling slope and descends to finally reach the lowest falling voltage (Vnf). The positive bias voltage Vb is applied to the sustain electrode lines X1, ..., Xn from when the falling ramp pulse is applied, and the ground voltage is applied to the address electrode lines A1, ..., Am. (Vg) is applied.

제 4 서브필드(SF4)의 어드레스 기간(시간 t22에서 시간 t2까지의 기간)은, 어드레싱이 수행되어 켜져야 할 방전셀을 선택하여야하므로, 주사전극 라인들(Y1, ...,Yn)에는 스캔 하이 전압(Vsch)을 유지하다가 순차적으로 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가되고, 어드레스 전극 라인들(A1, ...,Am)에는 상기 주사펄스에 맞춰 어드레스 전압(Va)을 갖는 표시 데이터 신호가 인가된다. 유지전극 라인들(X1, ...,Xn)에는 계속해서 바이어스 전압(Vb)이 인가된다.In the address period (time t22 to time t2) of the fourth subfield SF4, since the discharge cells to be turned on by the addressing should be selected, scan electrode lines Y1,. While maintaining the scan high voltage Vsch, scan pulses having the scan low voltage Vscl are sequentially applied, and the address voltage Va is applied to the address electrode lines A1, ..., Am in accordance with the scan pulse. A display data signal is applied. The bias voltage Vb is subsequently applied to the sustain electrode lines X1, ..., Xn.

제 4 서브필드(SF4)의 유지방전 기간(시간 t2에서 시간 t3까지의 기간)은, 선택된 방전셀에서 유지방전이 수행되며, 계조 가중치가 8이므로 8개의 유지펄스가 인가된다. 즉, 유지방전 전압(Vs)과 그라운드 전압(Vg)을 갖는 유지펄스가 주사전극 라인들(Y1, ...,Yn)과 유지전극 라인들(X1, ...,Xn)에 교호하게 8개씩 인가되며 8회의 유지방전이 수행되어 8계조의 계조 표시가 수행된다. In the sustain discharge period (time t2 to time t3) of the fourth subfield SF4, sustain discharge is performed in the selected discharge cell, and the eight sustain pulses are applied because the gray scale weight is eight. That is, the sustain pulse having the sustain discharge voltage Vs and the ground voltage Vg alternates with the scan electrode lines Y1, ..., Yn and the sustain electrode lines X1, ..., Xn. 8 maintenance discharges are performed, and 8 gray scales are displayed.

도 6은 본 발명의 플라즈마 디스플레이 패널의 구동방법의 다른 예로서, 제 3 서브필드와 제 4 서브필드에서의 구동신호를 도시한 타이밍도이고 도 7은 도 6에 도시된 제 3 서브필드의 유지 기간을 상세히 보여주는 타이밍도이다. 이하에서 도 6과 도 7을 참조하여 설명한다.FIG. 6 is a timing diagram illustrating driving signals in a third subfield and a fourth subfield as another example of the method of driving the plasma display panel of the present invention. FIG. 7 is a view illustrating the third subfield shown in FIG. A timing chart showing the period in detail. Hereinafter, a description will be given with reference to FIGS. 6 and 7.

도 6은 제 3 서브필드(SF3)의 유지 기간(PS)과, 제 4 서브필드(SF4)의 리셋(PR), 어드레스(PA) 및 유지 기간(PS)이 도시되어 있다. 제 3 서브필드(SF3)에서는 유지방전이 수행되지 않는 소정 서브필드라고 가정하고, 제 4 서브필드(SF4)에서는 유지방전이 수행된다고 가정한다. 즉, 제 3 서브필드의 어드레스 기간(미도시)에서 는 어드레싱이 수행되지 않아 켜져야 할 방전셀이 선택되지 않은 것이며, 제 4 서브필드(SF4)의 어드레스 기간(PA)에서는 어드레싱이 수행되어 켜져야 할 방전셀이 선택된 것이라 볼 수 있다. 따라서 제 3 서브필드(SF3)의 유지 기간(PS)에는 유지펄스가 인가되어도 유지방전이 수행되지 않으므로, 종래의 도 2와 비교하여 무효 소비전력 저감을 위해, 도 6에 도시된 바와 같이 유지전극 라인들(X1, ...,Xn)과 주사전극 라인들(Y1, ...,Yn)에 하이레벨의 전압이 인가된다. 하이레벨의 전압은 전원레벨의 간소화를 위해 유지방전 전압(Vs)인 것이 바람직하다. 또한 제 3 서브필드의 유지 기간(PS)은, 하이레벨의 전압이 주사전극 라인들(Y1, ...,Yn) 및 유지전극 라인들(X1, ...,Xn)에 인가되어 유지방전이 발생하지 않는 기간으로, 제 3 서브필드에 할당된 계조 가중치에 따라 4개의 유지펄스가 인가되어야 하는 기간이 아니어도 되므로, 다른 프레임에서의 제 3 서브필드의 유지 기간에서 유지방전이 발생하는 경우(4개의 유지펄스가 인가되는 경우)의 유지방전 기간보다 짧은 것이 바람직하다. 이를 도 2와 비교하면, 도 2의 제 3 서브필드의 유지 기간은 비록 유지방전이 수행되지는 않지만 4개의 유지펄스가 인가되어 유지 기간이 시간 t1에서 시간 t11까지의 기간이나, 도 6의 제 3 서브필드의 유지 기간은 유지방전이 수행되지 않아서 유지전극 라인들(X1, ...,Xn)과 주사전극 라인들(Y1, ...,Yn)에 하이레벨의 전압이 인가되므로, 유지 기간을 시간 t1에서 시간 t21까지의 기간으로 단축시키는 것이 가능하다. 이 기간은 본 발명에서의 소정 기간으로서 다양하게 정해질 수 있다. 다만, 단위 프레임에서 유지방전이 발생하지 않는 서브필드가 제 3 서브필드(SF3) 이외에 더 있다면, 그 서브필드의 유지 기간도 동일하게 소정 기간(시간 t1 에서 시간 t21까지에 해당하는 기간)으로 정하는 것이 바람직하다. 즉 도 6에 도시되지는 않았지만 제 5 서브필드에서 유지방전이 발생하지 않는다면, 제 5 서브필드에 유지 기간도 소정 기간(시간 t1에서 시간 t21까지에 해당하는 기간)으로 정해지고, 상기 소정 기간동안 주사전극 라인들(Y1, ...Yn)과 유지전극 라인들(X1, ...,Xn)에는 하이레벨 전압, 즉 유지방전 전압(Vs)이 인가되도록 할 수 있다. 유지방전이 발생하지 않는 유지 기간에 유지펄스를 인가하지 않고, 하이레벨 전압을 인가하며, 그 유지 기간도 단축하므로 무효 소비전력이 저감되게 된다. 6 shows the sustain period PS of the third subfield SF3, the reset PR, the address PA and the sustain period PS of the fourth subfield SF4. It is assumed that the third subfield SF3 is a predetermined subfield in which sustain discharge is not performed, and it is assumed that sustain discharge is performed in the fourth subfield SF4. That is, in the address period (not shown) of the third subfield, the discharge cells to be turned on are not selected because addressing is not performed. In the address period PA of the fourth subfield SF4, addressing is performed and turned on. It can be seen that the discharge cell to be selected. Therefore, since the sustain discharge is not performed even when the sustain pulse is applied in the sustain period PS of the third subfield SF3, the sustain electrode as shown in FIG. 6 for reducing the reactive power consumption as compared with the conventional FIG. 2. High-level voltages are applied to the lines X1, ..., Xn and the scan electrode lines Y1, ..., Yn. The voltage at the high level is preferably the sustain discharge voltage Vs to simplify the power supply level. In the sustain period PS of the third subfield, a high level voltage is applied to the scan electrode lines Y1, ..., Yn and the sustain electrode lines X1, ..., Xn to sustain discharge. This period does not occur, and it is not necessary to apply the four sustain pulses according to the gradation weights assigned to the third subfield, so that the sustain discharge occurs in the sustain period of the third subfield in another frame. It is preferable to be shorter than the sustain discharge period (when four sustain pulses are applied). Comparing this with FIG. 2, the sustain period of the third subfield of FIG. 2 is applied to four sustain pulses although the sustain discharge is not performed. In the sustain period of the three subfields, since a sustain discharge is not performed, a high level voltage is applied to the sustain electrode lines X1, ..., Xn and the scan electrode lines Y1, ..., Yn. It is possible to shorten the period to a period from time t1 to time t21. This period can be variously determined as a predetermined period in the present invention. However, if there is another subfield in which the sustain discharge does not occur in the unit frame other than the third subfield SF3, the sustain period of the subfield is also set to a predetermined period (period corresponding to time t1 to time t21). It is preferable. That is, although not shown in Fig. 6, if no sustain discharge occurs in the fifth subfield, the sustain period in the fifth subfield is also set to a predetermined period (period corresponding to time t1 to time t21), and during the predetermined period. A high level voltage, that is, a sustain discharge voltage Vs, may be applied to the scan electrode lines Y1,..., Yn and the sustain electrode lines. In the sustain period in which no sustain discharge occurs, a high level voltage is applied without applying a sustain pulse, and the sustain period is also shortened, thereby reducing the reactive power consumption.

제 4 서브필드의 리셋 기간(시간 t21에서 시간 t32까지의 기간)은 방전셀들을 초기화시키는 기간으로서, 주사전극 라인들(Y1, ...,Yn)에 상승 램프 펄스와 하강 램프 펄스가 인가된다. 상기 상승 램프 펄스는 유지방전 전압(Vs)에서 상승 기울기를 가지며 상승 전압(Vset)만큼 상승하여 최종적으로 상승 최고 전압(Vset+Vs)에 도달하고, 상기 하강 램프 펄스는 유지방전 전압(Vs)에서 하강 기울기를 가지며 하강하여 최종적으로 하강 최저 전압(Vnf)에 도달한다. 유지전극 라인들(X1, ...,Xn)에는 하강 램프 펄스가 인가될 때부터 정극성의 바이어스 전압(Vb)이 인가되며, 어드레스 전극 라인들(A1, ...,Am)에는 그라운드 전압(Vg)이 인가된다. 상기 상승 램프 펄스의 인가로 주사전극 부근에 부극성의 벽전하가 쌓이며 미약한 방전이 발생하며, 상기 하강 램프 펄스의 인가로 주사전극 부근에 부극성의 벽전하가 소거되면서 미약한 방전이 발생하게 되어 방전셀들의 벽전하 상태를 초기화 시킨다. The reset period (time t21 to time t32) of the fourth subfield is a period for initializing the discharge cells, and the rising ramp pulse and the falling ramp pulse are applied to the scan electrode lines Y1, ..., Yn. . The rising ramp pulse has a rising slope at the sustain discharge voltage Vs and rises by the rising voltage Vset to finally reach the rising maximum voltage Vset + Vs, and the falling ramp pulse at the sustain discharge voltage Vs. It has a falling slope and descends to finally reach the lowest falling voltage (Vnf). The positive bias voltage Vb is applied to the sustain electrode lines X1,..., And Xn, and the ground voltage () is applied to the address electrode lines A1, ..., Am. Vg) is applied. The application of the rising ramp pulse causes negative wall charges to accumulate in the vicinity of the scan electrode, and a weak discharge occurs. The application of the falling ramp pulse erases the negative wall charge near the scan electrode and generates a weak discharge. It initializes the wall charge state of the discharge cells.

한편, 도 2와 비교하여, 제 3 서브필드(SF3)의 유지 기간(PS)에서 짧아진 기 간은 제 4 서브필드(SF4)의 어드레스 기간(PA)에 더 할당할 수 있다. On the other hand, compared with FIG. 2, the period shortened in the sustain period PS of the third subfield SF3 may be further allocated to the address period PA of the fourth subfield SF4.

제 4 서브필드(SF4)의 어드레스 기간(시간 t32에서 시간 t2까지의 기간)은, 어드레싱이 수행되어 켜져야 할 방전셀을 선택하여야하므로, 주사전극 라인들(Y1, ...,Yn)에는 스캔 하이 전압(Vsch)을 유지하다가 순차적으로 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가되고, 어드레스 전극 라인들(A1, ...,Am)에는 상기 주사펄스에 맞춰 어드레스 전압(Va)을 갖는 표시 데이터 신호가 인가된다. 도 2의 어드레스 기간과 비교하여 보면, 도 6의 제 4 서브필드의 어드레스 기간(시간 t32에서 시간 t2까지)은 제 3 서브필드의 유지 기간에서 단축된 기간만큼 더 연장되게 된다. 어드레싱은 유지 기간에서의 유지방전을 수행하도록 하는 전 단계로서, 상기 주사펄스와 상기 표시 데이터 신호에 의해 방전셀이 선택되어 어드레스 방전이 수행되는 것이다. 고화질을 구현하기 위한 플라즈마 디스플레이 패널에서는 고해상도를 위해 주사전극 라인들이 증가함에 따라 어드레싱 시간이 짧아져 불안정한 어드레싱이 수행될 가능성이 높게 된다. 이와 같은 문제점을 해결하기 위하여, 도 6에 도시된 대로 유지방전이 발생하지 않는 서브필드의 유지 기간을 단축시키고 단축된 기간을 어드레스 기간으로 연장하여 주사펄스의 펄스폭 및 표시 데이터 신호의 펄스폭을 늘려 안정적으로 어드레싱이 수행되도록 한다. 따라서 유지 기간에서 불안정한 어드레싱으로 인한 저방전이 발생하지 않게 된다. 한편, 유지전극 라인들(X1, ...,Xn)에는 계속해서 바이어스 전압(Vb)이 인가된다.In the address period (time t32 to time t2) of the fourth subfield SF4, since the discharge cells to be turned on by the addressing should be selected, scan electrode lines Y1,. While maintaining the scan high voltage Vsch, scan pulses having the scan low voltage Vscl are sequentially applied, and the address voltage Va is applied to the address electrode lines A1, ..., Am in accordance with the scan pulse. A display data signal is applied. Compared with the address period of FIG. 2, the address period (from time t32 to time t2) of the fourth subfield of FIG. 6 is further extended by a shortened period in the sustain period of the third subfield. Addressing is a previous step for performing sustain discharge in the sustain period, wherein a discharge cell is selected by the scan pulse and the display data signal to perform address discharge. In a plasma display panel for realizing high image quality, as the scan electrode lines increase for high resolution, the addressing time is shortened, and thus, unstable addressing may be performed. In order to solve this problem, as shown in Fig. 6, the sustain period of the subfield in which sustain discharge does not occur is shortened, and the shortened period is extended to the address period to reduce the pulse width of the scanning pulse and the pulse width of the display data signal. Increase to allow stable addressing. Therefore, low discharge due to unstable addressing does not occur in the sustain period. On the other hand, the bias voltage Vb is continuously applied to the sustain electrode lines X1, ..., Xn.

제 4 서브필드(SF4)의 유지방전 기간(시간 t2에서 시간 t3까지의 기간)은, 선택된 방전셀에서 유지방전이 수행되며, 계조 가중치가 8이므로 8개의 유지펄스가 인가된다. 즉, 유지방전 전압(Vs)과 그라운드 전압(Vg)을 갖는 유지펄스가 주사전극 라인들(Y1, ...,Yn)과 유지전극 라인들(X1, ...,Xn)에 교호하게 8개씩 인가되며 8회의 유지방전이 수행되어 8계조의 계조 표시가 수행된다. In the sustain discharge period (time t2 to time t3) of the fourth subfield SF4, sustain discharge is performed in the selected discharge cell, and the eight sustain pulses are applied because the gray scale weight is eight. That is, the sustain pulse having the sustain discharge voltage Vs and the ground voltage Vg alternates with the scan electrode lines Y1, ..., Yn and the sustain electrode lines X1, ..., Xn. 8 maintenance discharges are performed, and 8 gray scales are displayed.

상기에서는 도 5와 도 6에 도시된 대로, 제 3 서브필드에서는 유지방전이 발생하지 않고, 제 4 서브필드에서는 유지방전이 수행된다고 가정하고, 제 3 서브필드의 유지 기간을 소정기간으로 종래보다 축소하고, 소정 기간동안 주사전극 라인들과 유지전극 라인들에 하이레벨 전압 즉, 유지방전전압이 인가되는 것으로 설명하였다. 또한 단축된 기간만큼, 도 5의 제 4 서브필드의 리셋 기간 또는 도 6의 제 4 서브필드의 어드레스 기간이 더 연장되도록 설명하였다. 그러나 본 발명은 이에 한정 되지 않으며, 단위 프레임의 서브필드 중 유지방전이 발생하지 않는 어떠한 서브필드의 유지 기간에도 무효 소비 전력 저감을 위해, 유지 기간을 소정 기간으로 단축시켜 하이레벨의 전압을 인가할 수 있다. 또한 단축된 기간만큼, 유지방전이 수행되는 다른 서브필드의 리셋 기간 또는 어드레스 기간을 더 연장할 수 있을 것이다. 5 and 6, it is assumed that sustain discharge does not occur in the third subfield, and sustain discharge is performed in the fourth subfield. It was described that the high level voltage, that is, the sustain discharge voltage, is applied to the scan electrode lines and the sustain electrode lines for a predetermined period. In addition, it has been described that the reset period of the fourth subfield of FIG. 5 or the address period of the fourth subfield of FIG. 6 is further extended by the shortened period. However, the present invention is not limited thereto, and in order to reduce reactive power consumption in any subfield in which sustain discharge does not occur among subfields of a unit frame, the sustain period may be shortened to a predetermined period to apply a high level voltage. Can be. In addition, the reset period or the address period of another subfield in which sustain discharge is performed may be further extended by the shortened period.

도 8은 본 발명의 단위 프레임당 총 유지 기간 및 계조와의 관계를 보여주는 그래프이다.8 is a graph showing the relationship between the total sustain period and gradation per unit frame of the present invention.

단위 프레임당 8개의 서브필드로 구성되어 256계조를 표시하는 경우에 단위 프레임의 인가시간이 1/60초라고 할 때, 0 계조에서 255계조까지의 각 계조에 대한 실제 유지방전이 수행되는 유지 기간은 도 8에 도시된 대로 직선 A와 같이 비례하게 된다. 종래에는 유지방전에 관계없이 유지펄스를 계속 인가하였으므로, 각 계조 에 대한 총 유지 기간은 일정하였으며, 실제 유지방전이 발생하는 기간이 더 작은 저계조에서 어느 계조를 단위 프레임에서 무효 전력의 소비가 고계조에 비해 더 컸다. 그러나 본 발명은 유지방전이 발생하지 않는 서브필드의 유지 기간을 소정 기간으로 축소하고 하이레벨의 전압을 인가하므로, 각 계조별 단위 프레임당 총 유지 기간은 직선 C 와 같으며, 소비되는 무효 전력은 없게 된다. In the case of displaying 256 gradations composed of 8 subfields per unit frame, when the application time of the unit frame is 1/60 sec, the sustaining period during which actual sustain discharge is performed for each gradation from 0 to 255 gradations Is proportional to the straight line A as shown in FIG. Conventionally, since the sustain pulse was continuously applied regardless of the sustain discharge, the total sustain period for each gradation was constant, and in the low gradation where the actual sustain discharge occurred, the gradation of the reactive power in the unit frame was high. Was larger than. However, according to the present invention, since the sustain period of the subfield in which sustain discharge does not occur is reduced to a predetermined period and a high level voltage is applied, the total sustain period per unit frame for each gray level is equal to the straight line C, and the reactive power consumed is There will be no.

한편, 전술한 본 발명에 의한 플라즈마 디스플레이 패널의 구동방법은, 컴퓨터로 읽을 수 있는 기록매체에, 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동하는 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.Meanwhile, the method of driving the plasma display panel according to the present invention described above may be embodied as computer readable codes on a computer readable recording medium. Computer-readable recording media include any type of recording device that stores programs or data that can be read by a computer system. Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, hard disk, floppy disk, flash memory, optical data storage, and the like. Here, the program stored in the recording medium refers to a series of instruction instructions used directly or indirectly in an apparatus having an information processing capability such as a computer to obtain a specific result. Therefore, the term computer is used to mean all devices having information processing capability for performing a specific function by a program including a memory, an input / output device, and an arithmetic device despite the fact that the name is actually used. Even in the case of a device for driving a panel, its use is limited to a specific field of panel driving, and in reality, it is a kind of computer.

특히, 본 발명에 의한 디스플레이 패널구동방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.In particular, the display panel driving method according to the present invention is an integrated circuit, for example, a field programmable gate array (FPGA), which is prepared by a schematic or ultra high-speed integrated circuit hardware description language (VHDL) on a computer, and connected to a computer. It can be implemented by. The recording medium includes such a programmable integrated circuit.

상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.

첫째, 본 발명의 플라즈마 디스플레이 패널의 구동방법은 유지방전이 발생하지 않는 서브필드의 유지기간을 소정 기간으로 단축하고, 소정 기간 동안에 주사전극 라인들과 유지전극 라인들에 하이레벨의 전압을 인가함으로서, 종래에 유지방전이 발생하지 않음에도 유지전극 라인들과 주사전극 라인들에 유지펄스가 인가되어 발생하는 무효 소비 전력을 저감할 수 있게 된다.First, the driving method of the plasma display panel of the present invention shortens the sustain period of the subfield in which sustain discharge does not occur to a predetermined period, and applies a high level voltage to the scan electrode lines and the sustain electrode lines during the predetermined period. In addition, even when the sustain discharge does not occur in the related art, it is possible to reduce the reactive power generated by applying the sustain pulse to the sustain electrode lines and the scan electrode lines.

둘째, 소정 기간으로 단축된 유지방전이 발생하지 않는 서브필드의 유지기간을 이용하여, 단축된 시간만큼을 유지방전이 발생하는 다른 서브필드의 리셋 기간 또는 어드레스 기간에 할당함으로써, 불안전한 초기화로 인한 오방전을 방지하거나 안정적인 어드레싱을 통해 유지방전시의 저방전을 방지한다.Second, by using the sustain period of the subfield in which the sustain discharge shortened to a predetermined period does not occur, assigning the shortened time to the reset period or the address period of another subfield in which the sustain discharge occurs, It prevents erroneous discharge or prevents low discharge during maintenance discharge through stable addressing.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (6)

주사전극 라인들과 유지전극 라인들이 나란하게 연장되고, 어드레스 전극 라인들은 상기 주사전극 라인들 및 유지전극 라인들에 교차하도록 연장되어 방전셀이 구획되는 플라즈마 패널에 대하여, 화상을 표현하는 단위 프레임의 계조 표시를 위하여, 상기 단위 프레임은 복수의 서브필드들로 구성되고, 각 서브필드는 방전셀을 초기화시키기 위한 리셋 기간, 켜져야 할 방전셀이 선택되는 어드레스 기간, 및 상기 선택된 방전셀에서 서브필드별 계조 가중치에 따라 유지방전이 수행되는 유지 기간으로 구성되어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,The scan electrode lines and the sustain electrode lines extend side by side, and the address electrode lines extend to intersect the scan electrode lines and the sustain electrode lines to define an image of a unit frame representing an image. For the gray scale display, the unit frame includes a plurality of subfields, each subfield having a reset period for initializing a discharge cell, an address period for selecting a discharge cell to be turned on, and a subfield in the selected discharge cell. In the driving method of the plasma display panel configured to be driven by a sustain period during which the sustain discharge is performed according to the gray scale weight, 상기 유지방전이 수행되지 않는 소정 서브필드들의 유지 기간에는 주사전극 라인들 및 유지전극 라인들에 하이레벨 전압이 인가되고, 상기 소정 서브필드들의 유지 기간은 소정 기간인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.In the sustain period of the predetermined subfields in which the sustain discharge is not performed, a high level voltage is applied to the scan electrode lines and the sustain electrode lines, and the sustain period of the predetermined subfields is a predetermined period. Driving method. 제 1 항에 있어서, 상기 소정 기간은,The method of claim 1, wherein the predetermined period of time, 상기 소정 서브필드들에서, 상기 유지방전이 수행되는 경우의 유지 기간보다 짧은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And in the predetermined subfields, shorter than a sustain period when the sustain discharge is performed. 제 2 항에 있어서, The method of claim 2, 유지방전이 수행되는 서브필드들에서의 리셋 기간은, 상기 소정 서브필드들의 리셋 기간보다 긴 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The reset period in the subfields in which sustain discharge is performed is longer than the reset period in the predetermined subfields. 제 2 항에 있어서, The method of claim 2, 유지방전이 수행되는 서브필드들에서의 어드레스 기간은, 상기 소정 서브필드들의 어드레스 기간보다 긴 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.An address period in subfields in which sustain discharge is performed is longer than an address period in the predetermined subfields. 제 1 항에 있어서, 상기 하이레벨 전압은,The method of claim 1, wherein the high level voltage, 유지방전 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. A method of driving a plasma display panel, characterized in that the sustain discharge voltage. 제 1 항 내지 제 5 항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체.A recording medium having recorded thereon a program for executing the method of any one of claims 1 to 5 on a computer.
KR1020040092358A 2004-11-12 2004-11-12 Driving method of plasma display panel KR100573168B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040092358A KR100573168B1 (en) 2004-11-12 2004-11-12 Driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040092358A KR100573168B1 (en) 2004-11-12 2004-11-12 Driving method of plasma display panel

Publications (1)

Publication Number Publication Date
KR100573168B1 true KR100573168B1 (en) 2006-04-24

Family

ID=37180780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040092358A KR100573168B1 (en) 2004-11-12 2004-11-12 Driving method of plasma display panel

Country Status (1)

Country Link
KR (1) KR100573168B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001075531A (en) 1999-09-02 2001-03-23 Hitachi Ltd Method for driving display panel and its device
JP2003131614A (en) 2001-10-26 2003-05-09 Nec Corp Method for driving ac type plasma display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001075531A (en) 1999-09-02 2001-03-23 Hitachi Ltd Method for driving display panel and its device
JP2003131614A (en) 2001-10-26 2003-05-09 Nec Corp Method for driving ac type plasma display

Similar Documents

Publication Publication Date Title
JP2006091846A (en) Method and apparatus of driving plasma display panel
JP2006065299A (en) Plasma display panel and driving method thereof
KR20060135399A (en) Device and method for driving plasma display panel
JP4264044B2 (en) Panel driving method and display panel
KR100603292B1 (en) Panel driving method
KR100589403B1 (en) Plasma display panel and driving method thereof
KR100825428B1 (en) Method for driving plasma display panel
KR100573168B1 (en) Driving method of plasma display panel
KR20070093581A (en) Method for driving plasma display panel
KR20040092297A (en) Driving method and apparatus of plasma display panel
US20060001609A1 (en) Plasma display apparatus and driving method thereof
KR100751322B1 (en) Driving method of plasma display panel
KR100522707B1 (en) Driving method for plasma display panel
KR100804536B1 (en) Plasma display panel and method of driving the same
KR20050121866A (en) Driving method of plasma display panel
KR100573162B1 (en) Driving method of plasma display panel
KR100592306B1 (en) Plasma Display Panel Driving Method
KR100801702B1 (en) Method for driving plasma display panel
KR100646319B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100775352B1 (en) Plasma display device
KR100727298B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100811523B1 (en) Plasma Display Apparatus
KR100774870B1 (en) Plasma Display Apparatus
KR20060001639A (en) Driving method of plasma display panel
KR20050121867A (en) Driving method of plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee