KR100571948B1 - Semiconductor integrated device and method for manufacturing same - Google Patents

Semiconductor integrated device and method for manufacturing same Download PDF

Info

Publication number
KR100571948B1
KR100571948B1 KR1020047013529A KR20047013529A KR100571948B1 KR 100571948 B1 KR100571948 B1 KR 100571948B1 KR 1020047013529 A KR1020047013529 A KR 1020047013529A KR 20047013529 A KR20047013529 A KR 20047013529A KR 100571948 B1 KR100571948 B1 KR 100571948B1
Authority
KR
South Korea
Prior art keywords
wiring
forming
solid
semiconductor substrate
shielding film
Prior art date
Application number
KR1020047013529A
Other languages
Korean (ko)
Other versions
KR20050016299A (en
Inventor
요시히로 오까다
다까히꼬 오고
가오루 사사끼
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Priority to KR1020047013529A priority Critical patent/KR100571948B1/en
Publication of KR20050016299A publication Critical patent/KR20050016299A/en
Application granted granted Critical
Publication of KR100571948B1 publication Critical patent/KR100571948B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Abstract

고체 촬상 소자의 전송부 중 적어도 일부를 차광하는 차광막과, 차광막과 동일층에 형성되고, 일단이 패드 전극에 접속됨과 함께, 타단이 반도체 기판의 측변까지 연장하는 제1 배선과, 반도체 기판의 측면을 우회하여 배치되고, 제1 배선과 접속되는 제2 배선과, 고체 촬상 소자를 밀봉하는 밀봉 부재를 구비하는 반도체 집적 장치를 제공한다. The light shielding film which shields at least one part of the transmission part of a solid-state image sensor, the 1st wiring which is formed in the same layer as the light shielding film, one end is connected to a pad electrode, and the other end is extended to the side of a semiconductor substrate, and the side surface of a semiconductor substrate. The semiconductor integrated device which arrange | positions bypasses and connects with a 1st wiring, and is provided with the sealing member which seals a solid-state image sensor is provided.

차광, 밀봉, 촬상 소자, 패키징Shading, Sealing, Imaging Device, Packaging

Description

반도체 집적 장치 및 그 제조 방법{SEMICONDUCTOR INTEGRATED DEVICE AND METHOD FOR MANUFACTURING SAME}Semiconductor integrated device and manufacturing method therefor {SEMICONDUCTOR INTEGRATED DEVICE AND METHOD FOR MANUFACTURING SAME}

본 발명은 고체 촬상 소자를 패키징한 반도체 집적 장치 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a semiconductor integrated device packaged with a solid-state imaging device and a method of manufacturing the same.

최근, 고체 촬상 소자의 칩 사이즈를 소형화하기 위해서, 칩 사이즈 패키지가 널리 이용되도록 되어 있다. In recent years, in order to downsize the chip size of a solid-state image sensor, the chip size package is used widely.

여기서는, 우선 고체 촬상 소자에 대하여 설명한다. 도 10은 고체 촬상 소자의 구조를 나타내는 평면도이다. Here, the solid-state image sensor will be described first. 10 is a plan view showing the structure of a solid-state imaging device.

고체 촬상 소자는, 예를 들면 프레임 전송형의 경우, 기본적으로 수광부(200), 축적부(202), 수평 전송부(204), 출력부(206) 및 출력 증폭기(208)로 구성된다. 수광부(200)는 복수의 수광 화소가 행렬 배치되고, 광을 받아 발생하는 정보 전하를 각 수광 화소에 축적한다. 축적부(202)는 수광부(200)의 수광 화소 수에 따른 복수의 축적 화소가 배치되고, 수광부(200)에 축적된 1화면분의 정보 전하를 취득하여 일시적으로 축적한다. 수평 전송부(204)는 축적부(202)로부터 정보 전하를 1라인 단위로 취득하여, 1화소씩 수평 전송한다. 출력부(206)는 수평 전송부(204)로부터 전송하는 정보 전하를 1화소 단위로 전압값으로 변환하여 출력한다. 출력 증폭기(208)는 출력부(206)로부터 출력되는 전압값을 증폭하여 화상 신호로서 출력한다. For example, in the case of a frame transmission type, the solid-state imaging device is basically composed of a light receiving unit 200, an accumulating unit 202, a horizontal transmitting unit 204, an output unit 206, and an output amplifier 208. In the light receiving unit 200, a plurality of light receiving pixels are arranged in a matrix, and information light generated by receiving light is accumulated in each light receiving pixel. In the storage unit 202, a plurality of storage pixels are arranged according to the number of light-receiving pixels of the light receiving unit 200. The storage unit 202 acquires and temporarily stores information charges for one screen stored in the light receiving unit 200. The horizontal transfer unit 204 acquires information charges from the storage unit 202 in units of one line, and horizontally transfers the pixels one by one. The output unit 206 converts the information charge transmitted from the horizontal transfer unit 204 into a voltage value in units of one pixel and outputs the converted voltage. The output amplifier 208 amplifies the voltage value output from the output unit 206 and outputs it as an image signal.

이러한 구조의 고체 촬상 소자는 반도체 기판 표면에 확산층이나 기판 위에 전극을 배치하여 수광부(200), 축적부(202), 수평 전송부(204), 출력부(206) 및 출력 증폭기(208)를 형성하고, 마지막으로 광을 차단하는 차광막을 수광부(200) 이외의 부분(도면의 해칭 영역)에 배치한다. In the solid-state imaging device having such a structure, an electrode is disposed on a diffusion layer or a substrate on a semiconductor substrate surface to form a light receiving unit 200, an accumulating unit 202, a horizontal transmission unit 204, an output unit 206, and an output amplifier 208. Finally, a light shielding film that blocks light is disposed in a portion other than the light receiving portion 200 (hatching area in the drawing).

계속해서, 고체 촬상 소자에 칩 사이즈 패키징을 적용한 반도체 집적 장치에 대하여 설명한다. 도 11은 도 10의 X-X에 대응하는 위치에서 절단한 반도체 집적 장치의 단면도이다. Next, a semiconductor integrated device in which chip size packaging is applied to a solid-state imaging device will be described. FIG. 11 is a cross-sectional view of the semiconductor integrated apparatus cut at the position corresponding to X-X of FIG. 10.

N형 반도체 기판(300)의 표면에 P형 확산층(302)이 형성되고, 이 P형 확산층(302) 내에 N형 확산층(304)이 형성된다. N형 확산층(304) 내에 고농도의 P형 불순물이 부분적으로 주입되어 채널 스토퍼(도시 생략)가 형성된다. 그리고, 반도체 기판(300) 위에 절연막(305)을 통하여 전송 전극(306)이 형성되고, 고체 촬상 소자가 형성된다. The P type diffusion layer 302 is formed on the surface of the N type semiconductor substrate 300, and the N type diffusion layer 304 is formed in the P type diffusion layer 302. A high concentration of P-type impurities are partially injected into the N-type diffusion layer 304 to form a channel stopper (not shown). Then, the transfer electrode 306 is formed on the semiconductor substrate 300 through the insulating film 305, and a solid-state imaging device is formed.

전송 전극(306) 위에는 절연막(308)이 적층되고, 이 절연막(308) 위에 전압 공급선(310) 및 패드 전극(322)이 형성된다. 이들 전압 공급선(310) 및 패드 전극(322)은 절연막(308) 내에 형성되는 컨택트를 통하여 전송 전극(306)과 전기적으로 접속된다. 또한, 전압 공급선(310) 및 패드 전극 위에 절연막(312)이 적층되고, 절연막(312) 위에 내부 배선(314)이 형성된다. 이 내부 배선(314)은, 그 단면으로, 패키지의 측면을 따라 배치되는 외부 배선(110)과 접속된다. 내부 배선(314) 상에는 절연막(316)이 적층되고, 이 절연막(316) 상의 축적부(202), 수평 전송부(204) 및 출력부(206)를 피복하는 영역에 차광막(318)이 배치된다. 그리고, 차광막(318) 및 절연막(316)을 피복하도록 표면 보호막(320)이 배치된다. An insulating film 308 is stacked on the transfer electrode 306, and a voltage supply line 310 and a pad electrode 322 are formed on the insulating film 308. These voltage supply lines 310 and the pad electrode 322 are electrically connected to the transfer electrode 306 through a contact formed in the insulating film 308. In addition, an insulating film 312 is stacked on the voltage supply line 310 and the pad electrode, and an internal wiring 314 is formed on the insulating film 312. This internal wiring 314 is connected to the external wiring 110 which is arrange | positioned along the side surface of a package in the cross section. An insulating film 316 is stacked on the internal wiring 314, and a light shielding film 318 is disposed in an area covering the accumulation part 202, the horizontal transfer part 204, and the output part 206 on the insulating film 316. . The surface protection film 320 is disposed to cover the light shielding film 318 and the insulating film 316.

〈발명의 개시〉<Start of invention>

소자의 내부 배선(314)과 외부 배선(110)과의 접속 개소의 접촉 저항은 충분히 낮게 유지할 필요가 있다. 통상, 전압 공급선(310)의 막 두께는 1㎛ 정도로, 외부 배선(110)과 직접 접속하기 위해서는 막 두께가 불충분하므로, 더욱 두꺼운 막 두께를 갖는 내부 배선(314)을 설치할 필요가 있었다. It is necessary to keep the contact resistance of the connection point between the internal wiring 314 and the external wiring 110 of the element sufficiently low. Usually, since the film thickness of the voltage supply line 310 is about 1 micrometer, since the film thickness is insufficient in order to connect directly with the external wiring 110, it was necessary to provide the internal wiring 314 which has a thicker film thickness.

이 때, 내부 배선(314)을 형성하는 공정이 별도로 필요하므로, 고체 촬상 소자의 제조의 처리량이 저하되어, 제조 비용의 상승을 초래하는 문제를 발생하고 있었다. At this time, since the process of forming the internal wiring 314 is required separately, the throughput of the manufacture of the solid-state imaging device is lowered, causing a problem of causing an increase in the manufacturing cost.

또한, 내부 배선(314)의 단부는 소자 외부로부터 부식되기 쉽고, 부식된 경우에 외부 배선(110)과의 접속 강도가 저하되는 문제가 있었다. In addition, the end portion of the internal wiring 314 tends to be corroded from the outside of the device, and when corroded, there is a problem that the connection strength with the external wiring 110 is lowered.

본 발명은 상기 종래 기술의 문제를 감안하여, 상기 과제 중 적어도 1개를 해결하기 위해서, 소자의 특성을 손상시키지 않고, 간이하게 형성할 수 있는 반도체 집적 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION In view of the problems of the prior art, an object of the present invention is to provide a semiconductor integrated device and a method for manufacturing the same, which can be easily formed without impairing the characteristics of the device in order to solve at least one of the above problems. do.

본 발명은 광을 수광하여 정보 전하를 발생하는 수광부 및 상기 수광부에 축적한 정보 전하를 전송하는 전송부를 반도체 기판에 갖고, 상기 반도체 기판의 1변을 따라 배치되는 패드 전극을 통하여 전압이 공급되는 고체 촬상 소자와, 상기 반도체 기판에 형성되고, 상기 전송부의 적어도 일부를 차광하는 차광막과, 상기 차 광막과 동일층에 형성되고, 일단이 상기 패드 전극에 접속됨과 함께, 타단이 상기 반도체 기판의 측변까지 연장하는 제1 배선과, 상기 반도체 기판의 측면을 우회하여 배치되고, 상기 제1 배선과 접속되는 제2 배선과, 상기 고체 촬상 소자를 밀봉하는 밀봉 부재를 구비한 것을 특징으로 하는 반도체 집적 장치이다. The present invention has a solid-state light receiving unit that receives light to generate information charges, and a transfer unit that transmits information charges accumulated in the light-receiving unit to a semiconductor substrate, wherein a voltage is supplied through a pad electrode disposed along one side of the semiconductor substrate. An image pickup element, a light shielding film formed on the semiconductor substrate, and shielding at least a portion of the transfer section; and a light shielding film formed on the same layer as the light shielding film; one end is connected to the pad electrode, and the other end is extended to the side of the semiconductor substrate. It is provided with the 1st wiring extended, the 2nd wiring arrange | positioned bypassing the side surface of the said semiconductor substrate, and the sealing member which seals the said solid-state image sensor, The semiconductor integrated device characterized by the above-mentioned. .

본 발명의 다른 형태는 제1 배선의 단부가 고체 촬상 소자의 측변까지 연장하여, 이 제1 배선이 상기 고체 촬상 소자의 측면을 우회하여 배치되는 제2 배선과 접속되는 반도체 집적 장치의 제조 방법으로서, 광을 수광하여 정보 전하를 발생하는 수광부 및 상기 수광부에 축적된 정보 전하를 전송하는 전송부를 형성하여 상기 고체 촬상 소자를 반도체 기판에 형성하는 제1 공정과, 적어도 상기 전송부를 차광하는 차광막을 상기 반도체 기판 위에 형성함과 함께, 상기 차광막과 동일층에 상기 제1 배선을 형성하는 제2 공정과, 상기 제2 배선을 형성하여 상기 제1 배선과 접속하는 제3 공정을 포함하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor integrated device, in which an end portion of the first wiring extends to the side of the solid-state imaging device, and the first wiring is connected to a second wiring arranged bypassing the side surface of the solid-state imaging device. And a first step of forming a solid-state imaging device on a semiconductor substrate by forming a light receiving unit for receiving light to generate an information charge and a transfer unit for transferring the information charge accumulated in the light receiving unit, and at least a light shielding film for shielding the transfer unit. And a second step of forming the first wiring on the same layer as the light shielding film, and a third step of forming the second wiring and connecting the first wiring, on the semiconductor substrate. .

본 발명의 다른 형태는 내부 배선의 단부가 고체 촬상 소자의 측변까지 연장하여, 이 내부 배선이 상기 고체 촬상 소자의 측면을 우회하여 배치되는 외부 배선과 접속되는 반도체 집적 장치의 제조 방법으로서, 광을 수광하여 정보 전하를 발생하는 수광부 및 상기 수광부에 축적된 정보 전하를 전송하는 전송부를 형성하여 상기 고체 촬상 소자를 반도체 기판에 형성하는 제1 공정과, 상기 수광부 및 상기 전송부에 전압을 공급하는 패드 전극을 형성함과 함께, 상기 패드 전극과 동일층에 제1 내부 배선을 형성하는 제2 공정과, 적어도 상기 전송부를 차광하는 차광막을 상기 반도체 기판 위에 형성함과 함께, 상기 차광막과 동일층에 상기 제1 내부 배 선과 중첩되는 상기 제2 내부 배선을 형성하는 제3 공정과, 외부 배선을 형성하여 상기 제1 내부 배선 및 제2 내부 배선과 접속하는 제4 공정을 포함하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor integrated device in which an end portion of an internal wiring extends to a side of a solid-state imaging device, and the internal wiring is connected to an external wiring disposed by bypassing the side surface of the solid-state imaging device. A first step of forming a solid-state image pickup device on a semiconductor substrate by forming a light receiving unit for receiving light and generating information charges, and a transfer unit for transferring the information charge accumulated in the light receiving unit, and a pad for supplying voltage to the light receiving unit and the transfer unit; A second step of forming an electrode and forming a first internal wiring on the same layer as the pad electrode, and forming a light shielding film for shielding at least the transfer part on the semiconductor substrate, and forming the electrode on the same layer as the light shielding film. A third step of forming the second internal wiring overlapping the first internal wiring, and forming an external wiring to form the first internal wiring and It is characterized by including the 4th process of connecting with 2nd internal wiring.

도 1은 본 발명의 실시 형태에서의 반도체 집적 장치의 단면 구조를 나타내는 도면. 1 is a diagram showing a cross-sectional structure of a semiconductor integrated device in an embodiment of the present invention.

도 2A, 도 2B는 본 발명의 실시 형태에서의 반도체 집적 장치의 패키지 외관을 나타내는 사시도. 2A and 2B are perspective views showing the package appearance of a semiconductor integrated device in an embodiment of the present invention.

도 3은 본 발명의 실시 형태에서의 반도체 집적 장치의 제조 방법의 흐름도를 나타내는 도면. 3 is a flowchart showing a method of manufacturing a semiconductor integrated device in an embodiment of the present invention.

도 4는 본 발명의 실시 형태에서의 반도체 집적 장치의 제조 공정을 나타내는 도면. 4 is a diagram showing a step of manufacturing a semiconductor integrated device in an embodiment of the present invention.

도 5는 본 발명의 실시 형태에서의 반도체 집적 장치의 제조 공정을 나타내는 도면. 5 is a diagram showing a step of manufacturing a semiconductor integrated device in an embodiment of the present invention.

도 6은 본 발명의 실시 형태에서의 반도체 집적 장치의 제조 공정을 나타내는 도면. FIG. 6 is a diagram showing a step of manufacturing a semiconductor integrated device in an embodiment of the present invention. FIG.

도 7은 본 발명의 실시 형태에서의 반도체 집적 장치의 제조 공정을 나타내는 도면. 7 is a diagram showing a step of manufacturing a semiconductor integrated device in an embodiment of the present invention.

도 8은 본 발명의 실시 형태에서의 반도체 집적 장치의 제조 공정을 나타내는 도면. 8 is a diagram showing a step of manufacturing a semiconductor integrated device in an embodiment of the present invention.

도 9는 본 발명의 실시 형태에서의 반도체 집적 장치의 제조 공정을 나타내는 도면. 9 is a diagram showing a step of manufacturing a semiconductor integrated device in an embodiment of the present invention.

도 10은 종래의 고체 촬상 소자의 구성을 나타내는 평면도. 10 is a plan view showing the structure of a conventional solid-state imaging device.

도 11은 종래의 반도체 집적 장치의 단면 구조를 나타내는 도면. 11 is a diagram showing a cross-sectional structure of a conventional semiconductor integrated device.

〈발명을 실시하기 위한 최량의 형태〉<The best form to perform invention>

본 발명의 실시 형태를 설명함에 있어서, 우선 고체 촬상 소자를 패키징한 반도체 집적 장치의 기본적인 구조를 설명한다. In describing an embodiment of the present invention, a basic structure of a semiconductor integrated device in which a solid-state imaging device is packaged will first be described.

도 2A, 도 2B는 고체 촬상 소자에 칩 사이즈 패키지를 적용한 반도체 집적 장치의 일례를 나타내는 사시도이다. 제1 및 제2 유리 기판(100, 102) 사이에 고체 촬상 소자 칩(104)이 수지막(106)을 개재하여 밀봉되어 있다. 제2 유리 기판(102)의 주면, 즉 장치의 이면측에는 볼 형상 단자(108)가 복수 배치되고, 이들 볼 형상 단자(108)가 외부 배선(110)을 통하여 고체 촬상 소자 칩(104)에 접속된다. 복수의 외부 배선(110)에는 고체 촬상 소자 칩(104)으로부터 배선이 인출되어 접속되어 있으며, 각 볼 형상 단자(108)와의 컨택트가 취해지고 있다. 2A and 2B are perspective views showing an example of a semiconductor integrated device in which a chip size package is applied to a solid state imaging element. The solid-state imaging device chip 104 is sealed between the first and second glass substrates 100 and 102 via the resin film 106. A plurality of ball-shaped terminals 108 are arranged on the main surface of the second glass substrate 102, that is, the back surface side of the apparatus, and these ball-shaped terminals 108 are connected to the solid-state imaging device chip 104 through the external wiring 110. do. Wirings are drawn out from the solid-state imaging device chip 104 and connected to the plurality of external wirings 110, and contact with each ball-shaped terminal 108 is made.

계속해서, 본원 발명의 실시 형태를 설명한다. 도 1은 본원 발명의 실시 형태에서의 반도체 집적 장치의 단면 구조를 나타내는 단면도이다. 도 1에서는 도 10의 X-X에 대응하는 위치에서 절단한 반도체 집적 장치의 단면도이고, 도 2A, 도 2B, 도 10 및 도 11에 도시하는 것과 동일한 구성에는 동일한 부호가 붙여 있다. Then, embodiment of this invention is described. 1 is a cross-sectional view showing a cross-sectional structure of a semiconductor integrated device in an embodiment of the present invention. In FIG. 1, it is sectional drawing of the semiconductor integrated device cut | disconnected in the position corresponding to X-X of FIG. 10, and the same code | symbol is attached | subjected to the same structure as shown in FIG. 2A, FIG. 2B, FIG. 10, and FIG.

N형 반도체 기판(300)의 표면에 P형 확산층(302)이 형성되고, 이 P형 확산층(302) 내에 N형 확산층(304)이 형성된다. N형 확산층(304) 내에 고농도의 P형 불 순물이 부분적으로 주입되어 채널 스토퍼(도시 생략)가 형성된다. 그리고, 반도체 기판(300) 위에 절연막(305)을 개재하여 전송 전극(306)이 배치된다. The P type diffusion layer 302 is formed on the surface of the N type semiconductor substrate 300, and the N type diffusion layer 304 is formed in the P type diffusion layer 302. A high concentration of P-type impurities are partially injected into the N-type diffusion layer 304 to form a channel stopper (not shown). The transfer electrode 306 is disposed on the semiconductor substrate 300 via the insulating film 305.

전송 전극(306) 위에는 절연막(308)이 적층되고, 이 절연막(308) 위에 전압 공급선(310) 및 제1 내부 배선(407)이 형성된다. 이들 전압 공급선(310) 및 제1 내부 배선(407)은 동일층에 형성되고, 이 중, 제1 내부 배선(407)이 패키지의 외주측 단부에 형성된다. An insulating film 308 is stacked on the transfer electrode 306, and a voltage supply line 310 and a first internal wiring 407 are formed on the insulating film 308. These voltage supply lines 310 and the first internal wiring 407 are formed on the same layer, among which the first internal wiring 407 is formed at the outer peripheral side end of the package.

전압 공급선(310), 패드 전극(322) 및 제1 내부 배선(407) 위에는 절연막(312)을 개재하여 제2 내부 배선(414) 및 차광막(418)이 배치된다. 제2 내부 배선(414)은 소정의 위치로부터 패키지 단부에 걸쳐 연장하여 형성되고, 패키지의 단부에서는 제1 내부 배선(407)과 접속되도록 형성된다. 그리고, 제2 내부 배선(414)은 제1 내부 배선(407)과 중첩되는 부분에서 외부 배선(110)과 접속된다. 차광막(418)은 축적부(202), 수평 전송부(204) 및 출력부(206)의 영역을 피복하도록 배치되고, 축적부(202), 수평 전송부(204) 및 출력부(206)에 광이 입사하는 것을 방지한다. 차광막(418) 및 제2 내부 배선(414) 위에는 절연막(420)이 적층되고, 또한 그 위에 수지막(106)을 통하여 제1 유리 기판(100)이 배치된다. The second internal wiring 414 and the light blocking film 418 are disposed on the voltage supply line 310, the pad electrode 322, and the first internal wiring 407 via the insulating film 312. The second internal wiring 414 extends from the predetermined position over the package end, and is formed to be connected to the first internal wiring 407 at the end of the package. The second internal wiring 414 is connected to the external wiring 110 at a portion overlapping with the first internal wiring 407. The light shielding film 418 is disposed to cover the areas of the accumulator 202, the horizontal transmitter 204, and the output unit 206, and is arranged on the accumulator 202, the horizontal transmitter 204, and the output unit 206. It prevents light from entering. The insulating film 420 is laminated on the light shielding film 418 and the 2nd internal wiring 414, and the 1st glass substrate 100 is arrange | positioned through the resin film 106 on it.

이러한 구성에 따르면, 외부 배선(110)과 내부 배선과의 접촉 면적이, 종래에 비하여 커지므로, 외부 배선(110)과 내부 배선과의 접속 강도를 향상시킬 수 있다. 또한, 내부 배선의 일부를 구성하는 제2 내부 배선(414)을 차광막(418)과 동일층에 형성하고 있기 때문에, 차광막(418)의 형성 공정을 이용하여 제2 내부 배선(414)을 동시에 형성할 수 있다. 이 때문에, 제조 공정의 증가를 초래하지 않고 외부 배선(110)과 내부 배선과의 접속 강도를 향상시킬 수 있다. According to such a structure, since the contact area of the external wiring 110 and an internal wiring becomes larger than before, the connection strength between the external wiring 110 and an internal wiring can be improved. In addition, since the second internal wiring 414 constituting a part of the internal wiring is formed on the same layer as the light shielding film 418, the second internal wiring 414 is simultaneously formed using the formation process of the light shielding film 418. can do. For this reason, the connection strength between the external wiring 110 and the internal wiring can be improved without causing an increase in the manufacturing process.

또, 전압 공급선(310), 패드 전극(322) 및 차광막(418)의 재료는 은 금, 구리, 알루미늄, 니켈, 티탄, 탄탈, 텅스텐 등의 반도체 소자에 대하여 일반적으로 이용되는 재료를 주 재료로 할 수 있다. 전기적 저항값이나 재료의 가공성을 고려한 경우에는 알루미늄을 이용하는 것이 바람직하다. 또한, 제1 내부 배선(407) 및 제2 내부 배선(414)은 그 단부가 소자 외부로부터의 부식을 받기 쉽고, 그 부식을 피하기 위해서 구리를 0.1원자% 이상 20원자% 이하의 범위에서 포함하는 알루미늄을 이용하는 것이 보다 바람직하다. In addition, the material of the voltage supply line 310, the pad electrode 322, and the light shielding film 418 is made of a material generally used for semiconductor elements such as silver, gold, copper, aluminum, nickel, titanium, tantalum, and tungsten. can do. In consideration of the electrical resistance value and workability of the material, aluminum is preferably used. In addition, the end portions of the first internal wiring 407 and the second internal wiring 414 are susceptible to corrosion from the outside of the device, and contain copper in the range of 0.1 atomic% or more and 20 atomic% or less in order to avoid the corrosion. It is more preferable to use aluminum.

전압 공급선(310) 및 패드 전극(322)의 막 두께는, 전극의 최소 가공선 폭을 작게 유지하고, 또한 전기 저항값을 충분히 낮게 유지할 필요가 있기 때문에, 알루미늄을 주 재료로 한 경우에는 0.5㎛ 이상 2㎛ 이하로 하는 것이 바람직하다. 또한, 0.5㎛ 이상 1㎛ 이하로 하는 것이 보다 바람직하다. Since the film thicknesses of the voltage supply line 310 and the pad electrode 322 need to keep the minimum overhead line width of the electrode small and keep the electrical resistance value sufficiently low, 0.5 µm or more when aluminum is used as the main material. It is preferable to set it as 2 micrometers or less. Moreover, it is more preferable to set it as 0.5 micrometer or more and 1 micrometer or less.

한편, 차광막(418)의 막 두께는 최소 가공선 폭을 그만큼 작게 할 필요가 없고, 불필요한 광을 충분히 차단할 필요가 있기 때문에, 전압 공급 배선층보다 두껍게 할 수 있다. 제조 공정의 처리량을 고려하면, 알루미늄을 주 재료로 한 경우에는 1.5㎛ 이상 8㎛ 이하로 하는 것이 바람직하다. 또한, 2㎛ 이상 8㎛ 이하로 하는 것이 보다 바람직하다. On the other hand, the film thickness of the light shielding film 418 does not need to make the minimum overhead line width that much, and since it is necessary to block unnecessary light sufficiently, it can make it thicker than a voltage supply wiring layer. Considering the throughput of the manufacturing process, when aluminum is used as the main material, it is preferable to be 1.5 µm or more and 8 µm or less. Moreover, it is more preferable to set it as 2 micrometers or more and 8 micrometers or less.

즉, 외부 배선과의 접속 개소가 되는 제1 내부 배선(407)과 제2 내부 배선(414)과의 합계 막 두께는 적어도 2㎛ 이상 10㎛ 이하로 하는 것이 바람직하고, 이에 의해 고체 촬상 소자의 측면에서 외부 배선(110)과 접속한 경우의 접촉 저항을 종래의 내부 배선(314)과 같은 정도로 낮게 유지하면서, 접속 강도를 향상할 수 있다. That is, it is preferable that the total film thickness of the 1st internal wiring 407 and the 2nd internal wiring 414 used as a connection point with an external wiring shall be at least 2 micrometers or more and 10 micrometers or less, and by doing so, The connection strength can be improved while keeping the contact resistance at the side connected with the external wiring 110 as low as the conventional internal wiring 314.

도 3은 본원 발명의 반도체 집적 장치의 제조 방법을 설명하는 흐름도이고, 도 4∼도 9는 각 제조 공정에 대응한 반도체 집적 장치의 단면도이다. 3 is a flowchart for explaining a method for manufacturing a semiconductor integrated device of the present invention, and FIGS. 4 to 9 are cross-sectional views of semiconductor integrated devices corresponding to respective manufacturing processes.

단계 S10에서는, 센서부인 수광부(200), 축적부(202), 수평 전송부(204) 및 출력부(206)를 형성한다. 우선, 웨이퍼 상태의 N형 반도체 기판(300a)의 표면에 P형의 불순물 이온을 주입하여 확산하고, P형 반도체 영역(302)을 형성한다. 다음으로, P형 반도체 영역(302) 내에 N형의 불순물 이온을 주입하여 확산하고, N형 반도체 영역(304)을 형성한다. 다음으로, 반도체 기판(300a) 위에, 스퍼터링, 화학 기상 성장법 등의 성막 기술 및 포토리소그래피 기술을 적절하게 조합하여, 절연막(305) 및 전송 전극(306)을 형성한다. 그리고, 반도체 영역(304) 내에 P형의 불순물 이온을 고농도로 부분적으로 주입하여 채널 스토퍼(도시하지 않음)를 형성하고, 도 4에 도시한 상태로 된다. In step S10, the light receiving unit 200, the accumulation unit 202, the horizontal transmission unit 204, and the output unit 206, which are sensor units, are formed. First, P-type impurity ions are implanted into the surface of the N-type semiconductor substrate 300a in a wafer state to diffuse, and the P-type semiconductor region 302 is formed. Next, N-type impurity ions are implanted into the P-type semiconductor region 302 to diffuse, thereby forming an N-type semiconductor region 304. Next, the insulating film 305 and the transfer electrode 306 are formed on the semiconductor substrate 300a by appropriately combining film formation techniques such as sputtering and chemical vapor deposition and photolithography techniques. The P-type impurity ions are partially implanted in the semiconductor region 304 at a high concentration to form a channel stopper (not shown), and the state shown in FIG. 4 is obtained.

단계 S12에서는, 도 5에 도시한 바와 같이 센서부의 주변 영역에 출력 증폭기(208)의 주변 회로를 형성한다. 주변 회로의 형성은 종래의 트랜지스터 형성 공정과 마찬가지로 행할 수 있다. In step S12, as shown in FIG. 5, a peripheral circuit of the output amplifier 208 is formed in the peripheral region of the sensor unit. The peripheral circuit can be formed in the same manner as in the conventional transistor forming step.

예를 들면, 열 확산이나 이온 주입 등의 도핑 기술을 이용하여 소스 영역 및 드레인 영역을 형성하고, 열 산화에 의해서 게이트 절연막이 되는 열 산화막을 형성한다. 그리고, 포토리소그래피 기술과 화학 기상 성장 또는 스퍼터링 등의 성막 기술을 조합하여 소스 전극(도시 생략), 드레인 전극(도시 생략) 및 게이트 전극이 되는 폴리실리콘층 또는 금속막을 성막한다. For example, a source region and a drain region are formed using a doping technique such as thermal diffusion or ion implantation, and a thermal oxide film serving as a gate insulating film is formed by thermal oxidation. Then, a polysilicon layer or a metal film serving as a source electrode (not shown), a drain electrode (not shown), and a gate electrode is formed by combining a photolithography technique and a film formation technique such as chemical vapor deposition or sputtering.

단계 S14에서는, 도 6에 도시한 바와 같이 전압 공급선(310) 및 제1 내부 배선(407)을 형성한다. 외부로부터의 공급 전압을 전달하는 전압 공급선(310)이 되는 금속층을 성막한다. 동시에, 금속층을 이용하여 제1 내부 배선(407)도 형성한다. In step S14, the voltage supply line 310 and the first internal wiring 407 are formed as shown in FIG. The metal layer used as the voltage supply line 310 which delivers the supply voltage from the exterior is formed into a film. At the same time, the first internal wiring 407 is also formed using the metal layer.

구체적으로는, 전압 공급선(310) 및 제1 내부 배선(407)이 형성된 반도체 기판(300a) 위에 층간 절연막(308)을 형성하고, 이어서 포토리소그래피 기술 등을 이용하여 층간 절연막(308)이 필요한 개소에 개구 구멍을 형성하고, 스퍼터링이나 화학 기상 성장 등의 성막 기술을 이용하여 금속층을 성막한다. 그리고, 금속층을 패터닝하여 전압 공급선(310) 및 제1 내부 배선(407)을 형성한다. Specifically, an interlayer insulating film 308 is formed on the semiconductor substrate 300a on which the voltage supply line 310 and the first internal wiring 407 are formed, and then a portion where the interlayer insulating film 308 is required using photolithography technology or the like. Opening holes are formed in the metal layer to form a metal layer using a film forming technique such as sputtering or chemical vapor deposition. The metal layer is patterned to form the voltage supply line 310 and the first internal wiring 407.

예를 들면, 알루미늄의 스퍼터링에 의해서 금속층을 성막할 수 있다. 이 때, 0.1원자% 이상 20원자% 이하의 구리를 포함하는 알루미늄을 타깃으로서 이용함으로써, 부식 내성이 높은 전압 공급선(310) 및 제1 내부 배선(407)을 성막할 수 있다. For example, a metal layer can be formed into a film by sputtering of aluminum. At this time, by using aluminum containing copper of 0.1 atomic% or more and 20 atomic% or less as a target, the voltage supply line 310 and the 1st internal wiring 407 with high corrosion resistance can be formed into a film.

또한, 증착을 이용해도 전압 공급선(310) 및 제1 내부 배선(407)을 성막할 수 있다. 이 때, 0.1원자% 이상 20원자% 이하의 구리를 포함하는 알루미늄을 원료로서 이용함으로써, 부식 내성이 높은 전압 공급선(310) 및 제1 내부 배선(407)을 성막할 수 있다. In addition, the deposition of the voltage supply line 310 and the first internal wiring 407 can also be performed. At this time, by using aluminum containing copper of 0.1 atomic% or more and 20 atomic% or less as a raw material, the voltage supply line 310 and the 1st internal wiring 407 with high corrosion resistance can be formed.

또한, 화학 기상 성장을 이용해도 전압 공급선(310) 및 제1 내부 배선(407)을 성막할 수 있다. 이 때, 알루미늄을 포함하는 유기 가스와 구리를 포함하는 유 기 가스의 혼합 비율을 조정함으로써, 0.1원자% 이상 20원자% 이하의 구리를 포함하는 부식 내성이 높은 알루미늄을 성막할 수 있다. In addition, even when chemical vapor growth is used, the voltage supply line 310 and the first internal wiring 407 can be formed. At this time, by adjusting the mixing ratio of the organic gas containing aluminum and the organic gas containing copper, aluminum with high corrosion resistance containing 0.1 atomic% or more and 20 atomic% or less copper can be formed into a film.

단계 S16에서는, 도 7에 도시한 바와 같이 차광막(418) 및 제2 내부 배선(414)을 형성한다. In step S16, the light shielding film 418 and the second internal wiring 414 are formed as shown in FIG.

우선, 층간 절연막(312)을 형성한다. 다음으로, 포토리소그래피 기술 등을 이용하여 센서부 및 주변 회로 상의 필요한 개소에 개구 구멍을 형성하고, 스퍼터링이나 화학 기상 성장 등의 증착 기술을 이용하여 금속층을 성막한다. 그리고, 금속층을 패터닝하여 제2 내부 배선(414) 및 차광막(418)을 형성한다. First, an interlayer insulating film 312 is formed. Next, opening holes are formed in necessary portions on the sensor portion and the peripheral circuit using photolithography techniques and the like, and a metal layer is formed using a deposition technique such as sputtering or chemical vapor deposition. The metal layer is patterned to form the second internal wiring 414 and the light shielding film 418.

이 때, 전압 공급선(310)과 마찬가지로 스퍼터링, 증착 또는 화학 기상 성장을 이용하여 금속층을 성막하고, 0.1원자% 이상 20원자% 이하의 구리를 포함하는 부식 내성이 높은 알루미늄을 성막하는 것이 바람직하다. At this time, as in the voltage supply line 310, it is preferable to form a metal layer by sputtering, vapor deposition, or chemical vapor deposition, and to form aluminum having high corrosion resistance including copper of 0.1 atomic% or more and 20 atomic% or less.

단계 S20에서는, 도 8에 도시한 바와 같이 수지막(106)에 의해서 제1 및 제2 유리 기판(100, 102)을 접착한다. 이 단계 S20의 공정에서는, 예를 들면 일반적으로는 에폭시 수지를 이용하여 유리판이 접착된다. In step S20, the first and second glass substrates 100 and 102 are bonded to each other by the resin film 106 as shown in FIG. 8. In the process of this step S20, for example, a glass plate is generally bonded using an epoxy resin.

단계 S22에서는, 도 9에 도시한 바와 같이 외부 배선(110)을 형성한다. 우선, 제2 유리 기판(102)측으로부터, 테이퍼가 붙여진 다이싱톱을 이용하여 절삭하고, 역 V자형의 홈을 형성하여 홈의 내면에 제1 및 제2 내부 배선(407, 414)을 노출시킨다. 다음으로, 홈의 내면에 스퍼터링, 증착 또는 화학 기상 성장법을 이용하여 금속층을 성막하고, 이 금속층을 패터닝하여 외부 배선(110)을 형성한다. 이 후, 제2 유리 기판(102)의 표면 상에 외부 배선과 연결되도록 볼 형상 단자(108)를 형성한다. In step S22, the external wiring 110 is formed as shown in FIG. First, a tapered dicing saw is cut from the second glass substrate 102 side to form an inverted V-shaped groove to expose the first and second internal wirings 407 and 414 on the inner surface of the groove. . Next, a metal layer is formed on the inner surface of the groove by sputtering, vapor deposition, or chemical vapor deposition, and the metal layer is patterned to form the external wiring 110. Thereafter, the ball-shaped terminal 108 is formed on the surface of the second glass substrate 102 so as to be connected to the external wiring.

단계 S24에서는, 단계 S22에서 형성된 적층체를 스크라이브 라인, 즉 각 개체 촬상 소자의 경계를 따라 다이싱한다. 이에 의해, 반도체 집적 장치가 완성된다. In step S24, the laminate formed in step S22 is diced along the scribe line, that is, along the boundary of each individual imaging device. This completes the semiconductor integrated device.

이상과 같이 본 실시의 형태의 반도체 집적 장치의 제조 방법에 따르면, 차광막(418)의 형성과 동일 공정에서 내부 배선을 형성하므로, 종래의 제조 방법과 비교하여 내부 배선을 형성하는 공정을 생략할 수 있다. 이 때문에, 제조 공정을 간략화할 수 있어, 간이하게 고체 촬상 소자 패키지를 제조할 수 있다. 또한, 제1 및 제2 내부 배선(407, 414) 등의 상태에서, 내부 배선을 2회로 나누어 형성하여, 2층 구조로 하고 있기 때문에, 외부 배선(110)과의 접속 강도를 향상시킬 수 있다. As described above, according to the manufacturing method of the semiconductor integrated device of the present embodiment, since the internal wiring is formed in the same process as the formation of the light shielding film 418, the process of forming the internal wiring as compared with the conventional manufacturing method can be omitted. have. For this reason, a manufacturing process can be simplified and a solid-state image sensor package can be manufactured simply. In the state of the first and second internal wirings 407 and 414 and the like, the internal wiring is formed by dividing the circuit into two layers to form a two-layer structure, so that the connection strength with the external wiring 110 can be improved. .

본 발명에 따르면, 패키지 측면을 따라서 배치된 외부 배선에 내부 배선이 접속되는 반도체 집적 장치에 있어서, 소자의 특성을 손상시키지 않고, 제조 공정을 간략화할 수 있는 반도체 집적 장치 및 그 제조 방법을 제공할 수 있다. According to the present invention, there is provided a semiconductor integrated device in which an internal wiring is connected to an external wiring disposed along a package side surface, the semiconductor integrated apparatus capable of simplifying a manufacturing process without impairing the characteristics of an element, and a manufacturing method thereof. Can be.

또한, 본 실시 형태에서는 고체 촬상 소자로서 프레임 전송형을 예시했지만, 이에 한정되는 것은 아니다. 예를 들면, 인터 라인형이나 프레임 인터 라인형의 고체 촬상 소자를 이용한 반도체 집적 장치이더라도 충분히 적용 가능하다. In addition, in this embodiment, although the frame transfer type was illustrated as a solid-state image sensor, it is not limited to this. For example, even if it is a semiconductor integrated device using the solid-state image sensor of an interline type or a frame interline type, it is fully applicable.

Claims (9)

광을 수광하여 정보 전하를 발생하는 수광부 및 상기 수광부에 축적한 정보 전하를 전송하는 전송부를 반도체 기판에 갖고, 상기 반도체 기판의 1변을 따라서 배치되는 패드 전극을 통하여 전압이 공급되는 고체 촬상 소자와, A solid-state imaging element having a light receiving portion for receiving light and generating information charges, and a transfer portion for transmitting the information charge accumulated in the light receiving portion, the voltage being supplied through a pad electrode disposed along one side of the semiconductor substrate; , 상기 반도체 기판에 형성되고, 상기 전송부의 적어도 일부를 차광하는 차광막과,A light shielding film formed on the semiconductor substrate and shielding at least a part of the transmission unit; 상기 차광막과 동일층에 형성되고, 일단이 상기 패드 전극에 접속됨과 함께, 타단이 상기 반도체 기판의 측변까지 연장하는 제1 배선과, A first wiring formed on the same layer as the light shielding film and having one end connected to the pad electrode and the other end extending to the side of the semiconductor substrate; 상기 반도체 기판의 측면을 우회하여 배치되고, 상기 제1 배선과 접속되는 제2 배선과, A second wiring disposed by bypassing a side surface of the semiconductor substrate and connected to the first wiring; 상기 고체 촬상 소자를 밀봉하는 밀봉 부재를 구비한 것을 특징으로 하는 반도체 집적 장치. And a sealing member for sealing the solid-state imaging element. 제1항에 있어서, The method of claim 1, 상기 제1 배선은 적어도 2층 구조를 갖고, 이들 복수층 중 적어도 1층이 상기 차광막과 동일층에 형성되는 것을 특징으로 하는 반도체 집적 장치. The first wiring has at least a two-layer structure, and at least one of these layers is formed on the same layer as the light shielding film. 제2항에 있어서, The method of claim 2, 상기 제1 배선은, 복수층 중 적어도 1층이 상기 패드 전극과 동일층에 형성 되는 것을 특징으로 하는 반도체 집적 장치. The first wiring is a semiconductor integrated device, characterized in that at least one of a plurality of layers is formed on the same layer as the pad electrode. 제1항에 있어서, The method of claim 1, 상기 제1 배선은 구리가 첨가된 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 집적 장치. And the first wiring is made of aluminum to which copper is added. 제1항에 있어서, The method of claim 1, 상기 제1 배선은 그 막 두께가 2㎛ 이상 10㎛ 이하인 것을 특징으로 하는 반도체 집적 장치. The first wiring has a film thickness of 2 µm or more and 10 µm or less. 제1 배선의 단부가 고체 촬상 소자의 측변까지 연장하고, 이 제1 배선이 상기 고체 촬상 소자의 측면을 우회하여 배치되는 제2 배선과 접속되는 반도체 집적 장치의 제조 방법에 있어서, In the manufacturing method of the semiconductor integrated device in which the edge part of a 1st wiring extends to the side of a solid-state imaging element, and this 1st wiring is connected with the 2nd wiring arrange | positioned bypassing the side surface of the said solid-state imaging element, 광을 수광하여 정보 전하를 발생하는 수광부 및 상기 수광부에 축적된 정보 전하를 전송하는 전송부를 형성하여 상기 고체 촬상 소자를 반도체 기판에 형성하는 제1 공정과, A first step of forming the solid-state imaging device on a semiconductor substrate by forming a light receiving unit that receives light to generate information charges and a transfer unit that transfers the information charge accumulated in the light receiving unit; 적어도 상기 전송부를 차광하는 차광막을 상기 반도체 기판 위에 형성함과 함께, 상기 차광막과 동일층에 상기 제1 배선을 형성하는 제2 공정과, A second step of forming a light shielding film for shielding at least said transmission unit on said semiconductor substrate, and forming said first wiring on the same layer as said light shielding film; 상기 제2 배선을 형성하여 상기 제1 배선과 접속하는 제3 공정을 포함하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법. And a third step of forming the second wiring and connecting the first wiring. 제6항에 있어서, The method of claim 6, 상기 제2 공정은, 상기 제1 배선을 구리가 첨가된 알루미늄으로부터 형성하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법. In the second step, the first wiring is formed from aluminum to which copper is added. 내부 배선의 단부가 고체 촬상 소자의 측변까지 연장하고, 이 내부 배선이 상기 고체 촬상 소자의 측면을 우회하여 배치되는 외부 배선과 접속되는 반도체 집적 장치의 제조 방법에 있어서, In the manufacturing method of the semiconductor integrated device in which the edge part of an internal wiring is extended to the side of a solid-state image sensor, and this internal wiring is connected with the external wiring arrange | positioned bypassing the side surface of the said solid-state image sensor, 광을 수광하여 정보 전하를 발생하는 수광부 및 상기 수광부에 축적된 정보 전하를 전송하는 전송부를 형성하여 상기 고체 촬상 소자를 반도체 기판에 형성하는 제1 공정과, A first step of forming the solid-state imaging device on a semiconductor substrate by forming a light receiving unit that receives light to generate information charges and a transfer unit that transfers the information charge accumulated in the light receiving unit; 상기 수광부 및 상기 전송부에 전압을 공급하는 패드 전극을 형성함과 함께, 상기 패드 전극과 동일층에 제1 내부 배선을 형성하는 제2 공정과, A second step of forming a pad electrode for supplying voltage to the light receiving part and the transmitting part, and forming a first internal wiring on the same layer as the pad electrode; 적어도 상기 전송부를 차광하는 차광막을 상기 반도체 기판 위에 형성함과 함께, 상기 차광막과 동일층에 상기 제1 내부 배선과 중첩되는 상기 제2 내부 배선을 형성하는 제3 공정과, A third step of forming a light shielding film for shielding at least said transmission unit on said semiconductor substrate, and forming said second internal wiring overlapping said first internal wiring on the same layer as said light shielding film; 외부 배선을 형성하여 상기 제1 내부 배선 및 제2 내부 배선과 접속하는 제4 공정을 포함하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법. And a fourth step of forming external wirings and connecting the first internal wirings and the second internal wirings. 제8항에 있어서, The method of claim 8, 상기 제2 및 제3 공정은, 상기 제1 및 제2 내부 배선을 구리가 첨가된 알루미늄으로부터 형성하는 것을 특징으로 하는 반도체 집적 장치의 제조 방법. The second and third steps are for manufacturing the semiconductor integrated device, wherein the first and second internal wirings are formed from aluminum to which copper is added.
KR1020047013529A 2002-11-19 2003-11-14 Semiconductor integrated device and method for manufacturing same KR100571948B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020047013529A KR100571948B1 (en) 2002-11-19 2003-11-14 Semiconductor integrated device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00334585 2002-11-19
KR1020047013529A KR100571948B1 (en) 2002-11-19 2003-11-14 Semiconductor integrated device and method for manufacturing same

Publications (2)

Publication Number Publication Date
KR20050016299A KR20050016299A (en) 2005-02-21
KR100571948B1 true KR100571948B1 (en) 2006-04-18

Family

ID=41745351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047013529A KR100571948B1 (en) 2002-11-19 2003-11-14 Semiconductor integrated device and method for manufacturing same

Country Status (1)

Country Link
KR (1) KR100571948B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200479328Y1 (en) 2014-09-05 2016-01-14 김경일 Easily assemble lighting

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4825538B2 (en) * 2006-02-17 2011-11-30 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200479328Y1 (en) 2014-09-05 2016-01-14 김경일 Easily assemble lighting

Also Published As

Publication number Publication date
KR20050016299A (en) 2005-02-21

Similar Documents

Publication Publication Date Title
US9472591B2 (en) Semiconductor image pickup device
US7550813B2 (en) Photoelectric converting film stack type solid-state image pickup device, and method of producing the same
JP3719947B2 (en) Solid-state imaging device and manufacturing method thereof
US11329093B2 (en) Photoelectric conversion apparatus, equipment including photoelectric conversion apparatus, and manufacturing method of photoelectric conversion apparatus
KR20060054147A (en) Imaging device
US7619292B2 (en) Semiconductor integrated device having solid-state image sensor packaged within and production method for same
US11408772B2 (en) Process for producing an infrared detector and associated infrared detector
US8349639B2 (en) Method for manufacturing image sensor
KR100571948B1 (en) Semiconductor integrated device and method for manufacturing same
US20090045502A1 (en) Chip scale package with through-vias that are selectively isolated or connected to the substrate
JP2005520346A (en) Pixel sensor array and manufacturing method thereof
JP2007194498A (en) Solid-state image pick-up device and manufacturing method therefor
WO2022149362A1 (en) Solid-state imaging device and electronic apparatus
US6344668B1 (en) Solid-state image pickup device and method of manufacturing the same
US6787754B2 (en) Solid-state image pickup device having improved flatness and method for fabricating the same
JP2003188368A (en) Manufacturing method for solid-state imaging device
JPS59112652A (en) Semiconductor image pickup device
US20060289982A1 (en) Semiconductor device and method for producing same
JP2024057986A (en) Manufacturing method of photoelectric conversion panel, manufacturing method of X-ray imaging panel, and photoelectric conversion panel
JPH04207075A (en) Solid-state image pickup device and its manufacture
JPH09331057A (en) Fabrication of solid state image sensor
JP2004158550A (en) Semiconductor device and its manufacturing method
JP2003258238A (en) Solid-state imaging device and its fabricating method
US20110156193A1 (en) Semiconductor component and method of fabricating semiconductor component
JP2001085663A (en) Solid-state image pick up device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee