KR100571420B1 - A semiconductor device with shallow trench isolation, and a manufacturing method thereof - Google Patents

A semiconductor device with shallow trench isolation, and a manufacturing method thereof Download PDF

Info

Publication number
KR100571420B1
KR100571420B1 KR1020040111031A KR20040111031A KR100571420B1 KR 100571420 B1 KR100571420 B1 KR 100571420B1 KR 1020040111031 A KR1020040111031 A KR 1020040111031A KR 20040111031 A KR20040111031 A KR 20040111031A KR 100571420 B1 KR100571420 B1 KR 100571420B1
Authority
KR
South Korea
Prior art keywords
sti
film
pad
oxide film
pad oxide
Prior art date
Application number
KR1020040111031A
Other languages
Korean (ko)
Inventor
정대호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040111031A priority Critical patent/KR100571420B1/en
Application granted granted Critical
Publication of KR100571420B1 publication Critical patent/KR100571420B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리를 위한 얕은 트렌치 소자 분리막(STI) 및 그 제조 방법에 관한 것이다. 본 발명에 따른 얕은 트렌치 분리막 형성 방법은, a) 반도체 기판 상에 패드 산화막을 형성하는 단계; b) 패드 산화막 상에 식각 마스크로 사용될 패드 질화막을 형성하는 단계; c) 패드 산화막 및 패드 질화막의 소정 부분에 모트 패턴(Moat Pattern)을 형성하고, 반도체 기판의 소정 부분까지 식각을 실시하여 STI 트렌치 영역을 형성하는 단계; d) 패드 산화막 및 패드 질화막의 일부분을 식각하여 STI 코너 라운딩 부분을 노출시키는 단계; e) 노출된 상기 STI 코너 라운딩 부분과 상기 STI 트렌치 영역의 측면과 밑면에 대해 에피택셜 필름을 증착하는 단계; 및 f) 증착된 에피택셜 필름 상부에 STI 충진 산화를 실시하여 STI 트렌치 영역의 갭을 충진하는 단계를 포함한다. 본 발명에 따르면, 에피택셜 공정을 이용하여 STI 코너 라운딩에서의 발생될 수 있는 누설전류를 차단할 수 있으며, 또한 에피택셜 필름만큼 액티브 영역을 확보할 수 있으며, 또한, 후속적으로 게이트 산화막 형성 전의 세정 작업 시에 사용되는 불소 화합물에 의한 STI 코너 부분의 손실을 방지할 수 있다.The present invention relates to a shallow trench isolation film (STI) for device isolation of semiconductor devices and a method of manufacturing the same. A shallow trench separator formation method according to the present invention comprises the steps of: a) forming a pad oxide film on a semiconductor substrate; b) forming a pad nitride film to be used as an etch mask on the pad oxide film; c) forming a moat pattern on predetermined portions of the pad oxide layer and the pad nitride layer, and etching the predetermined portion of the semiconductor substrate to form an STI trench region; d) etching portions of the pad oxide layer and the pad nitride layer to expose the STI corner rounding portions; e) depositing an epitaxial film on the exposed side and bottom of the STI corner rounding portion and the STI trench region; And f) performing STI fill oxidation on the deposited epitaxial film to fill gaps in the STI trench regions. According to the present invention, an epitaxial process can be used to block leakage current that may occur in STI corner rounding, and to secure an active region as much as an epitaxial film, and subsequently to clean before forming a gate oxide film. The loss of the STI corner part by the fluorine compound used at the time of operation can be prevented.

반도체 소자, 소자 분리막, 트렌치, STI, 에피택셜 필름Semiconductor device, device isolation film, trench, STI, epitaxial film

Description

얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법 {A semiconductor device with shallow trench isolation, and a manufacturing method thereof}A semiconductor device having a shallow trench isolation and a method for manufacturing the same

도 1은 종래의 기술에 따른 얕은 트렌치 소자 분리막이 형성된 반도체 소자를 예시하는 도면이다.1 is a diagram illustrating a semiconductor device having a shallow trench isolation layer according to the related art.

도 2는 본 발명의 실시예에 따른 얕은 트렌치 분리막을 갖는 반도체 소자를 예시하는 도면이다.2 is a diagram illustrating a semiconductor device having a shallow trench isolation layer in accordance with an embodiment of the present invention.

도 3a 내지 도 3h는 본 발명의 실시예에 따른 얕은 트렌치 소자 분리막 형성과정을 나타내는 도면이다.3A to 3H illustrate a process of forming a shallow trench isolation layer according to an embodiment of the present invention.

본 발명은 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 구체적으로, 반도체 소자의 소자 분리를 위한 얕은 트렌치 소자 분리막(STI) 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a shallow trench isolation film and a method of manufacturing the same, and more particularly, to a shallow trench isolation film (STI) and a method for manufacturing the same.

최근, 반도체 소자가 고기능화 및 고집적화 됨에 따라 공정의 초기 단계에서 실시하는 소자분리 기술의 중요성이 더욱 부각되고 있다.In recent years, as semiconductor devices have become highly functionalized and highly integrated, the importance of device isolation techniques performed at an early stage of the process has become more important.

이러한 소자분리 기술은 다른 공정에 비교하여 고난도의 기술을 필요로 하는 어려운 기술 분야 중에 하나이다. 그 동안 일반적인 소자분리 기술로서, 국부적 산화를 통한 소자분리 방법(LOCOS), 선택적 폴리실리콘에 의한 소자분리 방법(Selective Polysilicon Oxidation) 등과 같이 반도체 소자의 고집적화 시대의 설계요구(Design Rule)에 부응하기 위한 다양한 종류의 소자분리 방법이 소개되었지만, 그 한계점을 보이고 있는 실정이다.This device isolation technology is one of the difficult technical fields that requires a high level of technology compared to other processes. As a general device isolation technology, to meet the design rules of the era of high integration of semiconductor devices, such as LOCOS through local oxidation and selective polysilicon oxide, Various types of device isolation methods have been introduced, but the situation is showing its limitations.

이러한 한계점을 극복하기 위하여 소개된 트렌치를 이용한 소자분리 방법은, 반도체 기판 상에 트렌치를 형성하고, 트렌치의 내부를 화학 기상 증착으로 생성된 산화막으로 채움으로써 소자분리를 완성하는 방법으로, 소자분리 영역의 면적을 축소할 수 있어서 디바이스의 고집적화가 진행됨에 따라 일반화되고 있다.In order to overcome these limitations, the device isolation method using trenches is a method of forming device trenches on a semiconductor substrate and filling the inside of the trenches with an oxide film generated by chemical vapor deposition to complete device isolation. As the area of the device can be reduced, the integration of devices is becoming more common.

예를 들어, 서브마이크론(Submicron)-MOSFET에서 사용되는 반도체 소자의 분리 기술 중 소자의 특성에 따라 LOCOS와 얕은 트렌치 소자분리(Shallow Trench Isolation: STI) 방식이 사용되고 있다.For example, LOCOS and Shallow Trench Isolation (STI) are used in the isolation technology of semiconductor devices used in submicron-MOSFET.

현재는 MOS 소자의 크기가 서브마이크론(Submicron) 이하로 축소되면서 소자 구조가 미세화되고, 집적화되므로, 이에 수반되는 여러 가지 문제점이 도출되는 실정이다.Currently, as the size of the MOS device is reduced to less than a submicron, the device structure is miniaturized and integrated, resulting in various problems associated with it.

도 1은 종래의 기술에 따른 얕은 트렌치 소자 분리막이 형성된 반도체 소자를 예시하는 도면이다.1 is a diagram illustrating a semiconductor device having a shallow trench isolation layer according to the related art.

도 1을 참조하면, 종래의 기술에 따른 STI 구조는, Si 기판(111)에 패드 산화막(Pad oxide: 112)을 약 150∼300Å 정도를 산화를 시켜 준다. 상기 패드 산화막(112)은 차후 진행되는 질화막(Nitride Film: 113)과 실리콘 기판(111)과의 스트 레스(Stress)를 완화시켜 줄뿐만 아니라, 차후 이온주입(Implantation) 공정 시의 실리콘 기판(111)을 보호하는 보호막 역할을 하는 것이다.Referring to FIG. 1, the STI structure according to the related art oxidizes about 150 to 300 kPa of a pad oxide film 112 to the Si substrate 111. The pad oxide layer 112 may not only relieve stress between the nitride film 113 and the silicon substrate 111, but also the silicon substrate 111 during a subsequent implantation process. ) As a protective shield.

상기 패드 산화막(112)을 완료한 후, 질화막(113)을 1000∼3000Å 정도를 실시하고, 패턴(Pattern)을 실시하여, 상기 STI가 형성될 지역(114)의 질화막(113)과 산화막(112)을 제거하고, 또한 실리콘 기판(111)의 소정 부분을 식각(Etch)하게 된다.After the pad oxide film 112 is completed, the nitride film 113 is about 1000 to 3000 mV, and a pattern is applied to the nitride film 113 and the oxide film 112 in the region 114 where the STI is to be formed. ) Is removed, and a predetermined portion of the silicon substrate 111 is etched.

그러나, 반도체 소자가 서브마이크론(Submicron)으로 갈수록, 종래의 기술에 따른 STI CD가 점점 작아짐에 따라, 도면부호 A로 도시되는 바와 같이, STI 코너 라운딩(Corner Rounding)에서의 불완전한 식각으로 인해 STI 코너 라운딩 부분에서 특성이 약화될 수 있다는 문제점이 있다.However, as the semiconductor device becomes submicron, as the STI CD according to the prior art becomes smaller, the STI corner due to incomplete etching in STI Corner rounding, as shown by reference numeral A, is shown. There is a problem that the characteristics may be weakened in the rounding part.

상기 문제점을 해결하기 위한 본 발명의 목적은, 반도체 소자의 소자 분리를 위한 STI 형성시, STI CD(Critical Dimension)가 작아짐에 따라 나타날 수 있는 STI 코너 라운딩에서의 누설 전류(Leakage current)를 방지하기 위한 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법을 제공하기 위한 것이다.An object of the present invention for solving the above problems, to prevent the leakage current (Leakage current) in the STI corner rounding that may appear as the STI CD (Critical Dimension) becomes smaller when forming the STI for device isolation of the semiconductor device It is to provide a semiconductor device having a shallow trench separation membrane and a method of manufacturing the same.

상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 얕은 트렌치 분리막 형성 방법은,As a means for achieving the above object, the shallow trench separator forming method according to the present invention,

반도체 소자의 얕은 트렌치 분리막 형성 방법에 있어서,In the shallow trench isolation method of forming a semiconductor device,

a) 반도체 기판 상에 패드 산화막을 형성하는 단계;a) forming a pad oxide film on the semiconductor substrate;

b) 상기 패드 산화막 상에 식각 마스크로 사용될 패드 질화막을 형성하는 단계;b) forming a pad nitride film to be used as an etching mask on the pad oxide film;

c) 상기 패드 산화막 및 패드 질화막의 소정 부분에 모트 패턴(Moat Pattern)을 형성하고, 상기 반도체 기판의 소정 부분까지 식각을 실시하여 STI 트렌치 영역을 형성하는 단계;c) forming a moat pattern on a predetermined portion of the pad oxide layer and the pad nitride layer, and etching the predetermined portion of the semiconductor substrate to form an STI trench region;

d) 상기 패드 산화막 및 패드 질화막의 일부분을 식각하여 STI 코너 라운딩 부분을 노출시키는 단계;d) etching portions of the pad oxide layer and the pad nitride layer to expose the STI corner rounding portions;

e) 노출된 상기 STI 코너 라운딩 부분과 상기 STI 트렌치 영역의 측면과 밑면에 대해 에피택셜 필름을 증착하는 단계; 및e) depositing an epitaxial film on the exposed side and bottom of the STI corner rounding portion and the STI trench region; And

f) 상기 증착된 에피택셜 필름 상부에 STI 충진 산화를 실시하여 STI 트렌치 영역의 갭을 충진하는 단계f) filling the gap of the STI trench region by performing STI fill oxidation on the deposited epitaxial film.

을 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

여기서, 상기 c) 단계의 STI 트렌치 영역의 깊이는 4000∼10000Å인 것을 특징으로 한다.Here, the depth of the STI trench region of step c) is characterized in that 4000 ~ 10000Å.

여기서, 상기 d) 단계는 상기 STI 코너 라운딩 부분이 노출되도록 상기 패드 산화막 및 패드 질화막의 측면을 100∼1000Å 식각하는 것을 특징으로 한다.Here, step d) is characterized in that the side surface of the pad oxide film and the pad nitride film etched 100 ~ 1000 Å so that the STI corner rounding portion is exposed.

여기서, 상기 e) 단계에서 증착되는 에피택셜 필름의 두께는 상기 식각된 패드 산화막 및 패드 질화막의 측면의 두께와 동일한 100∼1000Å인 것을 특징으로 한다.Here, the thickness of the epitaxial film deposited in step e) is the same as the thickness of the side of the etched pad oxide film and the pad nitride film is characterized in that 100 ~ 1000Å.

여기서, 상기 e) 단계는 상기 에피택셜 필름 증착 전에 수소 기체를 사용하 여 상기 STI 부분에 형성된 자연산화막 및 다른 불완전한 산화막을 제거한 후에 실시되는 것을 특징으로 한다.Here, the step e) is performed after removing the natural oxide film and other incomplete oxide film formed on the STI portion using hydrogen gas before the epitaxial film deposition.

여기서, 상기 a) 단계의 패드 산화막의 두께는 100∼300Å인 것을 특징으로 한다.Here, the thickness of the pad oxide film of step a) is characterized in that 100 ~ 300Å.

여기서, 상기 b) 단계의 패드 질화막의 두께는 1000∼3000Å인 것을 특징으로 한다.Here, the thickness of the pad nitride film of step b) is characterized in that 1000 ~ 3000Å.

또한, 상기 목적을 달성하기 위한 다른 수단으로서, 본 발명에 따른 얕은 트렌치 분리막을 구비한 반도체 소자는,In addition, as another means for achieving the above object, a semiconductor device having a shallow trench isolation membrane according to the present invention,

반도체 기판;Semiconductor substrates;

상기 반도체 기판의 액티브 영역 상에 형성된 패드 산화막;A pad oxide film formed on an active region of the semiconductor substrate;

상기 패드 산화막 상에 형성된 패드 질화막;A pad nitride film formed on the pad oxide film;

상기 패드 산화막과 패드 질화막의 측면 부분을 식각하여 노출시킨 STI 라운딩 부분과, 상기 반도체 기판을 식각하여 형성된 트렌치 영역의 측면 및 밑면부분을 에피택셜 필름을 증착시켜 형성하는 에피택셜 레이어; 및An epitaxial layer formed by depositing an epitaxial film on an STI rounding portion exposed by etching side surfaces of the pad oxide film and the pad nitride layer, and side and bottom portions of a trench region formed by etching the semiconductor substrate; And

상기 에피택셜 레이어 상부에 STI 충진 산화를 실시하여 STI 트렌치 영역의 갭을 충진한 충진 산화막Filled oxide film filling the gap of the STI trench region by performing STI fill oxidation on the epitaxial layer

을 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

여기서, 상기 패드 산화막 및 패드 질화막의 측면은 100∼1000Å 식각되어 상기 STI 코너 라운딩 부분이 노출되는 것을 특징으로 한다.Here, the side surfaces of the pad oxide film and the pad nitride film are etched 100 to 1000 Å to expose the STI corner rounding part.

여기서, 상기 증착되는 에피택셜 필름의 두께는 상기 식각된 패드 산화막 및 패드 질화막의 측면의 두께와 동일한 100∼1000Å인 것을 특징으로 한다.Here, the thickness of the epitaxial film to be deposited is characterized in that 100 ~ 1000 Å equal to the thickness of the side of the etched pad oxide film and the pad nitride film.

따라서 본 발명에 따르면, 에피택셜 공정을 이용하여 STI 코너 라운딩(Corner Rounding)에서의 발생될 수 있는 누설전류를 차단할 수 있으며, 또한 에피택셜 필름만큼 액티브 영역을 확보할 수 있으며, 또한, 후속적으로 게이트 산화막(gate oxide) 형성 전의 세정 작업 시에 사용되는 불소 화합물(HF chemical)에 의한 STI 코너 부분의 손실을 방지할 수 있다.Therefore, according to the present invention, an epitaxial process can be used to block leakage current that may be generated in STI Corner Rounding, and an active area can be as secured as an epitaxial film, and subsequently It is possible to prevent the loss of the STI corner portion by the fluorine compound (HF chemical) used in the cleaning operation before forming the gate oxide.

이하, 첨부한 도면을 참조하여, 본 발명의 실시예에 따른 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법을 설명한다.Hereinafter, a semiconductor device having a shallow trench isolation membrane and a method of manufacturing the same will be described with reference to the accompanying drawings.

본 발명의 실시예는 STI CD(Critical Dimension)가 작아짐에 따른 STI 코너 라운딩 부분에서의 특성이 약화되지 않도록, 에피택셜 과정(Epitaxial Process)을 이용하여 STI 충진 산화막 증착을 실시하게 된다.In the embodiment of the present invention, the STI-filled oxide film is deposited using an epitaxial process so that the characteristics of the STI corner rounding parts are not weakened as the STI CD (Critical Dimension) becomes smaller.

한편, 도 2는 본 발명의 실시예에 따른 얕은 트렌치 소자 분리막이 형성된 반도체 소자를 예시하는 도면이다.2 is a diagram illustrating a semiconductor device in which a shallow trench isolation layer is formed according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시예에 따른 얕은 트렌치 소자 분리막이 형성된 반도체 소자는, Si-기판(211); 상기 Si-기판(211)의 액티브 영역 상에 형성된 패드 산화막(212); 상기 패드 산화막(212) 상에 형성된 패드 질화막(213); 상기 Si-기판(211)을 식각하여 형성된 트렌치 영역의 측면 및 밑면 부분과, 상기 패드 산화막(212)과 패드 질화막(213)의 측면 부분을 식각하여 노출시킨 STI 라운딩 부분에 에피택셜 필름을 증착시켜 형성하는 에피택셜 레이어(216); 및 상기 에피택셜 레이어(216) 상부에 STI 충진 산화를 실시하여 STI 트렌치 영역의 갭을 충진한 충진 산화막(217')을 포함한다.Referring to FIG. 2, a semiconductor device having a shallow trench isolation layer according to an embodiment of the present invention may include a Si-substrate 211; A pad oxide film 212 formed on the active region of the Si-substrate 211; A pad nitride film 213 formed on the pad oxide film 212; Epitaxial films are deposited on side and bottom portions of trench regions formed by etching the Si-substrate 211 and STI rounding portions exposed by etching side surfaces of the pad oxide layer 212 and the pad nitride layer 213. An epitaxial layer 216 formed; And a filling oxide layer 217 ′ filling the gap of the STI trench region by performing STI filling oxidation on the epitaxial layer 216.

도 2를 참조하면, 본 발명의 실시예에 따른 얕은 트렌치 소자 분리막이 형성된 반도체 소자는, 식각에 의해 상기 패드 산화막(212) 및 패드 질화막의 측면 부분이 식각에 의해 노출된 부분을 에피택셜 필름을 증착한 후 STI 트렌치 갭 부분을 충진함으로써, 이와 같이 형성된 STI는 종래의 기술에 따라 발생할 수 있는 STI 코너 라운딩 부분의 특성 약화를 방지할 수 있게 된다. 여기서, 도면부호 B는 STI 코너 라운딩 부분을 나타낸다.Referring to FIG. 2, in the semiconductor device in which the shallow trench isolation layer is formed, the epitaxial film may be formed by etching the pad oxide layer 212 and the side surfaces of the pad nitride layer by etching. By filling the STI trench gap portion after deposition, the STI thus formed can prevent the deterioration of characteristics of the STI corner rounding portion that may occur according to the prior art. Here, reference numeral B denotes an STI corner rounding part.

이하, 도 3a 내지 도 3h를 참조하여, 본 발명의 실시예에 따른 얕은 트렌치 소자 분리막 형성 과정을 설명하기로 한다.Hereinafter, a process of forming a shallow trench isolation layer according to an embodiment of the present invention will be described with reference to FIGS. 3A to 3H.

본 발명의 실시예에 따른 얕은 트렌치 소자 분리막 형성 과정은, 먼저, 도 3a를 참조하면, 반도체 기판(211) 상에 패드 산화막(Pad Oxide: 212)을 형성하게 된다. 구체적으로, 100∼300Å 정도의 두께로 산소 기체(Oxygen Gas) 또는 산소와 수소 기체(Oxygen and Hydrogen Gas)를 이용하여 산화(Oxidation)를 실시하여, 반도체 기판(211) 상에 패드 산화막(Pad Oxide: 212)을 형성한다.In the process of forming a shallow trench isolation layer according to an embodiment of the present invention, first, referring to FIG. 3A, a pad oxide layer 212 is formed on a semiconductor substrate 211. Specifically, Oxidation is performed using oxygen gas or oxygen and hydrogen gas to a thickness of about 100 to 300 Pa, and a pad oxide film is formed on the semiconductor substrate 211. 212).

다음으로, 도 3b를 참조하면, 상기 패드 산화막(212) 상에 질화막(213)을 증착(Nitride Deposition)하게 된다. 구체적으로, 디클로로실란(SiH2Cl2: DCS) 기체와 NH3 기체의 혼합 기체를 이용하여 저압화학기상증착(low pressure chemical vapor deposition: LPCVD) 방식으로 SiN를 상기 패드 산화막(212) 상에 형성한다. 이때, 상기 질화막(213)의 두께는 1000∼3000Å 정도로 한다.Next, referring to FIG. 3B, a nitride film 213 is deposited on the pad oxide film 212. Specifically, SiN is formed on the pad oxide layer 212 by a low pressure chemical vapor deposition (LPCVD) method using a mixed gas of dichlorosilane (SiH 2 Cl 2 : DCS) gas and NH 3 gas. do. At this time, the thickness of the nitride film 213 is about 1000 to 3000 kPa.

다음으로, 도 3c 및 도 3d를 참조하면, 상기 패드 산화막(212) 및 질화막(213)의 소정 부분에 모트(Moat) 패턴 및 식각을 실시하게 된다. 구체적으로, 본 발명의 실시예에 따른 STI를 형성시키도록, 모트 패턴을 형성하여 질화막(213)을 식각하고(도 3c 참조), 이어서 실리콘 식각(Silicon Etch)을 실시한다(도 3d 참조). 여기서, 도면부호 214는 상기 패드 산화막 및 패드 질화막이 식각된 부위를 나타낸다. 여기서, 도면부호, 214'는 실리콘 식각된 부위를 나타내며, 4000∼10000Å 정도의 식각을 실시한다.Next, referring to FIGS. 3C and 3D, a moat pattern and an etching are performed on predetermined portions of the pad oxide layer 212 and the nitride layer 213. Specifically, to form an STI according to an embodiment of the present invention, a mort pattern is formed to etch the nitride film 213 (see FIG. 3C), and then silicon etching is performed (see FIG. 3D). Here, reference numeral 214 denotes a portion where the pad oxide film and the pad nitride film are etched. Here, reference numeral 214 'denotes a silicon-etched portion, and the etching is performed at about 4000 to 10,000 Pa.

다음으로, 도 3e를 참조하면, 상기 패드 산화막(212) 및 패드 질화막(213)의 측면 부분을 제거하기 위한 식각을 실시한다. 이때, STI 코너 라운딩 부분이 노출될 수 있도록 100∼1000Å 사이에서 식각을 실시한다.Next, referring to FIG. 3E, etching is performed to remove side portions of the pad oxide film 212 and the pad nitride film 213. At this time, etching is performed between 100 and 1000 ms so that the STI corner rounding portion is exposed.

다음으로, 도 3f를 참조하면, 상기 노출된 상기 STI 코너 라운딩 부분과 상기 STI 트렌치 영역의 측면과 밑면에 대해 에피택셜 필름을 증착한다. 이때, 상기 에피택셜 필름의 두께는 상기 측면이 제거된 패드 산화막(212) 및 패드 질화막(213)의 두께와 동일한 100∼1000Å으로 실시를 한다. 여기서, 상기 에피택셜 증착 전에 수소(H2) 기체를 사용하여, STI 부분에 있는 자연 산화막 및 기타 불완전한 산화막을 제거한다.Next, referring to FIG. 3F, an epitaxial film is deposited on the exposed side and bottom of the STI corner rounding portion and the STI trench region. At this time, the thickness of the epitaxial film is performed at the same thickness as that of the pad oxide film 212 and the pad nitride film 213 from which the side surfaces are removed. Here, hydrogen (H 2 ) gas is used before the epitaxial deposition to remove the native oxide film and other incomplete oxide film in the STI portion.

다음으로, 도 3g 및 도 3h를 참조하면, 상기 증착된 에피택셜 필름 상부에 STI 충진 산화(217)를 실시하여 STI 트렌치 영역의 갭을 충진하고(도 3g 참조), 이 후 화학 기계적 연마(CMP) 평탄화 과정을 거쳐 STI를 완성하게 된다(도 3h 참조). 이때, 상기 충진 산화 및 CMP 평탄화 공정은 기존의 공정과 동일하므로 상세한 설명은 생략한다.Next, referring to FIGS. 3G and 3H, STI fill oxidation 217 is performed on the deposited epitaxial film to fill gaps in the STI trench regions (see FIG. 3G), followed by chemical mechanical polishing (CMP). ) STI is completed through the planarization process (see FIG. 3H). In this case, the filling oxidation and CMP planarization process is the same as the existing process, and thus a detailed description thereof will be omitted.

결국, 본 발명의 실시예는, 에피택셜 과정을 이용하여 STI 코너 라운딩 부분에 에피택셜 필름을 증착한 후 STI 충진 산화막 증착을 실시함으로써, STI CD가 작아짐에 따라 발생할 수 있는 STI 코너 라운딩 부분에서의 특성 약화를 방지할 수 있다.As a result, an embodiment of the present invention uses an epitaxial process to deposit an epitaxial film on an STI corner rounding portion and then deposits an STI-filled oxide film, whereby an STI corner rounding portion may occur as the STI CD becomes smaller. Weakening of characteristics can be prevented.

이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.While the invention has been shown and described in connection with specific embodiments thereof, it will be appreciated that various modifications and changes can be made without departing from the spirit and scope of the invention as indicated by the claims. Anyone who owns it can easily find out.

본 발명에 따르면, 에피택셜 공정을 이용하여 STI 코너 라운딩(Corner Rounding)에서의 발생될 수 있는 누설전류를 차단할 수 있으며, 또한 에피택셜 필름만큼 액티브 영역을 확보할 수 있으며, 또한, 후속적으로 게이트 산화막(gate oxide) 형성 전의 세정 작업 시에 사용되는 불소 화합물(HF chemical)에 의한 STI 코너 부분의 손실을 방지할 수 있다.According to the present invention, an epitaxial process can be used to block leakage current that can be generated in STI Corner Rounding, and to secure an active region as much as an epitaxial film, and subsequently to gate It is possible to prevent the loss of the STI corner portion by the fluorine compound (HF chemical) used in the cleaning operation before forming the gate oxide.

Claims (10)

반도체 소자의 얕은 트렌치 분리막 형성 방법에 있어서,In the shallow trench isolation method of forming a semiconductor device, a) 반도체 기판 상에 패드 산화막을 형성하는 단계;a) forming a pad oxide film on the semiconductor substrate; b) 상기 패드 산화막 상에 식각 마스크로 사용될 패드 질화막을 형성하는 단계;b) forming a pad nitride film to be used as an etching mask on the pad oxide film; c) 상기 패드 산화막 및 패드 질화막의 소정 부분에 모트 패턴(Moat Pattern)을 형성하고, 상기 반도체 기판의 소정 부분까지 식각을 실시하여 STI 트렌치 영역을 형성하는 단계;c) forming a moat pattern on a predetermined portion of the pad oxide layer and the pad nitride layer, and etching the predetermined portion of the semiconductor substrate to form an STI trench region; d) 상기 패드 산화막 및 패드 질화막의 일부분을 식각하여 STI 코너 라운딩 부분을 노출시키는 단계;d) etching portions of the pad oxide layer and the pad nitride layer to expose the STI corner rounding portions; e) 노출된 상기 STI 코너 라운딩 부분과 상기 STI 트렌치 영역의 측면과 밑면에 대해 에피택셜 필름을 증착하는 단계; 및e) depositing an epitaxial film on the exposed side and bottom of the STI corner rounding portion and the STI trench region; And f) 상기 증착된 에피택셜 필름 상부에 STI 충진 산화를 실시하여 STI 트렌치 영역의 갭을 충진하는 단계f) filling the gap of the STI trench region by performing STI fill oxidation on the deposited epitaxial film. 를 포함하는 얕은 트렌치 분리막 형성 방법.Shallow trench separator formation method comprising a. 제1항에 있어서,The method of claim 1, 상기 c) 단계의 STI 트렌치 영역의 깊이는 4000∼10000Å인 것을 특징으로 하는 얕은 트렌치 분리막 형성 방법.The method of claim c) the depth of the trench trench STI trench region is characterized in that 4000 ~ 10000Å. 제1항에 있어서,The method of claim 1, 상기 d) 단계는 상기 STI 코너 라운딩 부분이 노출되도록 상기 패드 산화막 및 패드 질화막의 측면을 100∼1000Å 식각하는 것을 특징으로 하는 얕은 트렌치 분리막 형성 방법.In the step d), the sidewalls of the pad oxide layer and the pad nitride layer are etched 100 to 1000 Å so that the STI corner rounding portion is exposed. 제3항에 있어서,The method of claim 3, 상기 e) 단계에서 증착되는 에피택셜 필름의 두께는 상기 식각된 패드 산화막 및 패드 질화막의 측면의 두께와 동일한 100∼1000Å인 것을 특징으로 하는 얕은 트렌치 분리막 형성 방법.The thickness of the epitaxial film deposited in step e) is a shallow trench isolation method, characterized in that the thickness of 100 ~ 1000Å the same as the thickness of the side of the etched pad oxide film and the pad nitride film. 제1항에 있어서,The method of claim 1, 상기 e) 단계는 상기 에피택셜 필름 증착 전에 수소 기체를 사용하여 상기 STI 부분에 형성된 자연산화막 및 다른 불완전한 산화막을 제거한 후에 실시되는 것을 특징으로 하는 얕은 트렌치 분리막 형성 방법.And the step e) is performed after removing the natural oxide film and other incomplete oxide film formed on the STI portion using hydrogen gas before the epitaxial film deposition. 제1항에 있어서,The method of claim 1, 상기 a) 단계의 패드 산화막의 두께는 100∼300Å인 것을 특징으로 하는 얕은 트렌치 분리막 형성 방법.The method of forming a shallow trench separation membrane, characterized in that the thickness of the pad oxide film of step a) is 100 ~ 300Å. 제1항에 있어서,The method of claim 1, 상기 b) 단계의 패드 질화막의 두께는 1000∼3000Å인 것을 특징으로 하는 얕은 트렌치 분리막 형성 방법.The thickness of the pad nitride film of the step b) is 1000 ~ 3000Å, shallow trench isolation film forming method characterized in that. 얕은 트렌치 분리막을 구비하는 반도체 소자에 있어서,In a semiconductor device having a shallow trench isolation membrane, 반도체 기판;Semiconductor substrates; 상기 반도체 기판의 액티브 영역 상에 형성된 패드 산화막;A pad oxide film formed on an active region of the semiconductor substrate; 상기 패드 산화막 상에 형성된 패드 질화막;A pad nitride film formed on the pad oxide film; 상기 패드 산화막과 패드 질화막의 측면 부분을 식각하여 노출시킨 STI 라운딩 부분과, 상기 반도체 기판을 식각하여 형성된 트렌치 영역의 측면 및 밑면부분을 에피택셜 필름을 증착시켜 형성하는 에피택셜 레이어; 및An epitaxial layer formed by depositing an epitaxial film on an STI rounding portion exposed by etching side surfaces of the pad oxide film and the pad nitride layer, and side and bottom portions of a trench region formed by etching the semiconductor substrate; And 상기 에피택셜 레이어 상부에 STI 충진 산화를 실시하여 STI 트렌치 영역의 갭을 충진한 충진 산화막Filled oxide film filling the gap of the STI trench region by performing STI fill oxidation on the epitaxial layer 을 포함하는 얕은 트렌치 분리막을 구비한 반도체 소자.A semiconductor device having a shallow trench isolation membrane comprising a. 제8항에 있어서,The method of claim 8, 상기 패드 산화막 및 패드 질화막의 측면은 100∼1000Å 식각되어 상기 STI 코너 라운딩 부분이 노출되는 것을 특징으로 하는 얕은 트렌치 분리막을 구비한 반도체 소자.And side surfaces of the pad oxide film and the pad nitride film are etched 100 to 1000 Å to expose the STI corner rounding portion. 제8항에 있어서,The method of claim 8, 상기 증착되는 에피택셜 필름의 두께는 상기 식각된 패드 산화막 및 패드 질화막의 측면의 두께와 동일한 100∼1000Å인 것을 특징으로 하는 얕은 트렌치 분리막을 구비한 반도체 소자.The thickness of the deposited epitaxial film is a semiconductor device having a shallow trench isolation film, characterized in that the thickness of the side of the etched pad oxide film and the pad nitride film 100 ~ 1000Å.
KR1020040111031A 2004-12-23 2004-12-23 A semiconductor device with shallow trench isolation, and a manufacturing method thereof KR100571420B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111031A KR100571420B1 (en) 2004-12-23 2004-12-23 A semiconductor device with shallow trench isolation, and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111031A KR100571420B1 (en) 2004-12-23 2004-12-23 A semiconductor device with shallow trench isolation, and a manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100571420B1 true KR100571420B1 (en) 2006-04-14

Family

ID=37180595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111031A KR100571420B1 (en) 2004-12-23 2004-12-23 A semiconductor device with shallow trench isolation, and a manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100571420B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057873A (en) * 1997-12-30 1999-07-15 김영환 Device isolation film formation method of semiconductor device using epitaxial layer
KR20020019287A (en) * 2000-09-05 2002-03-12 박종섭 Method for fabricating trench in semiconductor device
KR20030002761A (en) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Method of forming a device isolation film in a semiconductor device
KR20040037992A (en) * 2002-10-31 2004-05-08 주식회사 하이닉스반도체 Method of forming an isolation layer in a semiconductor device
KR20040070796A (en) * 2003-02-04 2004-08-11 아남반도체 주식회사 Method for forming a isolation layer of trench type

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057873A (en) * 1997-12-30 1999-07-15 김영환 Device isolation film formation method of semiconductor device using epitaxial layer
KR20020019287A (en) * 2000-09-05 2002-03-12 박종섭 Method for fabricating trench in semiconductor device
KR20030002761A (en) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Method of forming a device isolation film in a semiconductor device
KR20040037992A (en) * 2002-10-31 2004-05-08 주식회사 하이닉스반도체 Method of forming an isolation layer in a semiconductor device
KR20040070796A (en) * 2003-02-04 2004-08-11 아남반도체 주식회사 Method for forming a isolation layer of trench type

Similar Documents

Publication Publication Date Title
US7700455B2 (en) Method for forming isolation structure in semiconductor device
KR100473731B1 (en) Method of manufacturing a semiconductor device
US5998280A (en) Modified recessed locos isolation process for deep sub-micron device processes
KR100520681B1 (en) Method for forming floating gate in flash memory device
US20070161203A1 (en) Method with high gapfill capability and resulting device structure
US6355539B1 (en) Method for forming shallow trench isolation
KR100571419B1 (en) A semiconductor device with shallow trench isolation, and a manufacturing method thereof
US7235458B2 (en) Method of forming an element isolation film of a semiconductor device
KR100571420B1 (en) A semiconductor device with shallow trench isolation, and a manufacturing method thereof
KR100571421B1 (en) A semiconductor device with shallow trench isolation, and a manufacturing method thereof
US7018927B2 (en) Method for forming isolation film for semiconductor devices
KR100979711B1 (en) Method for gapfill in semiconductor device
US20040266131A1 (en) Method of producing semiconductor devices
KR100571422B1 (en) A semiconductor device with shallow trench isolation, and a manufacturing method thereof
KR101026474B1 (en) Method for forming isolation layer of semiconductor device
KR100596876B1 (en) Method for forming device isolation film of semiconductor device
KR101127033B1 (en) Semiconductor Device and Method for Forming STI Type Device Isolation Film of Semiconductor Device
KR101078720B1 (en) Method for forming isolation layer of semiconductor device
KR100691016B1 (en) Method for forming isolation layer of semiconductor device
KR100732737B1 (en) Method for forming isolation layer of semiconductor device
KR100707593B1 (en) Dual isolation structure of semiconductor device and method of forming the same
US6828196B2 (en) Trench filling process for preventing formation of voids in trench
KR100840469B1 (en) Mask pattern producing method to prevent divot in sti
KR20050012584A (en) Method for forming isolation layer of semiconductor device
KR100743619B1 (en) A method for fabricating trench of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee