KR100564583B1 - Internal power supply voltage control circuit including over-driving control circuit - Google Patents
Internal power supply voltage control circuit including over-driving control circuit Download PDFInfo
- Publication number
- KR100564583B1 KR100564583B1 KR1020030077337A KR20030077337A KR100564583B1 KR 100564583 B1 KR100564583 B1 KR 100564583B1 KR 1020030077337 A KR1020030077337 A KR 1020030077337A KR 20030077337 A KR20030077337 A KR 20030077337A KR 100564583 B1 KR100564583 B1 KR 100564583B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- internal power
- control circuit
- voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
내부 전원전압에 오버슈팅이 발생하는 것을 방지하고 또한 외부 전원전압으로부터 내부 전원전압으로 공급되는 전류량을 용이하게 조절할 수 있는 반도체 메모리장치의 내부 전원전압 제어회로가 개시된다. 상기 내부 전원전압 제어회로는, 제1내부 전원전압 드라이버를 구비하고, 내부 전원전압과 기준전압을 비교하여 상기 내부 전원전압이 상기 기준전압보다 낮을 때 상기 제1내부 전원전압 드라이버를 턴온시켜 외부 전원전압으로부터 상기 내부 전원전압으로 전류를 공급하여 상기 내부 전원전압의 레벨을 유지하는 내부 전원전압 구동회로; 및 상기 제1내부 전원전압 드라이버와 다른 별도의 제2내부 전원전압 드라이버를 구비하고, 제어신호가 활성화되는 동안에만 상기 제2내부 전원전압 드라이버를 턴온시켜 상기 외부 전원전압으로부터 상기 내부 전원전압으로 전류를 공급하는 오버 드라이빙 제어회로를 구비하는 것을 특징으로 한다.An internal power supply voltage control circuit of a semiconductor memory device which prevents overshooting of an internal power supply voltage and can easily adjust the amount of current supplied from an external power supply voltage to an internal power supply voltage is disclosed. The internal power supply voltage control circuit includes a first internal power supply voltage driver, compares an internal power supply voltage with a reference voltage, and turns on the first internal power supply voltage driver when the internal power supply voltage is lower than the reference voltage. An internal power supply voltage driving circuit for supplying a current from a voltage to the internal power supply voltage to maintain a level of the internal power supply voltage; And a second internal power voltage driver that is separate from the first internal power voltage driver, and turns on the second internal power voltage driver only while a control signal is activated to generate a current from the external power voltage to the internal power voltage. It characterized in that it comprises an over-driving control circuit for supplying the.
Description
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 종래의 내부 전원전압 제어회로를 나타내는 회로도이다.1 is a circuit diagram showing a conventional internal power supply voltage control circuit.
도 2는 도 1에 도시된 종래의 내부 전원전압 제어회로의 단점을 설명하기 위한 신호 파형도이다.FIG. 2 is a signal waveform diagram illustrating a disadvantage of the conventional internal power supply voltage control circuit shown in FIG. 1.
도 3은 본 발명의 일실시예에 따른 내부 전원전압 제어회로를 나타내는 회로도이다.3 is a circuit diagram illustrating an internal power supply voltage control circuit according to an embodiment of the present invention.
본 발명은 반도체 메모리장치에 관한 것으로, 특히 반도체 메모리장치의 내부 전원전압 제어회로에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to an internal power supply voltage control circuit of a semiconductor memory device.
디램과 같은 반도체 메모리장치에서는 메모리셀 코아 어레이의 전원전압으로서 내부 전원전압이 사용된다. 그런데 반도체 메모리장치 내의 감지증폭기들에 의해 비트라인의 데이터가 센싱되는 시점에는 내부 전원전압의 전하가 많이 소모되어 내부 전원전압의 레벨이 낮아지게 진다.In a semiconductor memory device such as a DRAM, an internal power supply voltage is used as a power supply voltage of a memory cell core array. However, when the data of the bit line is sensed by the sense amplifiers in the semiconductor memory device, the charge of the internal power supply voltage is consumed to decrease the level of the internal power supply voltage.
따라서 일반적으로 내부 전원전압의 레벨을 안정화시키기 위해 비트라인의 데이터가 센싱되는 시점에 소정의 짧은 펄스를 생성하여 이 펄스 구간동안 외부 전원전압으로부터 내부 전원전압으로 전류를 더 공급하는 스킴이 이용된다. 그러나 이러한 종래의 스킴은 높은 외부 전원전압(High Vcc)에서 너무 과도한 전류가 내부 전원전압으로 공급됨으로써 내부 전원전압에 오버슈팅(Over-Shooting)이 발생하여 이로 인한 반도체 메모리장치의 특성저하가 야기될 수 있다.Therefore, in general, in order to stabilize the level of the internal power supply voltage, a scheme of generating a predetermined short pulse at the time when the data of the bit line is sensed and further supplying current from the external power supply voltage to the internal power supply voltage during this pulse period is used. However, such a conventional scheme may cause overshooting of the internal power supply voltage due to excessive current being supplied from the high external power supply voltage (High Vcc) to the internal power supply voltage, thereby causing deterioration of characteristics of the semiconductor memory device. Can be.
도 1은 종래의 내부 전원전압 제어회로를 나타내는 회로도이다.1 is a circuit diagram showing a conventional internal power supply voltage control circuit.
도 1을 참조하면, 종래의 내부 전원전압 제어회로는, 내부 전원전압(VINTA)과 기준전압(VREFA)을 비교하여 내부 전원전압(VINTA)이 기준전압(VREFA)보다 낮을 때 출력신호(VINTAEB)를 활성화시키는 차동증폭 회로(11), 및 차동증폭 회로(11)의 출력신호(VINTAEB)의 활성화에 응답하여 외부 전원전압(VDDA)으로부터 내부 전원전압(VINTA)으로 전류를 공급하는 내부 전원전압 드라이버(13)를 구비한다.Referring to FIG. 1, the conventional internal power supply voltage control circuit compares the internal power supply voltage VINTA and the reference voltage VREFA to output an output signal VINTAEB when the internal power supply voltage VINTA is lower than the reference voltage VREFA. An internal power supply voltage driver for supplying current from the external power supply voltage VDDA to the internal power supply voltage VINTA in response to activation of the
또한 종래의 내부 전원전압 제어회로는, 제어신호(ACT)가 활성화되는 동안에 차동증폭 회로(11)의 출력신호(VINTAEB)를 풀다운 레벨로 더 낮추는 드라이빙 제어회로(15)를 더 구비한다. 제어신호(ACT)는 비트라인의 데이터가 센싱되는 시점에 활성화되는 소정의 짧은 펄스를 갖는 신호이다.The conventional internal power supply voltage control circuit further includes a
따라서 비트라인의 데이터가 센싱되는 시점에는 드라이빙 제어회로(15)에 의해 차동증폭 회로(11)의 출력신호(VINTAEB)가 풀다운 레벨로 더 낮아짐으로써 내부 전원전압 드라이버(13)가 더 강하게 턴온되어 더 많은 전류가 외부 전원전압(VDDA) 으로부터 내부 전원전압(VINTA)으로 공급된다.Therefore, when the data of the bit line is sensed, the output signal VINTAEB of the
도 2는 도 1에 도시된 종래의 내부 전원전압 제어회로의 단점을 설명하기 위한 신호 파형도이다. 도 2에서 WL은 반도체 메모리장치 내의 소정의 메모리셀에 연결되는 워드라인을 나타내고 BL/BLB는 메모리셀에 연결되는 비트라인 및 상보 비트라인을 나타낸다. PS는 반도체 메모리장치 내의 감지증폭기를 인에이블시키는 인에이블 신호를 나타내고 ACT는 상기 드라이빙 제어회로(15)를 제어하는 제어신호를 나타낸다. VINTAEB는 상기 차동증폭 회로(11)의 출력신호를 나타낸다.FIG. 2 is a signal waveform diagram illustrating a disadvantage of the conventional internal power supply voltage control circuit shown in FIG. 1. In FIG. 2, WL represents a word line connected to a predetermined memory cell in a semiconductor memory device, and BL / BLB represents a bit line and a complementary bit line connected to a memory cell. PS represents an enable signal for enabling the sense amplifier in the semiconductor memory device, and ACT represents a control signal for controlling the
도 2에 도시된 파형도에서와 같이 상기 종래의 내부 전원전압 제어회로에서는, 제어신호(ACT)가 논리"로우"로 디스에이블된 후 차동증폭 회로(11)의 출력신호(VINTAEB)가 외부 전원전압(VDDA) 레벨로 다시 올라가게 된다. 그런데 이때 차동증폭 회로(11)의 응답시간이 느리기 때문에 출력신호(VINTAEB)가 느리게 외부 전원전압(VDDA) 레벨로 올라가게 된다. 즉 출력신호(VINTAEB)가 영역(B)에서와 같이 오래동안 낮은 레벨로 유지된다.In the conventional internal power supply voltage control circuit as shown in the waveform diagram shown in Fig. 2, after the control signal ACT is disabled to a logic " low ", the output signal VINTAEB of the
이로 인하여 비트라인 센싱이 끝난 뒤에도 내부 전원전압 드라이버(13)를 통해 과도한 전류가 내부 전원전압(VINTA)으로 공급됨으로써 내부 전원전압(VINTA)에 오버슈팅(Over-Shooting)이 발생할 수 있으며 이로 인해 반도체 메모리장치의 특성저하가 야기될 수 있다.As a result, after the bit line sensing is completed, excessive current is supplied to the internal power supply voltage VINTA through the internal
따라서 본 발명이 이루고자하는 기술적 과제는, 내부 전원전압에 오버슈팅이 발생하는 것을 방지하고 또한 외부 전원전압으로부터 내부 전원전압으로 공급되는 전류량을 용이하게 조절할 수 있는 반도체 메모리장치의 내부 전원전압 제어회로를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an internal power supply voltage control circuit of a semiconductor memory device capable of preventing overshooting of an internal power supply voltage and easily adjusting the amount of current supplied from the external power supply voltage to the internal power supply voltage. To provide.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리장치의 내부 전원전압 제어회로는, 제1내부 전원전압 드라이버를 구비하고, 내부 전원전압과 기준전압을 비교하여 상기 내부 전원전압이 상기 기준전압보다 낮을 때 상기 제1내부 전원전압 드라이버를 턴온시켜 외부 전원전압으로부터 상기 내부 전원전압으로 전류를 공급하여 상기 내부 전원전압의 레벨을 유지하는 내부 전원전압 구동회로; 및 상기 제1내부 전원전압 드라이버와 다른 별도의 제2내부 전원전압 드라이버를 구비하고, 제어신호가 활성화되는 동안에만 상기 제2내부 전원전압 드라이버를 턴온시켜 상기 외부 전원전압으로부터 상기 내부 전원전압으로 전류를 공급하는 오버 드라이빙 제어회로를 구비하는 것을 특징으로 한다.An internal power supply voltage control circuit of a semiconductor memory device according to the present invention for achieving the technical problem includes a first internal power supply voltage driver, and compares the internal power supply voltage with a reference voltage so that the internal power supply voltage is higher than the reference voltage. An internal power supply voltage driving circuit for turning on the first internal power supply driver to supply a current from an external power supply voltage to the internal power supply voltage to maintain a level of the internal power supply voltage when the power supply is low; And a second internal power voltage driver that is separate from the first internal power voltage driver, and turns on the second internal power voltage driver only while a control signal is activated to generate a current from the external power voltage to the internal power voltage. It characterized in that it comprises an over-driving control circuit for supplying the.
상기 제어신호는 상기 반도체 메모리장치 내의 감지증폭기가 인에이블되는 시점과 동기되어 인에이블된다.The control signal is enabled in synchronization with the point in time at which the sense amplifier in the semiconductor memory device is enabled.
상기 내부 전원전압 구동회로는, 상기 내부 전원전압과 상기 기준전압을 비교하여 상기 내부 전원전압이 상기 기준전압보다 낮을 때 출력신호를 활성화시키는 차동증폭 회로, 및 상기 차동증폭 회로의 출력신호의 활성화에 응답하여 상기 외부 전원전압으로부터 상기 내부 전원전압으로 전류를 공급하는 제1내부 전원전압 드라이버를 구비한다.The internal power supply voltage driving circuit may include a differential amplifier circuit for activating an output signal when the internal power supply voltage is lower than the reference voltage by comparing the internal power supply voltage with the reference voltage, and activating an output signal of the differential amplifier circuit. And in response, supply a current from the external power supply voltage to the internal power supply voltage.
상기 오버 드라이빙 제어회로는, 상기 제어신호의 활성화 동안 상기 외부 전 원전압을 분배(devide)하여 구동신호를 발생하는 전압 분배기(voltage divider); 상기 구동신호에 응답하여 상기 외부 전원전압으로부터 상기 내부 전원전압으로 전류를 공급하는 제2내부 전원전압 드라이버; 및 상기 제어신호의 비활성화 동안 상기 제2내부 전원전압 드라이버를 턴오프시키는 제어회로를 구비한다.The overdriving control circuit may include: a voltage divider configured to divide the external power voltage during activation of the control signal to generate a drive signal; A second internal power supply voltage driver supplying current from the external power supply voltage to the internal power supply voltage in response to the driving signal; And a control circuit for turning off the second internal power supply voltage driver during deactivation of the control signal.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 3은 본 발명의 일실시예에 따른 내부 전원전압 제어회로를 나타내는 회로도이다.3 is a circuit diagram illustrating an internal power supply voltage control circuit according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 일실시예에 따른 내부 전원전압 제어회로는 내부 전원전압 구동회로(31) 및 오버 드라이빙(Over driving) 제어회로(33)를 구비한다. 특히 내부 전원전압 구동회로(31) 및 오버 드라이빙 제어회로(33)는 각각 별도의 내부 전원전압 드라이버를 구비한다. 즉 내부 전원전압 구동회로(31)는 제1내부 전원전압 드라이버(313)를 구비하고 오버 드라이빙 제어회로(33)는 제2내부 전원전압 드라이버(333)를 구비한다.Referring to FIG. 3, an internal power supply voltage control circuit according to an embodiment of the present invention includes an internal power supply
내부 전원전압 구동회로(31)는 내부 전원전압(VINTA)과 기준전압(VREFA)을 비교하여 내부 전원전압(VINTA)이 기준전압(VREFA)보다 낮을 때 제1내부 전원전압 드라이버(313)를 턴온시켜 외부 전원전압(VDDA)으로부터 내부 전원전압(VINTA)으로 전류를 공급하여 내부 전원전압(VINTA)의 레벨을 유지시킨다.The internal power supply
오버 드라이빙 제어회로(33)는 제어신호(ACT)가 활성화되는 동안에만 제2내부 전원전압 드라이버(333)를 턴온시켜 외부 전원전압(VDDA)으로부터 내부 전원전압(VINTA)으로 전류를 공급한다. 제어신호(ACT)는 반도체 메모리장치 내의 감지증폭기들이 인에이블되는 시점과 동기되어 인에이블되는 신호이다.The
좀더 상세하게는, 내부 전원전압 구동회로(31)는 차동증폭 회로(311)와 제1내부 전원전압 드라이버(313)를 구비한다. 차동증폭 회로(311)는 내부 전원전압(VINTA)과 기준전압(VREFA)을 비교하여 내부 전원전압(VINTA)이 기준전압(VREFA)보다 낮을 때 출력신호(VINTAEB)를 활성화시킨다. 제1내부 전원전압 드라이버(313)는 차동증폭 회로(311)의 출력신호(VINTAEB)의 활성화에 응답하여 외부 전원전압(VDDA)으로부터 내부 전원전압(VINTA)으로 전류를 공급한다.More specifically, the internal power supply
차동증폭 회로(311)는 통상적인 회로로서 피모스 트랜지스터들(P1,P2)과 엔모스 트랜지스터들(N1-N3)를 포함하여 구성된다. 제1내부 전원전압 드라이버(313)는 피모스 트랜지스터(P3)로 구성된다.The
오버 드라이빙 제어회로(33)는 전압 분배기(voltage divider)(331), 제2내부 전원전압 드라이버(333), 및 제어회로(335)를 구비한다. 전압 분배기(331)는 제어신호(ACT)의 활성화 동안 외부 전원전압(VDDA)을 분배(devide)하여 구동신호(DRV)를 발생한다. 제2내부 전원전압 드라이버(333)는 구동신호(DRV)에 응답하여 외부 전원전압(VDDA)으로부터 내부 전원전압(VINTA)으로 전류를 공급한다. 제어회로(335)는 제어신호(ACT)의 비활성화 동안 구동신호(DRV)를 외부 전원전압(VDDA) 레벨로 풀업시킴으로써 제2내부 전원전압 드라이버(333)를 턴오프시킨다.The
전압 분배기(331)는 피모스 트랜지스터들(P4-P8)과 엔모스 트랜지스터들(N4,N5), 및 저항들(R1-R3)를 포함하여 구성된다. 제2내부 전원전압 드라이버(333)는 피모스 트랜지스터(P10)로 구성되고 제어회로(335)도 피모스 트랜지스터(P9)로 구성된다.The
이상에서와 같이 본 발명에 따른 내부 전원전압 제어회로에서는 내부 전원전압 구동회로(31)와 오버 드라이빙 제어회로(33)가 각각 별도의 내부 전원전압 드라이버를 구비한다. 따라서 제어신호(ACT)가 논리"로우"로 디스에이블된 후에는 즉 비트라인 센싱이 끝난 뒤에는 오버 드라이빙 제어회로(33) 내의 제어회로(335)에 의해 구동신호(DRV)가 빠르게 외부 전원전압(VDDA) 레벨로 올라가게 된다. 즉 구동신호(DRV)가 짧은 시간동안에만 낮은 레벨로 유지된다.As described above, in the internal power supply voltage control circuit according to the present invention, the internal power supply
그 결과 비트라인 센싱이 끝난 뒤에는 제2내부 전원전압 드라이버(333)를 통해 과도하지 않은 적절한 전류가 내부 전원전압(VINTA)으로 공급됨으로써 내부 전원전압(VINTA)에 오버슈팅(Over-Shooting)이 발생하지 않게 된다. 또한 제2내부 전원전압 드라이버(333)를 통해 외부 전원전압(VDDA)으로부터 내부 전원전압(VINTA)으로 공급되는 전류량이 전압 분배기(331)에 의해 용이하게 조절될 수 있다.As a result, after bit line sensing is completed, an appropriate current that is not excessive is supplied to the internal power supply voltage VINTA through the second internal
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한 정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiment has been disclosed in the drawings and specification above. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the definitions or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 바와 같이 본 발명에 따른 내부 전원전압 제어회로는, 내부 전원전압에 오버슈팅이 발생하는 것을 방지하고 또한 외부 전원전압으로부터 내부 전원전압으로 공급되는 전류량을 용이하게 조절할 수 있는 장점이 있다.As described above, the internal power supply voltage control circuit according to the present invention has an advantage of preventing overshooting of the internal power supply voltage and easily adjusting the amount of current supplied from the external power supply voltage to the internal power supply voltage.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030077337A KR100564583B1 (en) | 2003-11-03 | 2003-11-03 | Internal power supply voltage control circuit including over-driving control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030077337A KR100564583B1 (en) | 2003-11-03 | 2003-11-03 | Internal power supply voltage control circuit including over-driving control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050042403A KR20050042403A (en) | 2005-05-09 |
KR100564583B1 true KR100564583B1 (en) | 2006-03-29 |
Family
ID=37243421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030077337A KR100564583B1 (en) | 2003-11-03 | 2003-11-03 | Internal power supply voltage control circuit including over-driving control circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100564583B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7158423B2 (en) * | 2004-06-22 | 2007-01-02 | Samsung ′Electronics Co., Ltd. | Semiconductor memory device and array internal power voltage generating method thereof |
KR100596429B1 (en) * | 2004-07-26 | 2006-07-06 | 주식회사 하이닉스반도체 | Internal voltage generator |
KR101442174B1 (en) * | 2008-02-15 | 2014-09-18 | 삼성전자주식회사 | Semiconductor memory device and internal voltage generating method of the semiconductor memory device |
-
2003
- 2003-11-03 KR KR1020030077337A patent/KR100564583B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050042403A (en) | 2005-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4546333B2 (en) | Memory device and operation method thereof | |
US7450448B2 (en) | Semiconductor memory device | |
US8619463B2 (en) | Adaptive write bit line and word line adjusting mechanism for memory | |
US7567469B2 (en) | Over driving pulse generator | |
US7852129B2 (en) | Power up signal generation circuit and method for generating power up signal | |
KR100567916B1 (en) | Apparatus and method for supplying power in a semiconductor memory device | |
US9373364B2 (en) | Semiconductor memory and method of operating semiconductor memory | |
JP4405271B2 (en) | Main word line driver circuit of semiconductor memory device supplied with negative voltage | |
KR0158111B1 (en) | Sense amplifier control circuit | |
US6704237B2 (en) | Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating | |
KR20150137250A (en) | Semiconductor device and semiconductor system using the same | |
KR100513403B1 (en) | Non-volatile semiconductor memory apparatus having speed sense amplifier | |
US20110241769A1 (en) | Internal voltage generator of semiconductor integrated circuit | |
KR100564583B1 (en) | Internal power supply voltage control circuit including over-driving control circuit | |
US7876635B2 (en) | Sense amplifier driving control circuit and method | |
JP3869690B2 (en) | Internal voltage level control circuit, semiconductor memory device, and control method thereof | |
KR100518230B1 (en) | A driving voltage driver for sense amplifier of memory device | |
KR20150072041A (en) | Word line driving circuit | |
KR100762881B1 (en) | A circuit of sense amplifier | |
KR20070097804A (en) | A circuit of sense amplifier | |
KR20160115484A (en) | Power driving device and semiconductor device including the same | |
US7012840B2 (en) | Semiconductor memory device having voltage driving circuit | |
KR20070002693A (en) | Regulator of bit line precharge voltage and semiconductor memory device with the same | |
KR101163045B1 (en) | Word-line Driving Circuit and a Method thereof | |
KR100668497B1 (en) | A semiconductor memory apparatus having a bit-line senser amplifier driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |