KR20070097804A - A circuit of sense amplifier - Google Patents

A circuit of sense amplifier Download PDF

Info

Publication number
KR20070097804A
KR20070097804A KR1020060028530A KR20060028530A KR20070097804A KR 20070097804 A KR20070097804 A KR 20070097804A KR 1020060028530 A KR1020060028530 A KR 1020060028530A KR 20060028530 A KR20060028530 A KR 20060028530A KR 20070097804 A KR20070097804 A KR 20070097804A
Authority
KR
South Korea
Prior art keywords
voltage
sense amplifier
pull
control signal
pullup
Prior art date
Application number
KR1020060028530A
Other languages
Korean (ko)
Inventor
김홍진
장명식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060028530A priority Critical patent/KR20070097804A/en
Publication of KR20070097804A publication Critical patent/KR20070097804A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

A sense amplifier circuit is provided to improve data recognition rate by improving the time of discharging a pullup voltage to an internal voltage by comparing the pullup voltage with a reference voltage during the period where an over drive control signal is enabled and controlling the supply of an over drive voltage. A sense amplifier circuit senses and amplifies data of a bit line by receiving a pullup voltage and a pulldown voltage from a sense amplifier driving part(200) by a first, a second pullup control signal and a pulldown control signal. According to the sense amplifier driving part, a pullup control part(250) outputs a comparison signal by comparing a reference voltage with a pullup voltage applied to a sense amplifier while the first pullup control signal is enabled. A pullup part(220) applies an over drive voltage and a first voltage to the sense amplifier in response to the comparison signal during the period where the first pullup control signal is enabled, and applies an internal voltage to the sense amplifier during the period where the second pullup control signal is enabled. A pulldown part(240) applies a ground voltage to the sense amplifier while the pulldown control signal is enabled.

Description

센스앰프 회로{A circuit of sense amplifier}A circuit of sense amplifier

도 1은 종래의 오버드라이빙 센스앰프 회로도.1 is a circuit diagram of a conventional overdriving sense amplifier.

도 2는 도 1의 제어신호와 관련된 풀업 전압 파형도.2 is a pull-up voltage waveform associated with the control signal of FIG.

도 3은 본 발명의 실시예에 따른 센스앰프 회로도.3 is a sense amplifier circuit diagram according to an embodiment of the present invention.

도 4는 도 3의 제어신호와 관련된 풀업 전압 파형도.4 is a pull-up voltage waveform diagram associated with the control signal of FIG.

본 발명은 센스앰프 회로에 관한 것으로, 더욱 상세하게는 오버드라이브 제어신호가 활성화되는 구간 동안, 풀업 전압과 기준 전압을 비교하여 오버드라이브 전압의 공급을 제어함으로써 풀업 전압을 내부전압으로 디스챠지시키는 시간을 개선하여 데이터 인식률을 향상시키는 센스앰프에 관한 것이다. The present invention relates to a sense amplifier circuit. More particularly, the time for discharging the pull-up voltage to the internal voltage by controlling the supply of the overdrive voltage by comparing the pull-up voltage and the reference voltage during the period during which the overdrive control signal is activated. It relates to a sense amplifier for improving the data recognition rate by improving the.

도 1은 종래의 오버드라빙 센스앰프 회로이다. 1 is a conventional overdriving sense amplifier circuit.

도 1의 오버드라이빙 센스앰프 회로는, 비트라인(미도시)에 실린 데이터를 센싱 및 증폭하는 센스앰프(10)와, 풀업 전압을 인가하는 풀업부(22)와 풀다운 전압을 인가하는 풀다운부(24)를 구비하고 센스앰프로 풀업과 풀다운 전압을 인가하는 센스앰프 구동부(20)와, 센스앰프 구동부를 제어하기 위한 제 1, 제 2 피모스 제어신호(SAP1, SAP2) 및 엔모스 제어신호(SAN)를 발생하는 제어신호 발생부(미도시)를 포함하여 구성된다.The overdriving sense amplifier circuit of FIG. 1 includes a sense amplifier 10 for sensing and amplifying data carried on a bit line, a pull-up unit 22 for applying a pull-up voltage, and a pull-down unit for applying a pull-down voltage ( A sense amplifier driver 20 for applying a pull-up and pull-down voltage to the sense amplifier, first and second PMOS control signals SAP1 and SAP2 for controlling the sense amplifier driver, and an NMOS control signal And a control signal generator (not shown) for generating a SAN.

여기서, 센스앰프 구동부(20)는 제 1 및 제 2 풀업 드라이버로 PMOS 트랜지스터(P3, P4)를 사용한다. 이는 풀다운 드라이버로 사용되는 NMOS 트랜지스터(N3)에 비해 동작 속도가 느리다. 따라서, 이를 보완하기 위해 풀업 전압으로 오버드라이브 전압(VDD)과 내부전압(VCORE)을 순차적으로 인가한다Here, the sense amplifier driver 20 uses PMOS transistors P3 and P4 as first and second pull-up drivers. This is slower than the NMOS transistor (N3) used as a pull-down driver. Therefore, to compensate for this, the overdrive voltage VDD and the internal voltage VCORE are sequentially applied as pull-up voltages.

도 2는 도 1의 제어신호와 관련된 풀업 전압 파형도이다. FIG. 2 is a pull-up voltage waveform diagram related to the control signal of FIG. 1.

도 2를 참조하여 오버드라이빙 센스앰프의 동작을 살펴보면, 센스앰프 인에이블 신호가 활성화되면, 제어신호 발생부(미도시)는 제 1, 제 2 피모스 제어신호(SAP1, SAP2) 및 엔모스 제어신호(SAN)를 생성하여 센스앰프 구동부(20)로 인가한다. Referring to FIG. 2, the operation of the overdriving sense amplifier is performed. When the sense amplifier enable signal is activated, the control signal generator (not shown) controls the first and second PMOS control signals SAP1 and SAP2 and the NMOS control. The signal SAN is generated and applied to the sense amplifier driver 20.

여기서, 제 1 피모스 제어신호(SAP1)가 제 2 피모스 제어신호(SAP2)보다 앞서 인에이블되고, 제 1 피모스 제어신호(SAP1)가 디스에이블되는 시점에서 제 2 피모스 제어신호(SAP2)와 엔모스 신호(SAN)가 인에이블된다.Here, the first PMOS control signal SAP1 is enabled before the second PMOS control signal SAP2, and the second PMOS control signal SAP2 is disabled when the first PMOS control signal SAP1 is disabled. ) And the NMOS signal SAN are enabled.

따라서, 제 1 피모스 제어신호(SAP1)가 인에이블되는 일정구간 동안 제 1 풀업 드라이버 PMOS 트랜지스터(P3)가 턴온되어 노드 A로 오버드라이브 전압(VDD)을 전달한다. 그 결과, 풀업 전압, 즉 노드 A의 전압이 오버드라이브 전압(VDD)까지 상승하게 된다.Therefore, the first pull-up driver PMOS transistor P3 is turned on to transmit the overdrive voltage VDD to the node A during a predetermined period during which the first PMOS control signal SAP1 is enabled. As a result, the pullup voltage, that is, the voltage at node A, rises to the overdrive voltage VDD.

이어서, 제 1 피모스 제어신호(SAP1)가 디스에이블되고, 제 2 피모스 제어신호(SAP2)가 인에이블되면 제 2 풀업 드라이버 PMOS 트랜지스터(P4)가 턴온되어 노 드 A로 내부전압(VCORE)을 전달한다. Subsequently, when the first PMOS control signal SAP1 is disabled and the second PMOS control signal SAP2 is enabled, the second pull-up driver PMOS transistor P4 is turned on to the internal voltage VCORE to node A. To pass.

이때, 엔모스 제어신호(SAN)가 인에이블 되어 풀다운 드라이버 NMOS 트랜지스터(N3)가 턴온되어 센스앰프(10)로 접지 전압(VSS)이 전달된다.At this time, the NMOS control signal SAN is enabled, the pull-down driver NMOS transistor N3 is turned on, and the ground voltage VSS is transmitted to the sense amplifier 10.

이에 따라, 센스앰프(10)는 비트라인에 실린 데이터를 센싱 및 증폭한다. Accordingly, the sense amplifier 10 senses and amplifies data carried on the bit line.

그러나, 종래의 오버드라이빙 센스앰프 회로는, 제 1 피모스 제어신호(SAP1)가 활성화되는 일정한 시간 동안 계속하여 오버드라이브 전압(VDD)을 공급함으로 노드 A의 전압이 내부전압(VCORE)보다 높아지게 된다. 따라서, 노드 A의 전압을 내부전압(VCORE)으로 내리기 위해 디스챠지 회로와 디스챠지 시간이 요구된다.However, in the conventional overdriving sense amplifier circuit, the voltage of the node A becomes higher than the internal voltage VCORE by continuously supplying the overdrive voltage VDD for a predetermined time when the first PMOS control signal SAP1 is activated. . Therefore, the discharge circuit and the discharge time are required to lower the voltage of the node A to the internal voltage VCORE.

그 결과, 과전류로 인한 전류 소모와 제품의 면적 증가 및 디스챠지 속도에 따른 데이터(예를 들면, 특히, 데이터 '0')의 인식률이 저하되는 문제점이 있었다.As a result, there is a problem that the recognition rate of the data (for example, data '0') according to the current consumption due to the overcurrent, the area of the product increases, and the discharge speed is lowered.

따라서, 본 발명의 목적은 오버드라이브 제어신호가 활성화되는 구간에 풀업 전압과 기준 전압을 비교하여 오버드라이브 전압의 공급을 제어함으로써 풀업 전압을 내부전압으로 디스챠지 시키는 시간을 개선하여 데이터 인식률을 향상시키는 센스앰프를 제공하는 데 있다. Accordingly, an object of the present invention is to improve the data recognition rate by improving the time for discharging the pull-up voltage to the internal voltage by controlling the supply of the overdrive voltage by comparing the pull-up voltage and the reference voltage in the period in which the overdrive control signal is activated. To provide a sense amplifier.

상기와 같은 목적을 달성하기 위하여, 제 1, 제 2 풀업 제어신호와 풀다운 제어신호에 의해 센스앰프 구동부로부터 풀업 및 풀다운 전압을 공급받아 비트라인의 데이터를 센싱 및 증폭하는 센스앰프 회로에 있어서, 상기 센스앰프 구동부는 상기 제 1 풀업 제어신호가 활성화되는 구간 동안 상기 센스앰프로 인가되는 풀업 전압과 기준 전압을 비교하여 비교 신호를 출력하는 풀업 제어부와, 상기 제 1 풀업 제어신호가 활성화되는 구간 동안 상기 비교 신호에 응답하여 상기 센스앰프로 오버드라이브 전압과 제 1 전압을 순차적으로 인가하고, 상기 제 2 풀업 제어신호가 활성화되는 구간 동안 내부 전압을 상기 센스앰프로 인가하는 풀업부, 및 상기 풀다운 제어신호가 활성화되는 동안 상기 센스앰프로 접지 전압을 인가하는 풀다운부를 구비하는 것을 특징으로 한다.In order to achieve the above object, in the sense amplifier circuit for sensing and amplifying the data of the bit line by receiving the pull-up and pull-down voltage from the sense amplifier driver by the first and second pull-up control signal and the pull-down control signal, The sense amplifier driver may include a pull-up control unit configured to output a comparison signal by comparing a pull-up voltage applied to the sense amplifier with a reference voltage during a period in which the first pull-up control signal is activated, and during the period in which the first pull-up control signal is activated. A pull-up unit configured to sequentially apply an overdrive voltage and a first voltage to the sense amplifier in response to a comparison signal, and apply an internal voltage to the sense amplifier during a period in which the second pull-up control signal is activated; and the pull-down control signal And a pull-down section for applying a ground voltage to the sense amplifier while the circuit is activated. Gong.

여기서, 상기 기준 전압은 내부 전압임을 특징으로 한다.Here, the reference voltage is characterized in that the internal voltage.

그리고, 상기 제 1 전압은 상기 오버드라이브 전압보다 낮은 전압임을 특징으로 한다.The first voltage may be a voltage lower than the overdrive voltage.

상기 풀업부는, 상기 오버드라이브 전압과 상기 제 1 전압을 구비하고 상기 비교 신호에 상응하여 상기 오버드라이브 전압과 상기 제 1 전압을 선택하는 스위치를 포함하는 오버드라이브 전압부와, 상기 제 1 풀업 제어신호에 의해 도통되어 상기 센스앰프로 상기 오버드라이브 전압부의 전압을 전달하는 제 1 PMOS 트랜지스터, 및 상기 제 2 풀업 제어신호에 의해 도통되어 상기 센스앰프로 상기 내부전압을 전달하는 제 2 PMOS 트랜지스터를 포함하는 것을 특징으로 한다.The pull up unit includes an overdrive voltage unit including the overdrive voltage and the first voltage and a switch configured to select the overdrive voltage and the first voltage according to the comparison signal, and the first pullup control signal. A first PMOS transistor connected to the sense amplifier to transfer the voltage of the overdrive voltage unit to the sense amplifier, and a second PMOS transistor connected to the sense amplifier and transferring the internal voltage to the sense amplifier; It is characterized by.

상기 오버드라이브 전압부는 상기 오버드라이브 전압을 상기 제 1 전압보다 앞서 상기 센스앰프로 공급하는 것을 특징으로 한다.The overdrive voltage unit is configured to supply the overdrive voltage to the sense amplifier before the first voltage.

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상술하기로 한다. 동일한 부재에 대하여 가능한 한 동일한 번호를 부여하였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same number was given to the same member as much as possible.

도 3은 본 발명의 실시예에 따른 센스앰프 회로이다.3 is a sense amplifier circuit according to an embodiment of the present invention.

도 3의 센스앰프 회로는, 비트라인(미도시)에 실린 데이터를 센싱 및 증폭하는 센스앰프(100)와, 풀업 전압을 인가하는 풀업부(220)와 풀다운 전압을 인가하는 풀다운부(240) 및 풀업 전압과 기준 전압을 비교하여 풀업부를 제어하는 풀업 제어부(250)를 구비하고, 센스앰프로 풀업과 풀다운 전압을 인가하는 센스앰프 구동부(200)와, 센스앰프 구동부를 제어하기 위한 제 1, 제 2 피모스 제어신호(SAP1, SAP2) 및 엔모스 제어신호(SAN)를 발생하는 제어신호 발생부(미도시)를 포함하여 구성된다.The sense amplifier circuit of FIG. 3 includes a sense amplifier 100 for sensing and amplifying data carried on a bit line, a pull-up unit 220 for applying a pull-up voltage, and a pull-down unit 240 for applying a pull-down voltage. And a pull-up control unit 250 which controls the pull-up unit by comparing the pull-up voltage and the reference voltage, and includes a sense amplifier driver 200 for applying a pull-up and pull-down voltage as a sense amplifier, and a first and second control unit for controlling the sense amplifier driver. And a control signal generator (not shown) for generating the second PMOS control signals SAP1 and SAP2 and the NMOS control signal SAN.

여기서, 센스앰프(100)는 종래의 센스앰프와 동일하게 2개의 PMOS 트랜지스터(P1, P2)와 2개의 NMOS 트랜지스터(N1, N2)로 이루어진 전형적인 래치형 센스앰프이다.Here, the sense amplifier 100 is a typical latch type sense amplifier composed of two PMOS transistors P1 and P2 and two NMOS transistors N1 and N2 in the same manner as the conventional sense amplifier.

그리고, 센스앰프 구동부(200)는 풀업부(220), 풀다운부(240), 및 풀업 제어부(250)를 포함하여 구성된다.The sense amplifier driver 200 includes a pull-up unit 220, a pull-down unit 240, and a pull-up control unit 250.

여기서, 풀업부(220)는 오버드라이브 전압(VDD)과 이보다 낮은 제 1 전압 및 이를 선택하는 스위치(SW)를 포함하는 오버드라이브 전압부(222)와, 센스앰프(100)로 풀업 전압을 인가하는 노드 B 사이에 연결되고 게이트로 인가되는 제 1 피모스 제어신호(SAP1)에 의해 도통되어 센스앰프로 오버드라이브 전압(VDD)과 제 1 전압(VDD1)을 순차적으로 전달하는 제 1 PMOS 트랜지스터(P5)와, 내부전압(VCORE)과 노드 B 사이에 연결되고 게이트로 인가되는 제 2 피모스 제어신호(SAP2)에 의해 도통되어 센스앰프로 내부전압(VCORE)을 전달하는 제 2 PMOS 트랜지스터(P6)를 포함한다.Here, the pull-up unit 220 applies the pull-up voltage to the overdrive voltage unit 222 including the overdrive voltage VDD, a lower first voltage and a switch SW for selecting the pull-up unit 220, and a sense amplifier 100. A first PMOS transistor connected between the node Bs and connected by a first PMOS control signal SAP1 applied to a gate to sequentially transfer an overdrive voltage VDD and a first voltage VDD1 to a sense amplifier ( P2 and a second PMOS transistor P6 which is connected between the internal voltage VCORE and the node B and is connected by the second PMOS control signal SAP2 applied to the gate to transfer the internal voltage VCORE to the sense amplifier. ).

그리고, 풀다운부(240)는 접지 전압(VSS)과 센스앰프(100) 사이에 연결되어 게이트로 인가되는 엔모스 제어신호(SAN)에 의해 도통되어 센스앰프로 접지 전압(VSS)을 전달하는 NMOS 트랜지스터(N5)를 구비한다.In addition, the pull-down unit 240 is connected between the ground voltage VSS and the sense amplifier 100 and is connected by the NMOS control signal SAN applied to the gate to transfer the ground voltage VSS to the sense amplifier. A transistor N5 is provided.

그리고, 풀업 제어부(250)는 센스앰프(100)로 인가되는 풀업 전압 즉, 노드 B의 전압과 기준 전압(여기서는, 내부전압 VCORE를 기준 전압으로 한다.)을 비교하여 비교 전압(VOUT)을 오버드라이브 전압부(222)로 인가하는 비교기(255)를 포함한다.Then, the pull-up control unit 250 compares the pull-up voltage applied to the sense amplifier 100, that is, the voltage of the node B and the reference voltage (in this case, the internal voltage VCORE is used as the reference voltage) and exceeds the comparison voltage VOUT. The comparator 255 is applied to the drive voltage unit 222.

도 4는 도 3의 제어신호와 관련된 풀업 전압의 파형도이다. 4 is a waveform diagram of a pull-up voltage associated with the control signal of FIG. 3.

도 4를 참조하여 본 발명의 센스앰프의 동작을 살펴보면, 센스앰프 인에이블 신호가 인가되면, 제어신호 발생부(미도시)는 종래(도 2)와 동일한 파형을 갖는 제어신호들(SAP1, SAPP2, SAN)을 생성하여 센스앰프 구동부(200)로 인가한다.Looking at the operation of the sense amplifier of the present invention with reference to Figure 4, when the sense amplifier enable signal is applied, the control signal generator (not shown) is the control signal (SAP1, SAPP2) having the same waveform as the conventional (Fig. 2) SAN is generated and applied to the sense amplifier driver 200.

즉, 제 1 피모스 제어신호(SAP1)가 제 2 피모스 제어신호(SAP2)보다 앞서 인에이블되고, 제 1 피모스 제어신호(SAP1)가 디스에이블되는 시점에서 제 2 피모스 제어신호(SAP2)와 엔모스 신호(SAN)가 인에이블된다.That is, when the first PMOS control signal SAP1 is enabled before the second PMOS control signal SAP2 and the first PMOS control signal SAP1 is disabled, the second PMOS control signal SAP2 is disabled. ) And the NMOS signal SAN are enabled.

센스앰프 구동부(200)는 제 1 피모스 제어신호(SAP1)가 인에이블되면, 초기에 오버드라이브 전압(VDD)을 제 1 PMOS 트랜지스터(P5)와 연결시켜 노드 B로 오버드라이브 전압(VDD)을 전달한다. When the first PMOS control signal SAP1 is enabled, the sense amplifier driver 200 initially connects the overdrive voltage VDD with the first PMOS transistor P5 to supply the overdrive voltage VDD to the node B. To pass.

그리고, 풀업 제어부(250)는 제 1 피모스 제어신호(SAP1)가 인에이블되는 동아 계속하여 노드 B의 전압과 기준 전압(VCORE)을 비교하여 비교 전압(VOUT)을 오버드라이브 전압부(222)로 인가한다.In addition, the pull-up controller 250 compares the voltage of the node B with the reference voltage VCORE while the first PMOS control signal SAP1 is enabled, and compares the comparison voltage VOUT with the overdrive voltage unit 222. Is applied.

노드 B의 전압이 기준 전압(VCORE)보다 작은 경우, 오버드라이브 전압부(222)는 비교 전압(VOUT)에 의해 오버드라이브 전압(VDD)과 연결된 스위치(SW 상태를 유지시켜 노드 B로 계속하여 오버드라이브 전압(VDD)을 공급한다.  When the voltage of the node B is smaller than the reference voltage VCORE, the overdrive voltage unit 222 continues to overwrite the node B by maintaining the switch (SW state) connected to the overdrive voltage VDD by the comparison voltage VOUT. Supply the drive voltage VDD.

반면, 노느 B의 전압이 기준 전압(VCORE)보다 작은 경우, 오버드라이브 전압부(222)는 비교 전압(VOUT)에 의해 제 1 전압(VDD1)으로 스위치(SW)를 연결하여 노드 B로 제 1 전압(VDD1)을 공급한다.On the other hand, when the voltage of the node B is less than the reference voltage VCORE, the overdrive voltage unit 222 connects the switch SW to the first voltage VDD1 by the comparison voltage VOUT, and the first node to the node B. Supply voltage VDD1.

따라서, 제 1 피모스 제어신호(SAP1)가 인에이블되는 동안 노드 B는 최대 제 1 전압(VDD1)까지 상승한다. Therefore, while the first PMOS control signal SAP1 is enabled, the node B increases up to the first voltage VDD1.

이어서, 제 1 피모스 제어신호(SAP1)가 디스에이블되고, 제 2 피모스 제어신호(SAP2)가 인에이블되면 제 2 PMOS 트랜지스터(P6)가 턴온되어 노드 B로 내부전압(VCORE)이 공급된다. Subsequently, when the first PMOS control signal SAP1 is disabled and the second PMOS control signal SAP2 is enabled, the second PMOS transistor P6 is turned on to supply the internal voltage VCORE to the node B. .

이때, 엔모스 제어신호(SAN)가 인에이블되어 풀다운 드라이버 NMOS 트랜지스터(N5)가 턴온되어 센스앰프(100)로 접지 전압(VSS)이 전달된다.At this time, the NMOS control signal SAN is enabled, the pull-down driver NMOS transistor N5 is turned on, and the ground voltage VSS is transmitted to the sense amplifier 100.

이에 따라, 센스앰프(100)는 비트라인에 실린 데이터를 센싱 및 증폭한다. Accordingly, the sense amplifier 100 senses and amplifies data carried on the bit line.

이와 같이, 센스앰프 구동부(200)는 제 1 피모스 제어신호(SAP1)가 인에이블되는 구간 동안 계속하여 풀업 전압과 기준 전압을 비교하여 오버드라이브 전압(VDD)의 공급을 제어함으로써 풀업 전압이 오버드라이브 전압(VDD)까지 상승하는 것을 방지한다. 그 결과, 풀업 전압을 내부전압(VCORE)으로 디스챠지 시키는 시간을 개선하여 데이터 인식률을 향상시키는 효과가 있다. As described above, the sense amplifier driver 200 continuously compares the pull-up voltage and the reference voltage to control the supply of the overdrive voltage VDD during the period in which the first PMOS control signal SAP1 is enabled so that the pull-up voltage is over. It prevents the drive voltage VDD from rising. As a result, the data recognition rate is improved by improving the time for discharging the pull-up voltage to the internal voltage VCORE.

따라서, 본 발명에 의하면, 오버드라이브 제어신호가 활성화되는 구간 동안 풀업 전압과 기준 전압을 비교하여 오버드라이브 전압의 공급을 제어함으로써 풀업 전압을 내부전압으로 디스챠지시키는 시간을 개선하여 데이터 인식률을 향상시키는 센스앰프를 제공하는 효과가 있다. Therefore, according to the present invention, by comparing the pull-up voltage and the reference voltage during the period in which the overdrive control signal is activated, controlling the supply of the overdrive voltage to improve the time for discharging the pull-up voltage to the internal voltage to improve the data recognition rate. It is effective to provide a sense amplifier.

Claims (5)

제 1, 제 2 풀업 제어신호와 풀다운 제어신호에 의해 센스앰프 구동부로부터 풀업 및 풀다운 전압을 공급받아 비트라인의 데이터를 센싱 및 증폭하는 센스앰프 회로에 있어서, A sense amplifier circuit for sensing and amplifying data of a bit line by receiving pull-up and pull-down voltages from a sense amplifier driver based on first and second pull-up control signals and pull-down control signals, 상기 센스앰프 구동부는 상기 제 1 풀업 제어신호가 활성화되는 구간 동안 상기 센스앰프로 인가되는 풀업 전압과 기준 전압을 비교하여 비교 신호를 출력하는 풀업 제어부;The sense amplifier driver may include: a pull-up controller configured to output a comparison signal by comparing a pull-up voltage applied to the sense amplifier with a reference voltage during a period in which the first pull-up control signal is activated; 상기 제 1 풀업 제어신호가 활성화되는 구간 동안 상기 비교 신호에 응답하여 상기 센스앰프로 오버드라이브 전압과 제 1 전압을 순차적으로 인가하고, 상기 제 2 풀업 제어신호가 활성화되는 구간 동안 내부 전압을 상기 센스앰프로 인가하는 풀업부; 및An overdrive voltage and a first voltage are sequentially applied to the sense amplifier in response to the comparison signal during the period in which the first pull-up control signal is activated, and the internal voltage is sensed during the period in which the second pull-up control signal is activated. A pull-up unit applied to the amplifier; And 상기 풀다운 제어신호가 활성화되는 동안 상기 센스앰프로 접지 전압을 인가하는 풀다운부;A pull-down unit configured to apply a ground voltage to the sense amplifier while the pull-down control signal is activated; 를 구비하는 것을 특징으로 하는 센스앰프 회로. A sense amplifier circuit comprising: a. 제 1 항에 있어서,The method of claim 1, 상기 기준 전압은 내부 전압임을 특징으로 하는 센스앰프 회로.And the reference voltage is an internal voltage. 제 1 항에 있어서,The method of claim 1, 상기 제 1 전압은 상기 오버드라이브 전압보다 낮은 전압임을 특징으로 하는 센스앰프 회로.And the first voltage is lower than the overdrive voltage. 제 1 항에 있어서,The method of claim 1, 상기 풀업부는, 상기 오버드라이브 전압과 상기 제 1 전압을 구비하고 상기 비교 신호에 상응하여 상기 오버드라이브 전압과 상기 제 1 전압을 선택하는 스위치를 포함하는 오버드라이브 전압부;The pull-up unit may include an overdrive voltage unit including the overdrive voltage and the first voltage and a switch configured to select the overdrive voltage and the first voltage according to the comparison signal; 상기 제 1 풀업 제어신호에 의해 도통되어 상기 센스앰프로 상기 오버드라이브 전압부의 전압을 전달하는 제 1 PMOS 트랜지스터; 및A first PMOS transistor connected by the first pull-up control signal to transfer a voltage of the overdrive voltage unit to the sense amplifier; And 상기 제 2 풀업 제어신호에 의해 도통되어 상기 센스앰프로 상기 내부전압을 전달하는 제 2 PMOS 트랜지스터;A second PMOS transistor connected by the second pull-up control signal to transfer the internal voltage to the sense amplifier; 를 포함하는 것을 특징으로 하는 센스앰프 회로. A sense amplifier circuit comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 오버드라이브 전압부는 상기 오버드라이브 전압을 상기 제 1 전압보다 앞서 상기 센스앰프로 공급하는 것을 특징으로 하는 센스앰프 회로.And the overdrive voltage unit supplies the overdrive voltage to the sense amplifier in advance of the first voltage.
KR1020060028530A 2006-03-29 2006-03-29 A circuit of sense amplifier KR20070097804A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060028530A KR20070097804A (en) 2006-03-29 2006-03-29 A circuit of sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060028530A KR20070097804A (en) 2006-03-29 2006-03-29 A circuit of sense amplifier

Publications (1)

Publication Number Publication Date
KR20070097804A true KR20070097804A (en) 2007-10-05

Family

ID=38803935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028530A KR20070097804A (en) 2006-03-29 2006-03-29 A circuit of sense amplifier

Country Status (1)

Country Link
KR (1) KR20070097804A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893597B1 (en) * 2007-12-05 2009-04-17 주식회사 하이닉스반도체 Sense amplifier and driving method thereof, and semiconductor memory device having the sense amplifier
US10210913B2 (en) 2017-03-06 2019-02-19 SK Hynix Inc. Semiconductor apparatus including a sense amplifier control circuit
KR20220086773A (en) 2020-12-16 2022-06-24 동국대학교 산학협력단 Chiropractic device and chiropractic method using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893597B1 (en) * 2007-12-05 2009-04-17 주식회사 하이닉스반도체 Sense amplifier and driving method thereof, and semiconductor memory device having the sense amplifier
US7755963B2 (en) 2007-12-05 2010-07-13 Hynix Semiconductor Inc. Sense amplifier and driving method thereof, and semiconductor memory device having the sense amplifier
US7924643B2 (en) 2007-12-05 2011-04-12 Hynix Semiconductor Inc. Sense amplifier and driving method thereof, and semiconductor memory device having the sense amplifier
US10210913B2 (en) 2017-03-06 2019-02-19 SK Hynix Inc. Semiconductor apparatus including a sense amplifier control circuit
KR20220086773A (en) 2020-12-16 2022-06-24 동국대학교 산학협력단 Chiropractic device and chiropractic method using the same

Similar Documents

Publication Publication Date Title
US8441870B2 (en) Data strobe signal output driver for a semiconductor memory apparatus
US7852129B2 (en) Power up signal generation circuit and method for generating power up signal
KR20060040109A (en) Generator of internal volatge
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
KR100567916B1 (en) Apparatus and method for supplying power in a semiconductor memory device
US7567469B2 (en) Over driving pulse generator
US7868667B2 (en) Output driving device
KR20070097804A (en) A circuit of sense amplifier
KR100762881B1 (en) A circuit of sense amplifier
KR100402246B1 (en) Semiconductor memory device and write driving method thereof
US6822490B2 (en) Data output circuit for reducing skew of data signal
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR100925391B1 (en) Discharge Circuit of Semiconductor Memory Apparatus
US7012840B2 (en) Semiconductor memory device having voltage driving circuit
KR100564583B1 (en) Internal power supply voltage control circuit including over-driving control circuit
KR100940844B1 (en) Sense Amplifier Driving Circuit for Semiconductor Memory Apparatus
KR20030001868A (en) Sense amplifier power control circuit
KR101143444B1 (en) Semiconductor memory apparatus
KR100578659B1 (en) Internal voltage control circuit
KR100680949B1 (en) Internal voltage generator for memory device
KR100865557B1 (en) Power up initializing circuit
KR100985411B1 (en) Integrated circuit
KR20070003049A (en) Test mode circuit disabling over-driver and method thereof
KR100857435B1 (en) Semiconductor Memory Apparatus
KR100732765B1 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination