KR100564542B1 - Chip scale package &method for fabrication thereof - Google Patents

Chip scale package &method for fabrication thereof Download PDF

Info

Publication number
KR100564542B1
KR100564542B1 KR1019990003224A KR19990003224A KR100564542B1 KR 100564542 B1 KR100564542 B1 KR 100564542B1 KR 1019990003224 A KR1019990003224 A KR 1019990003224A KR 19990003224 A KR19990003224 A KR 19990003224A KR 100564542 B1 KR100564542 B1 KR 100564542B1
Authority
KR
South Korea
Prior art keywords
flexible circuit
circuit board
chip
package
encapsulation means
Prior art date
Application number
KR1019990003224A
Other languages
Korean (ko)
Other versions
KR20000054886A (en
Inventor
김형섭
장형찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990003224A priority Critical patent/KR100564542B1/en
Publication of KR20000054886A publication Critical patent/KR20000054886A/en
Application granted granted Critical
Publication of KR100564542B1 publication Critical patent/KR100564542B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

패키지 깨짐(crack)을 방지할 수 있는 CSP(Chip Scale Package) 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은, 플랙시블 서킷 기판의 외곽을 따라서 캡슐화 수단(Encapsulant)의 흐름을 방지할 수 있는 댐 라인(Dam line)을 구성하고, 패키지 개별화 공정(Encapsulation process)에서 댐 라인 외곽을 펀치로 절단함으로써 패키지 깨짐을 방지한다. 또한, 캡슐화 수단 위에 부드러운 특성을 지닌 연질의 또 다른 캡슐화 수단을 추가로 구성한 후, 이곳을 이용하여 펀치 절단공정을 진행함으로써 펀치에 의해 발생하는 충격을 완화시켜 패키지 깨짐을 방지할 수 있다.Disclosed are a Chip Scale Package (CSP) package capable of preventing package cracking and a method of manufacturing the same. To this end, the present invention constitutes a dam line that can prevent the flow of encapsulant along the periphery of the flexible circuit board, and punches the periphery of the dam line in the package encapsulation process. Cutting prevents package breakage. In addition, by further configuring another soft encapsulation means having a soft property on the encapsulation means, by using the punch cutting process to reduce the impact caused by the punch to prevent package breakage.

Description

씨.에스.피 패키지 및 그 제조방법{Chip scale package &method for fabrication thereof}C.S.P package and its manufacturing method {Chip scale package & method for fabrication

도 1 내지 도 4는 본 발명의 제1 실시예에 의한 씨. 에스. 피(CSP: Chip Scale Package, 이하 'CSP'라 칭함) 패키지 및 그 제조방법을 설명하기 위해 도시한 단면도들이다.1 to 4 is a seed according to a first embodiment of the present invention. s. CSP (Chip Scale Package, hereinafter referred to as "CSP") is a cross-sectional view for explaining the package and its manufacturing method.

도 5 내지 도 8은 본 발명의 제2 실시예에 의한 CSP 패키지 및 그 제조방법을 설명하기 위해 도시한 단면도들이다.5 to 8 are cross-sectional views illustrating a CSP package and a method of manufacturing the same according to a second embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100: 댐 라인, 102: 플랙시블 서킷 기판,100: dam line, 102: flexible circuit board,

104: 칩 접착수단, 106; 칩,104: chip bonding means, 106; chip,

108: 빔 리드(beam lead), 110, 114: 캡슐화 수단,108: beam lead, 110, 114: encapsulation means,

112: 솔더볼(solder ball), 116: 댐 라인,112: solder ball, 116: dam line,

118: 펀치에 의한 절단면.118: cutting surface by punch.

본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 CSP 패 키지의 패키징 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for packaging a CSP package.

전자기기가 점차 소형 경박화 됨에 따라, 전자기기를 구성하는 반도체 소자의 크기 역시 점차 소형 경박화되는 추세이다. 따라서 반도체 패키지의 발전 방향도 기존의 DIP(Dual In line Package), SO(Small Out line), QFP(Quad Flat Package) 형태에서, BGA(Ball Grid Array), CSP(Chip Scale Package)로 변화되고 있다. 이렇게 진보된 BGA, CSP 패키지에서는 가급적 반도체 패키지의 크기를 소형화시키기 위해, 기존에 사용하던 리드(lead) 대신 솔더볼(solder ball)을 사용하고 패키지의 크기를 칩(chip) 정도의 크기까지 줄이기 위해 끊임없는 연구 개발이 진행되고 있다.As electronic devices become smaller and thinner, the size of the semiconductor device constituting the electronic device is also gradually smaller and thinner. Therefore, the direction of development of semiconductor packages is changing from conventional dual in line package (DIP), small out line (SO) and quad flat package (QFP) to ball grid array (BGA) and chip scale package (CSP). . In this advanced BGA and CSP package, to reduce the size of the semiconductor package as much as possible, the solder ball is used instead of the existing lead, and the size of the package is reduced to the size of the chip. There is no research and development going on.

여기서, CSP 패키지는 칩을 플랙시블 서킷 기판(flexible circuit board)에 부착하여 패키징을 완료한 후, CSP 패키지를 단위 유닛(unit)으로 개별화(singulation) 시키기 위해 일반적으로 사용하는 방법은 다음과 같은 세가지 방식있다. 첫째, 펀치(punch)를 사용하여 프레스(press)로 눌러 절단함으로써 단위 CSP 패키지를 개별화시키는 방법이 있다. 둘째, 강한 압력으로 물을 분사(water jet)하여 절단함으로써 개별화시키는 방법이 있다. 마지막 세번째로는 블레이드(blade)를 이용한 소잉(sawing) 방법등이 있다. 이중에서 양산성을 가지고 있는 방법은 금형을 이용한 첫번째 펀칭(punching) 방법이다. 그러나 금형을 이용하여 개별 CSP 패키지를 절단할 때, 패키지의 외부를 감싸는 단단한 재질의 캡슐화 수단(rigid type encapsulant)에 충격이 가해져, CSP 패키지에 금(crack)이 발생하거나, 패키지가 깨지는 문제가 빈번히 발생한다.Here, the CSP package is generally used to attach the chip to a flexible circuit board and complete the packaging, and then to individually singulate the CSP package into unit units. There is a way. First, there is a method of individualizing the unit CSP package by pressing and cutting using a punch. Second, there is a method of individualizing by cutting the water jet at a high pressure (water jet). Finally, there is a sawing method using blades. Among them, the mass production method is the first punching method using a mold. However, when cutting individual CSP packages using a mold, the rigid type encapsulant that surrounds the outside of the package is impacted, causing cracks or cracking of the CSP packages. Occurs.

본 발명이 이루고자 하는 기술적 과제는 CSP 패키지를 구성하는 플랙시블 서킷 기판의 외곽에 금속으로 된 댐 라인(Dam line)을 추가로 구성함으로써, 캡술화 수단(rigid type encapsulant)이 CSP 패키지 외곽으로 흐르는 것을 방지하고, 개별화 공정에서 펀치가 캡슐화 수단(rigid type encapsulant)을 절단하지 않고 플랙시블 서킷 기판만을 절단하도록 함으로써 CSP 패키지의 깨짐을 방지할 수 있는 CSP 패키지를 제공하는데 있다.The technical problem to be achieved by the present invention is to form a dam line made of a metal on the outer side of the flexible circuit board constituting the CSP package, so that the capturing means (rigid type encapsulant) flowing to the outside of the CSP package The present invention provides a CSP package which can prevent the breakage of the CSP package by preventing the punch in the individualization process and cutting only the flexible circuit board without cutting the encapsulant.

본 발명이 이루고자 하는 다른 기술적 과제는 개별화 공정에서 펀치에 의해 절단되는 곳에, 단단한 재질의 캡슐화 수단(rigid type encapsulant)보다 부드러운 물성을 갖는 제2 캡슐화 수단을 덮어 씌움으로써, 펀치에 의해 발생되는 기계적인 충격이 패키지 내부로 전달되는 것을 막을 수 있는 CSP 패키지의 제조방법을 제공하는데 있다.Another technical problem to be solved by the present invention is to cover the second encapsulation means having softer properties than the rigid type encapsulant in the individualization process, by covering the second encapsulation means with mechanical properties generated by the punch. It is to provide a method of manufacturing a CSP package that can prevent the shock is transmitted into the package.

상기 기술적 과제를 달성하기 위하여 본 발명은, 내부에 회로선과 솔더볼 패드가 구성된 플랙시블 서킷 기판(flexible circuit board)과, 상기 플랙시블 서킷 기판의 일면에서 외곽을 따라서 구성된 댐 라인(Dam line)과, 상기 플랙시블 서킷 기판의 일면에 상기 댐 라인 내부에 구성된 칩 접착수단과, 상기 칩 접착수단에 의해 전면이 상기 플랙시블 서킷 기판에 고정되는 칩(chip)과, 상기 칩의 전면에서 상기 플랙시블 서킷 기판의 일면으로 연결되는 빔 리드(beam lead)와, 상기 댐 라인에 의해 유동이 정지되고, 상기 칩의 측벽과 상기 노출된 플랙시블 서킷 기판의 일면을 완전히 덮는 캡슐화 수단(Encapsulant)과, 상기 플랙시블 서킷 기판의 타면에 구성된 솔더볼 패드(pad for solder ball)에 부착된 복수개의 솔더볼을 구비하는 것을 특징으로 하는 씨. 에스. 피(CSP) 패키지를 제공한다.In order to achieve the above technical problem, the present invention provides a flexible circuit board having a circuit line and a solder ball pad therein, a dam line configured along an outer side of one surface of the flexible circuit board, Chip bonding means formed inside the dam line on one surface of the flexible circuit board, a chip (front) is fixed to the flexible circuit board by the chip bonding means, and the flexible circuit on the front of the chip Encapsulant which stops the flow by the beam lead connected to one surface of the board, the dam line, and completely covers the sidewall of the chip and one surface of the exposed flexible circuit board, and the flexi And a plurality of solder balls attached to a pad for solder balls formed on the other surface of the double circuit board. s. Provide a CSP package.

본 발명의 바람직한 실시예에 의하면, 상기 댐 라인은 플랙시블 서킷 기판의 외곽을 따라서 하나의 열, 또는 복수열로 구성된 것이 적합하다.According to a preferred embodiment of the present invention, the dam line is suitably composed of one row or a plurality of rows along the periphery of the flexible circuit board.

바람직하게는, 상기 댐 라인은 플랙시블 서킷 기판의 솔더볼 패드로부터 최소 0.5㎜ 이상 이격되도록 구성된 것이 적합하다.Preferably, the dam line is configured to be spaced apart by at least 0.5 mm from the solder ball pad of the flexible circuit board.

상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 칩 접착수단이 구성된 플랙시블 서킷 기판에 칩을 부착하고 상기 칩의 본드패드와 상기 플랙시블 서킷 기판의 회로선을 빔 리드(beam lead)로 연결하는 공정과, 액체상태로 유동성을 가지되 열에 의해 단단하게 경화되는 제1 캡슐화 수단(Rigid type Encapsulant)을 떨어뜨려 상기 빔 리드를 보호하고, 상기 칩의 측벽 및 플랙시블 서킷 기판의 일면을 덮도록 하는 공정과, 상기 제1 캡슐화 수단 위에 상기 제1 캡슐화 수단보다 부드러운 특성을 갖는 제2 캡슐화 수단을 덮는 공정과, 상기 제1 캡슐화 수단 및 상기 제2 캡슐화 수단을 경화시키는 공정과, 상기 제2 캡슐화 수단을 펀치로 때려서 개별 CSP 패키지를 만드는 공정을 구비하는 것을 특징으로 하는 씨. 에스. 피(CSP) 패키지의 제조방법을 제공한다.In order to achieve the above technical problem, the present invention provides a method for attaching a chip to a flexible circuit board having chip bonding means and connecting a bond pad of the chip and a circuit line of the flexible circuit board to a beam lead. And a first type of encapsulant, which is fluid in the liquid state and hardly cured by heat, to protect the beam lead and to cover the sidewall of the chip and one surface of the flexible circuit board. A step of covering a second encapsulation means having a softer property than the first encapsulation means on the first encapsulation means, curing the first encapsulation means and the second encapsulation means, and the second encapsulation means. And punching with a punch to make the individual CSP package. s. Provided is a method of making a CSP package.

본 발명의 바람직한 실시예에 의하면, 상기 제2 캡슐화 수단은 실리콘 합성수지(silicone)로 유동성을 띄며, 열에 의해 경화되는 특성을 가진 물질을 사용하는 것이 적합하다.According to a preferred embodiment of the present invention, the second encapsulation means is suitable to use a material having a property of being fluidized by silicone resin and cured by heat.

상기 제1 캡슐화 수단 및 상기 제2 캡슐화 수단을 경화시키는 공정후에, 플랙시블 서킷 기판에서 칩이 부착된 면과 대응되는 면에 솔더볼을 부착하는 공정을 추가로 진행하는 것이 바람직하다.After the step of curing the first encapsulation means and the second encapsulation means, it is preferable to further proceed to attach the solder ball on the surface corresponding to the surface to which the chip is attached on the flexible circuit board.

본 발명에 따르면, CSP 패키지가 패키징(packaging) 제조공정에서 펀치의 충격에 의해 패키지 내부에 금이 발생하거나 깨지는 문제점을 해결할 수 있다. 또한, 댐 라인에 의해 캡슐화 수단이 외부로 흘러 솔더볼 패드를 오염시키는 문제를 방지함으로써, 솔더볼을 배열하지 못하는 문제점을 해결할 수 있다.According to the present invention, it is possible to solve the problem that the CSP package is cracked or broken inside the package due to the impact of the punch in the packaging manufacturing process. In addition, by preventing the problem that the encapsulation means flows to the outside by the dam line to contaminate the solder ball pad, it is possible to solve the problem that the solder ball can not be arranged.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

당 명세서에서 말하는 CSP 패키지 구조는 본발명의 바람직한 실시예를 설명하기 위한 예시적 의미로 사용하고 있으며 도시된 범위 내의 특정 형상의 패키지만을 한정하는 것이 아니다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.The CSP package structure used in the present specification is used as an exemplary meaning for describing preferred embodiments of the present invention, and is not limited only to a package having a specific shape within the illustrated range. Therefore, the content described in the following preferred embodiments is exemplary and not intended to be limiting.

제1 실시예First embodiment

도 1 내지 도 4는 본 발명의 제1 실시예에 의한 씨. 에스. 피(CSP: Chip Scale Package, 이하 'CSP'라 칭함) 패키지 및 그 제조방법을 설명하기 위해 도시한 단면도들이다.1 to 4 is a seed according to a first embodiment of the present invention. s. CSP (Chip Scale Package, hereinafter referred to as "CSP") is a cross-sectional view for explaining the package and its manufacturing method.

도 1을 본 발명에 의한 CSP 패키지를 설명하기 위해 도시한 단면도이다. 도면에서 솔더볼을 부착하는 공정을 제외한 모든 공정은 도시된 CSP 패키지가 뒤집어진 상태로 패키징 공정이 진행된다. 상세히 설명하면, 회로선과 솔더볼 패드가 형 성되고 있고, 그 일면에 접착제(adhesive) 또는 탄성중합체와 같은 칩 접착수단(104)이 형성된 플랙시블 서킷 기판(102)에, 본드패드(bondpad)가 구성된 칩(106)의 전면이 부착된다. 그후, 빔 리드(beam lead, 108)를 사용하여 칩(106)의 본드패드와 플랙시블 서킷 기판(102)의 회로선을 와이어본딩(wire bonding) 공정으로 연결한다. 그후, 초기에는 액체 상태이지만 열에 의해 경화되어 단단한 상태로 변함으로써, CSP 패키지 내부를 보호하는 캡술화 수단(encapsulant, 110)을 도팅(dotting) 방식으로 떨어뜨린다. 떨어진 캡술화 수단(110)은 적당한 높이로 플랙시블 서킷 기판(102) 위에서 표면에 구성된 공간을 충진하면서 플랙시블 서킷 기판(102)의 일면을 감싼다. 그 후, 큐어링(curing)을 진행하여 상기 캡슐화 수단(110)을 경화시킨다. 1 is a cross-sectional view illustrating a CSP package according to the present invention. All processes except the process of attaching the solder ball in the drawing is a packaging process is carried out with the CSP package shown inverted. In detail, a circuit board and a solder ball pad are formed, and a bond pad is formed on the flexible circuit board 102 having a chip bonding means 104 such as an adhesive or an elastomer formed on one surface thereof. The front side of the chip 106 is attached. Thereafter, a beam lead 108 is used to connect the bond pads of the chip 106 and the circuit lines of the flexible circuit board 102 by a wire bonding process. The encapsulant 110, which initially protects the interior of the CSP package, is then hardened by a dotting method, which is initially in a liquid state but hardened by heat to a hard state. The enclosed capsulization means 110 covers one surface of the flexible circuit board 102 while filling the space configured on the surface over the flexible circuit board 102 to a suitable height. Thereafter, curing is performed to cure the encapsulation means 110.

여기서, 본 발명의 가장 큰 핵심사상이라 할 수 있는 댐 라인(Dam line, 100)은 플랙시블 서킷 기판(102)의 외곽을 따라서 일정 높이로 구성되어 있다. 이러한 댐 라인(110)은 액체 상태의 캡슐화 수단(110)이 흘러서 퍼지는 것을 방지한다. 이러한 효과를 극대화시키기 위하여 제2의 댐 라인(116)을 추가로 구성할 수도 있다. 따라서 댐 라인(100)이 캡슐화 수단(110)의 흐름을 억제시키기 때문에 후속되는 개별화 공정에서 펀치(미도시)가 댐 라인(100)의 외곽을 쳐서 절단하게 되면, 플랙시블 서킷 기판(102) 기판만을 절단하여 펀치의 절단 충격이 패키지 내부로 전달되지 않는다.Here, the dam line 100, which may be said to be the biggest core idea of the present invention, is configured to have a predetermined height along the periphery of the flexible circuit board 102. The dam line 110 prevents the liquid encapsulation means 110 from flowing and spreading. In order to maximize this effect, the second dam line 116 may be further configured. Therefore, since the dam line 100 suppresses the flow of the encapsulation means 110, when a punch (not shown) cuts the outside of the dam line 100 in a subsequent individualization process, the flexible circuit substrate 102 substrate By cutting only, the cutting impact of the punch is not transmitted inside the package.

또한, 상기 댐 라인(100)은 금속을 사용하여 구성하기 때문에 펀치에 의한 절단시에 깨짐이나 금이 발생하더라도 이를 차단시키는 방호막의 역할을 하게 되어 CSP 패키지가 개별화 공정에서 금이 가거나 깨지는 문제를 막는 역할을 한다. 더우기, 상기 댐 라인(100)은 캡술화 수단(110)이 흘러 퍼짐으로서 플랙시블 서킷 기판(102)의 솔더볼(112)이 붙는 면에 있는 솔더볼 패드를 오염시키는 것을 방지하는 역할을 수행한다. 이러한 댐 라인(100)의 위치는 최외곽에 구성된 솔더볼 패드로부터 0.5㎜ 이상 이격되어야 하고, 상기 플랙시블 서킷 기판(102)의 하부에 부착된 칩(106)의 외곽에서 0.7㎜ 이상 이격되어야 패키지 깨짐, 솔더볼 패드의 오염과 같은 문제를 효과적으로 방지할 수 있다.In addition, since the dam line 100 is made of metal, the dam line 100 serves as a protective film to block even if cracks or cracks are generated during cutting by a punch, thereby preventing the CSP package from cracking or cracking in the individualization process. Play a role. In addition, the dam line 100 serves to prevent contamination of the solder ball pad on the surface to which the solder ball 112 of the flexible circuit board 102 adheres by flowing through the capsulization means 110. The position of the dam line 100 should be spaced at least 0.5 mm from the outermost solder ball pad, and should be spaced at least 0.7 mm from the outside of the chip 106 attached to the lower portion of the flexible circuit board 102. This can effectively prevent problems such as contamination of solder ball pads.

도 2를 참조하면, 도 1은 빔 리드(108)가 연결되는 칩(106)의 본드 패드가 칩(106)의 중앙에 위치하고, 솔더볼(112)이 칩(106)의 외곽으로도 구성되는 것을 일예로 설명하였지만, 도 2에서는 본드 패드가 칩(106)의 가장자리에만 형성된 경우이다. 따라서 와이어본딩(wire bonding)은 칩(106)의 가장자리에서만 이루어진다. 그 외 구성부재와 형성방법은 도 1과 동일하기 때문에 중복을 피하여 설명을 생략한다.Referring to FIG. 2, FIG. 1 shows that the bond pad of the chip 106 to which the beam lead 108 is connected is positioned at the center of the chip 106, and the solder ball 112 is also configured as an outer portion of the chip 106. Although described as an example, in FIG. 2, the bond pad is formed only at the edge of the chip 106. Therefore, wire bonding is performed only at the edge of the chip 106. Since the other members and the forming method are the same as in Fig. 1, the description is omitted to avoid overlapping.

도 3을 참조하면, 칩의 본드패드는 칩(106)의 중앙부에만 형성되었고, 솔더볼(112)도 모두 칩의 내부에서만 구성될 경우이다. 즉, 도 2와 마찬가지로 도 1의 CSP 패키지 구조가 변형된 예이다. 그 외 구성부재와 형성방법은 도 1과 동일하기 때문에 중복을 피하여 설명을 생략한다.Referring to FIG. 3, the bond pads of the chip are formed only at the center of the chip 106, and the solder balls 112 are also configured only inside the chip. That is, as in FIG. 2, the CSP package structure of FIG. 1 is modified. Since the other members and the forming method are the same as in Fig. 1, the description is omitted to avoid overlapping.

도 4를 참조하면, 칩(106)의 본드패드는 칩(106)의 가장자리에만 형성되었고, 솔더볼(112)도 모두 칩의 내부에서만 구성될 경우이다. 그 외 구성부재와 형성방법은 도 1과 동일하기 때문에 중복을 피하여 설명을 생략한다.Referring to FIG. 4, the bond pads of the chips 106 are formed only at the edges of the chips 106, and the solder balls 112 are also configured only inside the chips. Since the other members and the forming method are the same as in Fig. 1, the description is omitted to avoid overlapping.

제2 실시예Second embodiment

도 5 내지 도 8은 본 발명의 제2 실시예에 의한 CSP 패키지 및 그 제조방법을 설명하기 위해 도시한 단면도들이다.5 to 8 are cross-sectional views illustrating a CSP package and a method of manufacturing the same according to a second embodiment of the present invention.

도 5를 참조하면, 회로선, 솔더볼 패드가 구성된 플랙시블 서킷 기판(102)에 칩 접착수단(102)을 이용하여 칩(106)을 접착시킨다. 이어서, 칩(106)의 중앙부에 구성된 본드패드와 플랙시블 서킷 기판(102)의 회로선을 빔 리드(108)로 서로 연결시킨다. 그 후, 액체상태로 유동성을 가지되 열에 의해 단단하게 경화되는 제1 캡슐화 수단(Rigid type Encapsulant, 110)을 도팅(dotting) 방식을 떨어뜨려 상기 빔 리드를 보호하고, 상기 칩의 측벽 및 노출된 플랙시블 서킷 기판의 일면을 덮도록 한다. 이어서, 상기 제1 캡슐화 수단(110) 위에 상기 제1 캡슐화 수단보다 부드러운 특성을 갖는 제2 캡슐화 수단(114), 예컨대 실리콘 합성수지(silicone)를 덮는다. 계속해서 제1 캡슐화 수단 및 상기 제2 캡슐화 수단을 큐어링(curing) 공정으로 경화시킨다. 마지막으로 솔더볼(112)을 상기 플랙시블 서킷 기판(102)에 부착시켜 패키지의 형태를 완성한다. Referring to FIG. 5, the chip 106 is adhered to the flexible circuit board 102 having the circuit line and the solder ball pad by using the chip bonding means 102. Subsequently, the bond pads formed in the center portion of the chip 106 and the circuit lines of the flexible circuit board 102 are connected to each other by the beam leads 108. After that, the doping method of the first type encapsulant 110 having fluidity in the liquid state but hardened hardly by heat is dropped to protect the beam lead, and the side wall and the exposed side of the chip. Cover one surface of the flexible circuit board. Subsequently, the second encapsulation means 114, for example silicone silicone, having a softer property than the first encapsulation means is covered on the first encapsulation means 110. The first encapsulation means and the second encapsulation means are then cured in a curing process. Finally, the solder ball 112 is attached to the flexible circuit board 102 to complete the shape of the package.

도 6을 참조하면, 상기 도 5의 결과물을 개별화를 위한 펀칭 장비(punching equipment)에 넣고 CSP 패키지의 외곽을 절단하여 단위 유닛(unit)으로 개별화시킨다. 이때, 상기 추가로 구성된 제2 캡슐화 수단(114)은 상기 제1 캡슐화 수단(110)보다 부드러운 재질로 구성되었기 때문에 펀치에 의한 충격이 발생할 때, 이러한 충격이 패키지 내부로 전달되는 것을 완화시켜 주는 버퍼(buffer)의 역할을 함으로써 CSP 패키지의 절단면(118)에 금이 생기거나, 깨짐이 발생하는 문제점을 해결하는 주요한 수단이 된다. 또한, 제1 실시예와 같이 플랙시블 서킷 기판(102)의 외곽을 따라서 댐 라인(100)을 구성하여 제1 및 제2 캡슐화 수단(110, 114)이 흘러 퍼지는 것을 방지함으로써 플랙시블 서킷 기판(102)의 솔더볼 패드가 오염되는 것을 방지할 수 있다.Referring to FIG. 6, the resultant of FIG. 5 is placed in a punching equipment for individualization, and an outer portion of the CSP package is cut and individualized into a unit. At this time, since the second encapsulation means 114 is made of a softer material than the first encapsulation means 110, when a shock caused by the punch occurs, the buffer to mitigate the shock transmitted to the inside of the package By acting as a buffer, it is a major means for solving the problem of cracking or cracking in the cut surface 118 of the CSP package. In addition, as in the first embodiment, the dam line 100 is formed along the periphery of the flexible circuit board 102 to prevent the first and second encapsulation means 110 and 114 from flowing out. Contamination of the solder ball pads of 102 can be prevented.

도 7 및 도 8은, 상기 도 5 및 도 6과 제조공정이 동일하지만, 솔더볼(112)의 부착위치가 칩(106)의 외곽에도 있는 경우이고, 칩(106)의 본드패드 역시 칩의 중앙부가 아닌 가장자리에 구성된 경우이다. 구조만 약간 변동되었을 뿐, 댐 라인(100)을 포함하는 구성부재 및 제조방법이 상기 도5, 6과 동일하기 때문에 중복을 피하여 설명을 생략한다.7 and 8 are the same as the manufacturing process of Figs. 5 and 6, but the solder ball 112 is attached to the outside of the chip 106, the bond pad of the chip 106 is also the center of the chip If it is configured on the edge, not. Only the structure is slightly changed, and since the constituent members and the manufacturing method including the dam line 100 are the same as those of FIGS. 5 and 6, description thereof is omitted to avoid duplication.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.

따라서, 상술한 본 발명에 따르면, 첫째 CSP 패키지가 제조공정에서 펀치의 충격에 의해 패키지 내부에 금이 발생하거나 깨지는 문제점을 해결할 수 있다. 둘째, 댐 라인에 의해 캡슐화 수단이 외부로 흘러 솔더볼 패드를 오염시키는 문제를 방지함으로써, 솔더볼을 배열하지 못하는 문제점을 해결할 수 있다.Therefore, according to the present invention described above, the first CSP package can solve the problem that the cracks generated or broken inside the package by the impact of the punch in the manufacturing process. Second, by preventing the problem that the encapsulation means flows to the outside by the dam line to contaminate the solder ball pads, it is possible to solve the problem of not arranging the solder ball.

Claims (6)

내부에 회로선과 솔더볼 패드가 구성된 플랙시블 서킷 기판(flexible circuit board);A flexible circuit board having circuit lines and solder ball pads formed therein; 상기 플랙시블 서킷 기판의 일면에서 외곽을 따라서 구성되고 금속재질인 댐 라인(Dam line);A dam line configured along a periphery of one surface of the flexible circuit board and formed of a metal material; 상기 플랙시블 서킷 기판의 일면에 상기 댐 라인 내부에 구성된 칩 접착수단;Chip bonding means formed in the dam line on one surface of the flexible circuit board; 상기 칩 접착수단에 의해 전면이 상기 플랙시블 서킷 기판에 고정되는 칩(chip);A chip having a front surface fixed to the flexible circuit board by the chip bonding means; 상기 칩의 전면에서 상기 플랙시블 서킷 기판의 일면으로 연결되는 빔 리드(beam lead);A beam lead connected to one surface of the flexible circuit board at the front of the chip; 상기 댐 라인에 의해 유동이 정지되고, 상기 칩의 측벽과 상기 노출된 플랙시블 서킷 기판의 일면을 완전히 덮는 캡슐화 수단(Encapsulant); 및An encapsulant which stops the flow by the dam line and completely covers the sidewall of the chip and one surface of the exposed flexible circuit board; And 상기 플랙시블 서킷 기판의 타면에 구성된 솔더볼 패드(pad for solder ball)에 부착된 복수개의 솔더볼을 구비하는 것을 특징으로 하는 씨. 에스. 피(CSP) 패키지.And a plurality of solder balls attached to a pad for solder balls formed on the other surface of the flexible circuit board. s. CSP package. 제1항에 있어서, The method of claim 1, 상기 댐 라인은 플랙시블 서킷 기판의 외곽을 따라서 하나의 열, 또는 복수열로 구성된 것을 특징으로 하는 씨. 에스. 피(CSP) 패키지.The dam line is characterized in that composed of one row or a plurality of rows along the outer periphery of the flexible circuit board. s. CSP package. 제1항에 있어서, The method of claim 1, 상기 댐 라인은 플랙시블 서킷 기판의 솔더볼 패드로부터 최소 0.5㎜ 이상 이격되도록 구성된 것을 특징으로 하는 씨. 에스. 피(CSP) 패키지.The dam line is characterized in that configured to be spaced at least 0.5mm from the solder ball pad of the flexible circuit board. s. CSP package. 칩 접착수단이 구성된 플랙시블 서킷 기판에 칩을 부착하고 상기 칩의 본드패드와 상기 플랙시블 서킷 기판의 회로선을 빔 리드(beam lead)로 연결하는 공정;Attaching the chip to a flexible circuit board having chip bonding means and connecting a bond pad of the chip and a circuit line of the flexible circuit board to a beam lead; 액체상태로 유동성을 가지되 열에 의해 단단하게 경화되는 제1 캡슐화 수단(Rigid type Encapsulant)을 떨어뜨려 상기 빔 리드를 보호하고, 상기 칩의 측벽 및 플랙시블 서킷 기판의 일면을 덮도록 하는 공정;Dropping a first type encapsulant that has a fluidity in a liquid state and is hardened by heat to protect the beam lead, and to cover the sidewall of the chip and one surface of the flexible circuit substrate; 상기 제1 캡슐화 수단 위에 상기 제1 캡슐화 수단보다 부드러운 특성을 갖는 제2 캡슐화 수단을 덮는 공정;Covering a second encapsulation means having a softer property than the first encapsulation means on the first encapsulation means; 상기 제1 캡슐화 수단 및 상기 제2 캡슐화 수단을 경화시키는 공정; 및 Curing the first encapsulation means and the second encapsulation means; And 상기 제2 캡슐화 수단을 펀치로 때려서 개별 CSP 패키지를 만드는 공정을 구비하는 것을 특징으로 하는 씨. 에스. 피(CSP) 패키지의 제조방법.And punching said second encapsulation means into a separate CSP package. s. Method of making a CSP package. 제4항에 있어서, The method of claim 4, wherein 상기 제2 캡슐화 수단은 실리콘 합성수지로 유동성을 띄며, 열에 의해 경화되는 특성을 가진 물질을 사용하는 것을 특징으로 하는 씨. 에스. 피(CSP) 패키지의 제조방법.The second encapsulation means is a silicone resin, the fluidity, characterized in that using a material having the property of curing by heat. s. Method of making a CSP package. 제4항에 있어서, The method of claim 4, wherein 상기 제1 캡슐화 수단 및 상기 제2 캡슐화 수단을 경화시키는 공정후에, 플 랙시블 서킷 기판에서 칩이 부착된 면과 대응되는 면에 솔더볼을 부착하는 공정을 추가로 진행하는 것을 특징으로 하는 씨. 에스. 피(CSP) 패키지의 제조방법.And after the step of hardening the first encapsulation means and the second encapsulation means, attaching a solder ball to a surface corresponding to a surface to which a chip is attached on the flexible circuit board. s. Method of making a CSP package.
KR1019990003224A 1999-02-01 1999-02-01 Chip scale package &method for fabrication thereof KR100564542B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990003224A KR100564542B1 (en) 1999-02-01 1999-02-01 Chip scale package &method for fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990003224A KR100564542B1 (en) 1999-02-01 1999-02-01 Chip scale package &method for fabrication thereof

Publications (2)

Publication Number Publication Date
KR20000054886A KR20000054886A (en) 2000-09-05
KR100564542B1 true KR100564542B1 (en) 2006-03-28

Family

ID=19572951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990003224A KR100564542B1 (en) 1999-02-01 1999-02-01 Chip scale package &method for fabrication thereof

Country Status (1)

Country Link
KR (1) KR100564542B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444051A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor device
JPH0590313A (en) * 1991-09-30 1993-04-09 Toppan Printing Co Ltd Formation of flow preventing dam in printed wiring substrate
KR940027620A (en) * 1993-05-27 1994-12-10 손동훈 Antisymmetrical speaker system
KR960026703A (en) * 1994-12-31 1996-07-22 김주용 IC Card Package
JPH1050770A (en) * 1996-08-05 1998-02-20 Hitachi Ltd Semiconductor device and its manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444051A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor device
JPH0590313A (en) * 1991-09-30 1993-04-09 Toppan Printing Co Ltd Formation of flow preventing dam in printed wiring substrate
KR940027620A (en) * 1993-05-27 1994-12-10 손동훈 Antisymmetrical speaker system
KR960026703A (en) * 1994-12-31 1996-07-22 김주용 IC Card Package
JPH1050770A (en) * 1996-08-05 1998-02-20 Hitachi Ltd Semiconductor device and its manufacture

Also Published As

Publication number Publication date
KR20000054886A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
US8044494B2 (en) Stackable molded packages and methods of making the same
US6501184B1 (en) Semiconductor package and method for manufacturing the same
CN100541748C (en) Lead frame, semiconductor die package, and the manufacture method of this encapsulation
US20060094161A1 (en) Thermal enhance package and manufacturing method thereof
US6173490B1 (en) Method for forming a panel of packaged integrated circuits
KR20080036980A (en) A method of manufacturing a semiconductor device
US9142523B2 (en) Semiconductor device and manufacturing method thereof
JP2000223608A (en) Semiconductor package and manufacture thereof
TWI245430B (en) Fabrication method of semiconductor package with photosensitive chip
WO2007146775A2 (en) Stacked chips with underpinning
US7498193B2 (en) Package with barrier wall and method for manufacturing the same
JP5968713B2 (en) Semiconductor device
US20050140005A1 (en) Chip package structure
KR100564542B1 (en) Chip scale package &method for fabrication thereof
TW201436146A (en) Lead frame array package with flip chip die attach
US20060038266A1 (en) QFN package and method therefor
KR100564623B1 (en) Semiconductor package and manufacturing method preventing a package crack defects
US9761435B1 (en) Flip chip cavity package
JP3881189B2 (en) Manufacturing method of semiconductor device
KR100369394B1 (en) substrate for semiconductor package and manufacturing method of semiconductor package using it
KR20120041020A (en) Semiconductor package and method of manufacturing thereof
US20230307422A1 (en) Semiconductor device and manufacturing method of the same
JP4252391B2 (en) Collective semiconductor device
KR100499328B1 (en) Flip Chip Packaging Method using Dam
KR100379085B1 (en) Sealing Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee