KR100559355B1 - 가변 휘도 래스터화를 사용한 디지털 오실로스코프에서 느린 트리거 속도 포착의 높은 포획 확률 유지 방법 - Google Patents

Abstract

새로운 오실로스코프 디자인은 데이터의 효과적인 고속 포착과 래스터화를 통해 포착된 전압 대 시간 데이터를 픽셀 당 다수 비트 휘도 정보를 포함한 형태로처리하는 것을 개선한다. 픽셀 당 멀티 비트 가변 휘도 래스터라이저는 메모리 대역폭의 사용을 가장 효율적으로 하고 최대 처리량을 위해 최적화된다. 트리거 속도가 약해지는 현재에, 래스터화 중지는 늦은 트리거와 관련된 데이터를 획득하는 높은 가능성을 제공한다. 회로에는 포착 시간과 크기 비 선형도의 보상이 제공된다. 픽셀 당 다수 비트 휘도 정보는 작동자를 위한 많은 관찰 능력을 제공하는 제어 가능한 전달 함수에 의해 픽셀 당 더 적은 비트 형식으로 맵된다. 동작자의 다른 모드는 밝기 또는 컬러에서 변화를 사용하여 평범하게 발생하는 사건을 넘어서 드문 사건을 강조한다.

트리거 속도, 래스터라이저, 매핑, 픽셀, 오실로스코프, 스켈링

Description

가변 휘도 래스터화를 사용한 디지털 오실로스코프에서 느린 트리거 속도 포착의 높은 포획 확률 유지 방법{HIGH PROBABILITY CAPTURE OF SLOW TRIGGER RATE ACQUISITIONS IN A DIGITAL OSCILLOSCOPE WITH VARIABLE INTENSITY RASTERIZATION}

도 1은 포착 메모리(acquisition memory)와 래스터화 영역(rasterization section)을 통해 본 발명에 따른 오실로스코프(oscilloscope)의 표시 영역으로 이동하는 포착된 데이터(acquired data)의 흐름에 대한 간단한 블록도이다.

도 2는 래스터화 과정(process)이 포착 메모리에 의해 공급된 데이터에 어떻게 작용하고 포착 래스터(raster) 메모리를 위한 데이터를 어떻게 생성하는 가를 보여주는 블록도이다.

도 3은 도 2와 도 4에 도시된 카운터(counter)와 래치 블록(latches block)의 입력, 출력 그리고 서브파트(subparts)를 보여주는 상세한 블록도이다.

도 4는 가변 휘도 래스터라이저의 특별히 바람직한 실시예의 블록도이다.

도 5는 표시 준비 과정(display preparation process)에서 휘도 맵핑(mapping)과 드문 사건 강조(infrequent events emphasis)가 적용되는 곳을 보여주는 간단한 블록도이다.

도 6A와 6B는 비 선형도 보정(non-linearity correction)이 수행될 수 있는 두 가지 방법을 보여주는 블록도이다.

도 7은 스켈링(scaling)과 이득(gain)을 본 발명에 따라 제어할 수 있는 방법에서 픽셀 당 비트 수 감소를 달성하기 위한 휘도 맵퍼 회로(intensity mapper circuit)의 개략도이다.

본 발명은 관찰하의 신호의 활동을 표시하는 포착된 전압 대 시간 데이터를 디지털 오실로스코프에 의해 디스플레이하기 적절한 형태로 처리하는 것에 관한 것으로, 더 상세하게는, 이러한 데이터를 가변 휘도 표시장치를 위한 픽셀 당 다수 비트 수 휘도 정보를 포함하는 형태로 효과적인 고속 포착 및 래스터화하고,

적절한 시간에 래스터화 중지에 의한 느린 트리거 속도 포착을 획득하는 높은 확률을 제공하는 능력에 관한 것이다.

일반적으로 디지털 오실로스코프는 그들의 사용자에게 전기적인 신호의 활동을 표시하기 위해 래스터 주사 표시장치(raster scan displays)를 이용한다. 컴퓨터 스크린 상에서 매일 보여지는 것과 같은 각 래스터 주사 표시장치는 행 수(row number)와 열 수(column number)에 의해 특이하게 정의되는 각 픽셀 위치(location)를 가진 픽셀의 2차원 어레이(two dimensional array)로 이루어진다. 이러한 표시장치의 가장 간단하고 가장 낮은 가격의 버전(versions)은 "싱글 비트(single bit)" 표시장치이며, 이 표시장치는 각 픽셀에 관련하여 한 비트(one bit)의 휘도 정보만을 가진 메모리로부터 표시될 정보를 얻는다. 이러한 표시장치 에서는 싱글 비트의 정보가 이 정보에 관련된 픽셀이 "온(on)" 또는 "오프(off)"될 지를 결정하며, 여기에서 "온"은 미리 결정된 휘도의 양(amount)이 픽셀을 조명하도록 사용됨을 나타내고, "오프"는 픽셀이 전혀 조명되지 않음을 나타낸다.

싱글 비트 표시장치에 대한 더 복잡하고 비싼 선택은 멀티 비트(multi-bit) 표시장치이며, 이 멀티 비트 표시장치는 밝기의 치환 표시기(substitute indicator)와 같이 가변 휘도("명암 단계(gray-scale)"로 잘 알려진) 또는 컬러 변화(variations)를 제공할 수 있다. 가변 휘도 표시장치의 각 픽셀에 관련된 메모리 위치는 멀티 비트의 휘도 정보를 포함하며, 이 멀티 비트의 휘도 정보는 변화하는 휘도 레벨의 수를 나타내고 각 픽셀은 변화하는 휘도 레벨의 수만큼 조명될 수 있다. 싱글 비트 표시장치의 픽셀과 같이, 멀티 비트 표시장치의 픽셀은 "오프" 또는 어두운 상태를 나타낼 수 있으며, 이것은 단지 조도(illumination)의 한 값일 뿐이고, 멀티 비트 표시장치의 픽셀은 많은 조도 값을 가진다. 대체로, 이용가능한 값의 수는 2N-1이고, N은 래스터 메모리의 각 어드레스(address)에서의 메모리 깊이(depth)이다. 예를 들면, 4 비트 깊이 래스터 주사 메모리는 어두운 또는 "오프" 상태뿐만 아니라 최대 조도까지 부분적으로 15 레벨을 지원할 수 있다. 또한 픽셀 휘도는 휘도 또는 "밝기(brightness)"뿐만 아니라 다른 컬러로 변형될 수 있다.

특히, 이 신호가 완전히 반복하지 않고 다른 신호보다 어떤 부분에서 약하게 활동한다면, 이 더 많은 데이터의 양과 함께, 멀티 비트 표시장치는 관찰하고 있는 전기적인 신호 파형의 움직임에 대해 더 많은 정보를 전달한다. 참조문헌으로 인 용된 "명암 표시장치를 가진 디지털 파형 측정 장치(Digital Waveform Measuring Apparatus Having A Shading-tone Display)"에 대한 카타야마(Katayama et al.)의 미국 특허 제 4,940,931호는 디지털 가변 휘도 표시장치를 생성하는 시스템을 개시하고 있다.

일반적으로, 디지털 오실로스코프는 회로 노드(circuit node)의 움직임에 대한 정보를 얻기 위해 노드에 존재하는 전압을 주기적으로 샘플링(sampling)한다. 오실로스코프 프로브 팁(probe tip)은 노드와 프로브가 접촉되도록 위치되며 오실로스코프의 프런트 엔드(front end)는 신호를 정확히 복제하거나 신호의 어떤 미리 정해진 분수(fraction) 또는 배수(multiple)를 복제하고 이것을 아날로그-디지털 컨버터(analog-to-digital converter)로 전달한다. 아날로그-디지털 컨버터의 출력은 포착 메모리에 저장된 멀티 비트 디지털 워드(words)의 열(series)이다. 연속적으로 획득된 샘플은 포착 메모리의 연속적으로 관련된 어드레스(address)에 저장되고, 그것에 의하여 시간 스케일(time scale)에 관련된다. 그러한 어드레스는 결국 시간 스케일로 다시 변환될 것이며, 어드레스 중의 하나는 오실로스코프의 래스터 주사 표시장치의 x 축(axis)을 따라 수평 거리(horizontal distance)로서 표시된다.

일반적인 디지털 오실로스코프에서, 포착 메모리 위치의 데이터 내용으로부터 유래된 전압 크기 값(voltage amplitude values)은 조명된 픽셀의 수직 위치(행 수)를 결정하는 반면에, 포착 메모리의 어드레스로부터 유래된 시간 값(time values)은 수평 위치(열 수)를 결정한다. 2 차원 래스터 메모리를 위한 내용을 생 성하도록 포착 메모리의 내용과 어드레스를 확대하는 과정은 "래스터화(rasterization)"로 잘 알려져 있다.

래스터화 과정의 출력은 대개 래스터 메모리의 어떤 미리 존재한 내용과 결합되고, 결과적인 혼합(composite) 래스터 내용은 그 후에 쇠퇴 과정(decay process)의 어떤 방식(some sort)을 정기적으로 겪게 될 수 있다. 디지털 지속성(persistence)과 쇠퇴에 대한 더 많은 정보를 위해서, 참조문헌으로 인용된 다음의 미국 특허를 참조한다. : "픽셀 휘도 계조를 사용한 래스터 주사 파형 표시 래스터라이저(Raster Scan Waveform Display Rasterizer With Pixel Intensity Gradation)"에 대한 알라파트(Alappat et al.)의 미국 특허 제 5,440,676호; "적응성 쇠퇴를 사용한 래스터주사 표시장치(Rasterscan Display With Adaptive Decay)"에 대한 알라파트(Alappat et al.)의 미국 특허 제 5,387,896호; "래스터 주사 오실로스코프 표시장치를 위한 디지털적으로 합성된 그레이 스케일(Digitally Synthesized Gray Scale For Raster Scan Oscilloscope Displays)"에 대한 롱(Long et al.)의 미국 특허 제 5,254,983호.

포착된 파형 데이터와 오실로스코프 표시장치의 설정(settings)의 어느 특별한 결합(combination)을 위해서, 포착된 데이터 포인트(points)를 시간(x-축) 대 전압(y-축) 표시장치 래스터로 맵(map)하는 어떤 기능(function)이 있을 것이다. 그 매핑(mapping) 기능은 맵되는 샘플의 수와 래스터 표시장치의 픽셀 열의 수 사이의 어떤 비율(ratio)을 포함할 것이다. 그 비율은 1:1 일 수 있지만, 대개는 N:1 또는 1:N 일 것이다. 만일 데이터 포인트가 맵되어야만 하는 픽셀의 열보다 더 많은 데이터 포인트가 있다면, 데이터의 압축(compression) 및/또는 삭제(decimation)의 어떤 형태가 이용될 것이다. 삭제는 거의 모든 N 개의 데이터 포인트를 버리는 것을 의미하며, 그 때문에 이용가능한 정보의 일부를 없애는 것을 의미한다. 이에 반하여, 압축은 포착 메모리의 다수의 시간 위치로부터 래스터 주사 표시장치의 하나의 수평 위치, 즉, 픽셀의 하나의 열로 데이터를 매핑함을 의미한다. 픽셀의 열보다 더 적은 데이터 포인터가 있는 경우, 즉, 상기 1:N의 경우, 보간(interpolation)의 어떤 방식 또는 동등한 시간 샘플링이 일반적으로 이용된다. 본 발명의 경우에는, 아래에서 매우 상세하게 논의될 동등한 시간 샘플링이 이용된다.

오랜 세월 동안, 디지털 오실로스코프는 그들이 사용자를 위해 효과적으로 처리했고 표시했던 프로브 팁에서 활동의 퍼센티지(percentage)가 제한됐다. 비록 덜 세련된 사용자와 오직 아날로그 오실로스코프에 친숙한 사용자가 그들은 그들의 디지털 오실로스코프의 프로브 팁에 의해 활동의 전부 또는 대부분이 보여지고 있다는 인상(impression)을 가지고 있지만, 많은 환경 속에서 표시장치는 거기에서 발생하는 실제 활동의 작은 퍼센티지만을 착실히 보여주고 있다. 이것은 이들 오실로스코프가 신호를 포착하는데 소비하는 시간보다 더 많은 시간을 신호를 처리하는데 소비하기 때문이다. 만일 신호가 완벽하게 반복한다면, 이 "활동적인 시간(live time)"의 손실은 문제가 않되는데, 이는 하나의 파형이 다른 파형과 꼭 같기 때문이다. 그러나, 신호가 때때로 중단되는 변칙적인 움직임의 어떤 방식을 표시하는 경우, 활동적인 시간의 적은 퍼센티지가 검출되는 것으로부터 그러한 변 칙을 막을 수 있다. 그러므로, 사용자에 의해 실제로 관찰될 수 있는 프로브 팁에서 신호 활동의 퍼센티지와 파형 처리량(throughput)의 증가는 더 최근의 디지털 오실로스코프 디자인의 목표가 되었다. 참조문헌으로 인용된 "빠른 포착 시스템을 사용한 디지털 오실로스코프를 위한 느린 표시 방법(Slow Display Method for Digital Oscilloscope With Fast Acquisition System)"에 대한 메도우(Meadows et al.)의 미국 특허 제 5,412,579호는 포착물(acquisitions)이 교차의(또한 "핑-퐁잉(ping-ponging)"으로 알려진) 표시 버퍼(buffers)로 합성되는 오실로스코프 시스템을 설명하며, 따라서 하나의 표시 버퍼의 내용이 표시될 데이터의 소스(source)로서 사용되는 동안, 다른 하나의 표시 버퍼는 더 많은 데이터를 모으고 합성하는데 사용된다. 그러나, 이 특허에서 설명된 디자인의 느린 표시장치는 픽셀 당 단지 싱글 비트의 휘도 데이터를 제공했고 따라서 아날로그 같은 그레이 스켈링, 즉, 가변 휘도, 능력은 없었다.

더 큰 수의 파형을 처리하는 능력은 디지털 오실로스코프에서 크게 요구되는 특징이다. 참조문헌으로 인용된 "개선된 듀티 사이클을 가진 신호 모니터링을 위한 디지털 오실로스코프 설계(Digital Oscilloscope Architecture For Signal Monitoring With Enhanced Duty Cycle)"에 대한 에쓰리지(Etheridge et al.)의 미국 특허 제 5,530,454호는 각 파형 기록(record)이 짧고 트리거 이벤트(trigger events)의 주파수가 충분히 높은 경우, 초 당 400,000 파형까지 포착할 수 있는 오실로스코프를 설명한다. 이 오실로스코프는 대략 6%에서 99% 가깝게 변하는 "활동적인 시간" 퍼센티지를 갖고, 시간기준 설정(timebase settings), 턴 온된(turned on) 채널(channel)의 수 그리고 트리거 이벤트 이용가능성(availability)에 의존하는 아날로그 오실로스코프 성능(performance)에 얼마간 필적한다.

에쓰리지 '454 특허에서 설명된 설계의 속도는 2개의 래스터 메모리를 사용함으로써 달성되는데, 하나는 포착 시스템에서 다른 하나는 표시장치 시스템에서 사용된다. "래스터 포착 메모리"로서 언급되는 이들 래스터 메모리의 첫번째에는 포착된 파형이 거의 일정하게 공급된다. 대략 그들이 고속 포착 래스터라이저 및 유사하게 빠른 이미지 콤바이너(image combiner)에 의해 포착되는 것 만큼 빠르게 이들 파형은 래스터화되고 이 래스터 포착 메모리로 합성된다. 많은 파형이 합성된 후에, 픽셀 래스터 포착 메모리 당 싱글 비트의 내용은 픽셀 표시장치 래스터 메모리 당 멀티 비트로 전송되며, 이것은 앞서 표시된 데이터와 결합된다. 그 표시장치 래스터 메모리의 내용이, 상기 설명한 것과 같이, 디지털 지속성 제어를 받게 되며, 그 때문에 각 픽셀의 휘도가 시간이 지남에 따라 쇠퇴된다.

아날로그 오실로스코프에 어느 정도 경험을 가진 특별한 사람들, 즉, 많은 사용자를 위해서, 가변 밝기는 관찰되고 있는 신호의 활동에 대한 정보를 편리하게 전달한다. 이들 사용자의 대다수는 아날로그 오실로스코프의 움직임을 닮은 어떤 움직임을 매우 좋아했다. 예를 들면, 아날로그 오실로스코프는 수평 소인 기간(horizontal sweep interval) 동안 수직 편위(vertical excursions)를 발생하여 프로브 팁에서 신호 활동의 실 시간 화상(real-time picture)을 제공하기 때문에, 아날로그 오실로스코프는 본래부터 그들이 생성하는 선의 기울기(slope)의 역 함수(inverse function)로서 표시장치의 밝기를 변하게 하는 경향이 있다. 이것은 CRT의 캐소드 전자총(cathode electron gun)이 "밝기" 제어의 설정에 의존하는 전자의 일정한 공급을 발생하기 때문에 생기며, 시간의 단위(unit)에서 커버(cover)되는 궤도(trajectory)의 길이는 임의의 특별한 소인 속도와 관련된 x 축 거리에 의해 최소로 결정되지만, 임의의 및 모든 y 축 편위에 의해 증가된다. y 축 편위는 대응하는 x 축 거리의 큰 배수가 될 수 있으며, 따라서 일정하게 이용 가능한 전자 빔 에너지(beam energy)는 이 더 긴 거리에 걸쳐 퍼져 있는 큰 요인(factor)에 의해 감소될 수 있다. 따라서, 아날로그 오실로스코프는 본래부터 그들이 그 선의 기울기의 역 함수로서 그린 선의 밝기를 변화한다.

많은 파형 처리량을 가진 디지털 오실로스코프 또는 아날로그 오실로스코프의 더 많이 요구되는 또 다른 특징은 다른 상태로 반복되는 신호에서 발생하는 때때로 중단되는 신호 변칙을 검출하는 능력이다. 때때로 중단되는 신호 활동의 어떤 종류(certain classes)를 검출하도록 디자인된 특별한 트리거 모드(modes)가 최소한 없는 더 오래된 디지털 오실로스코프는 낮은 "활동적인 시간"을 사용하여 있을 것 같지 않고 때때로 중단되는 신호 활동을 관찰한다. 아날로그 오실로스코프는 이 때때로 중단되고 변칙적인 신호 움직임의 존재를 나타내는 희미한 자취(faint trace)를 보여줄 것이다. 물론, 신호가 너무 많이 중단된다면, 자취의 밝기가 너무 희미해서 오실로스코프의 동작자(operator)가 자취를 완전히 잃어버릴 수 있다.

때때로, 트리거 속도는 포착과 래스터화 회로의 최대의 이용을 방해하는 방식으로 변화할 수 있다. 바라는 것은 이 고속과 고용량 포착과 래스터화 장치가 낮은 빈도 입력 트리거 속도의 존재에도 이들 느린 트리거와 관련된 데이터를 포획할 높은 확률을 유지하는 동시에 적절하고 효율적인 방법으로 동작할 수 있는 것이다.

본 발명에 따르면, 이 고속과 고용량 포착과 래스터화 장치를 낮은 입력 트리거 속도의 존재에도 적절하고 효율적인 방법으로 동작할 수 있게 하는 방법이 제공된다. 다음 트리거의 발생을 위한 대기 기간의 기대되는 기간이 변화가능한 요소, 예를 들면, 5, 10 또는 15에 의해 초과되는 경우, 현재의 포착 처리는 종료되고 결과는 래스터화가 정상적으로 완료하도록 허락된 후에 전달된다.

먼저 도 1을 참조하면, 도 1은 포착 메모리와 래스터화 영역(200)을 통해 본 발명에 따른 오실로스코프의 표시 영역(300)으로 이동하는 포착된 데이터의 흐름에 대한 간단한 블록도이다. 수직 스켈링과 수직 오프셋 함수는 디지털화하기 전에 적용되고, 이 도면에서는 직접 보여지지 않지만, 오히려 포착 처리(10)의 일부이다. 처리 제어기(180)의 지휘 하의 트리거 회로(15)는 입력 신호와 다른 기준(도시되지 않은)을 모니터(monitor)하고 트리거 조건의 만족 발생을 포착 회로(10)와 처리 제어기(180)로 전달한다.

처리 제어기(180)는 도 1에 도시되지 않고 아래에서 논의될 몇 개의 선택적인 과정(optional processes)을 포함한, 포착과 래스터화 과정의 모든 것을 제어하도록 허락하는 상태 기계(state machines)와 타이머(timers)를 포함한다. 보여지 는 것과 같이, 처리 제어기(180)는 트리거(15)와 포착 회로(10) 뿐만 아니라 포착 메모리와 래스터화 영역(200)의 거의 모든 부분(part)으로부터 다양한 신호를 받고, 그곳들로 정보와 명령(command)을 보낸다. 처리 제어기(180)는 데이터가 준비된 경우 래스터 결합기(80)에 통지한다. 처리 제어기(180)는 트리거 회로(15)를 모니터하고 적절한 시간, 즉, 래스터화할 포착물이 충분히 있는 경우 또는 새 데이터가 표시장치(110)에 도착할 예정인 최종의 표시장치 업데이트 또는 처음 트리거로부터 너무 많은 시간이 경과한 경우에 포착 회로(10)와 래스터라이저(30)를 시작한다.

데이터가 표시장치(110)에 도착할 예정인 경우, 처리 제어기(180)는 휘도 매핑(50)을 시작하고 다음에 DMA 회로(70)를 시작한다. 아래에서 더 상세하게 논의 되는 것과 같이, 처리 제어기(180)는 또한 포착 중지(aborts)가 필요한 경우를 결정하고, 트리거 위치 계산기(trigger position calculator)가 실행하도록 하고, 중단점을 계산한다.

포착 처리(10)의 출력으로서, 전압 대 시간 데이터 어드레스 쌍(voltage-versus-time data-address pairs)은 포착 메모리(20)에 저장된다. 포착 메모리(20)는 512K 샘플 길이까지 2개의 파형 기록을 유지할 수 있고, 또는 768 개의 샘플을 각각 포함하는 짧은 파형 기록을 256 개까지 유지하도록 분할될 수 있다. 각 샘플 위치(location)는 256 개의 가능한 전압 크기 레벨 중의 하나를 정의하는 8 비트 정보를 포함한다. 이들 전압 크기 레벨 중에서 200은 픽셀 당 21 비트 200x500 포착 래스터 메모리(40)의 각 열에서 200 픽셀 위치 중의 하나에 대응 한다.

각 포착 메모리와 래스터화 영역(200)은 초 당 100,000 개의 파형 기록을 포착할 수 있고, 각 기록은 500 데이터 포인트를 포함하며, 각 데이터 포인트는 1ns의 기간에 포착되고, 하나의 포착 당 전부 500ns가 필요하다. 다수의 포착 메모리와 래스터화 영역(200), 특히 2개 또는 4개는 하나의 오실로스코프 채널 상에 이용 가능한 전체 처리량이 2배 또는 4배가 되도록 함께 상호 배치(interleave)될 수 있다. 표시장치 영역(300)의 래스터 결합기(80)는 이들 다수의 포착 메모리와 래스터화 영역(200)의 출력을 표시장치 영역(300)에서 함께 본래 상태로 다중화(multiplex)할 수 있다.

바꾸어 말하면, 하나의 채널보다 많은 채널이 하나의 포착 메모리와 래스터화 영역(200)으로 다중화될 수 있다. 그리고 래스터 결합기(80)의 다른 버전(alternative version)은 이들 다수의 채널을 더 적은 포착 메모리와 래스터화 영역(200)으로부터 역다중화할 수 있으며, 표시장치 래스터 메모리(90과 100)의 각 픽셀 위치에서 특별한 "태그(tag)" 비트의 사용을 통해 래스터 표시장치(110) 상에서 이들 다수의 채널을 분리된 채널로서 표시되도록 할 수 있다. 태그 비트는 채널이 우선 순위가 매겨지도록 또는 "계층적(layered)"이 되도록 허용함으로써, 둘 또는 그 이상의 채널이 겹치는 경우, 위에 하나의 휘도만이 표시되도록 한다. 선택적으로, 채널이 겹치는 경우 만일 그렇게 요구된다면, 둘 또는 더 많은 채널로부터의 휘도는 함께 합해질 수 있다.

래스터 결합기(80)는 또한 휘도 변화를 컬러 변화로 변형하도록 될 수 있으 며, 필요하다면, 적절하고 협력적인 변화가 표시장치 래스터 메모리(90과 100)와 래스터 표시장치(110)에서 이루어진다.

다음 도 2를 참조하면, 간단하게 하기 위해서, 처리 제어기(180)로부터의 클록(clock)과 타이밍(timing) 신호 그리고 제어 신호가 이 도면에 도시되지 않는다. 래스터화 처리(30)는 어드레스 제어기(31)에 의해 발생되는 어드레스에 따라 포착 메모리(20)로부터 적절한 샘플을 액세스(access)한다. 어드레스 제어기(31)는 구획 당 시간 설정(time-per-division settings)을 수신하고 테이블 1(Table 1)에 도시된 정보의 부분으로 미리 프로그램된다. 구획 당 그들 시간 설정을 어드레스로 변환하는 것이 가능하며 어드레스는 각 픽셀을 위한 휘도의 결정에 포함될 포착 깊이와 압축 폭의 요구된 결합을 반영한다. 테이블 1의 나머지 내용은 처리 제어기(180)에 알려져 있다.

연속하는 샘플 오프셋과 버퍼 선택 정보를 데이터 버퍼(32)로 제공하는 동안, 어드레스 제어기(31)는 처리 제어기(180, 도 1에 도시된)에 의해 직접적으로 포착 데이터를 페치(fetch)한다. 어드레스 제어기(31)는 또한 각 열의 끝을 식별함으로써 카운터 블록(36, counter block)은 적절하게 래치(latch) 및 리셋(reset)될 수 있다. 사실상, 이들 제어가 데이터 파이프라인(pipelines)의 옆을 따라 통과함으로써 제어는 데이터의 흐름을 따라간다. 래스터 업데이트 하는 것이 압축 처리보다 더 오래 걸리는 경우, 압축 처리는 현재의 압축 동작의 끝에서 일시 중지된다.

테이블 1은 다른 구획 당 시간 설정을 위해 사용되는 값을 포함한다. 테이 블 1에 도시된 가장 왼쪽 열은 참조(reference)가 특별한 행과 특별한 행이 포함한 데이터의 셋(set)을 허용하는 인덱스 번호(index number)를 포함한다. "구획 당 시간(Time-Per-Division)"인 다음 열은 본 발명을 실시한 제1 오실로스코프의 모든 수평 설정을 위한 엔트리(entry)를 포함한다.

"카운트(Count)" 열은 대응하는 "구획 당 시간" 설정에서 각 래스터화 처리 에 대한 입력으로서 얼마나 많은 포착 기록이 사용됐는지를 나타낸다. 동일한 시간 동작(아래에서 더 설명됨)에서, 각 래스터화 주기(cycle) 동안 256 개의 기록 중에서 1 개만이 처리된다. 그러나, 메모리에서의 버퍼 수 256 개는 단지 비교할 수 있는 비 동등한 시간(non-E.T.), 인덱스 #9, 구획 당 50 ns에서의 버퍼수 128 개의 2 배이다. "사이즈(Size)" 열은 이 설정에 의해 각 래스터화 기록에 얼마나 많은 데이터 포인트가 저장되는 지를 나타내며, 한편, "사용된(Used)" 열은 래스터화를 수행하는데 있어서 얼마나 많은 데이터 포인트가 실제로 사용되었는 지를 나타낸다.

"동등한 시간 또는 삭제(E.T. or Decimation)" 열은 포착 하드웨어(hardware)에 의해 수행될 삭제(효과적으로 "버리는 것(throwing out)") 또는 "동등한 시간(equivalent time)" 채우는 것(filling-in)의 양에 관한 정보를 포함한다. 동등한 시간 샘플링은 다수의 포착을 통해 효과적으로 데이터를 포착하기 위한 기술이며, 이 기술은 포착 하드웨어가 수행할 수 있는 것보다 실제적으로 더 빠른 샘플 비율(rate) 또는 소인 속도에 대응한다. 동등한 시간 샘플링에 의해 생성된 포착 기록에서, "연속적인" 데이터 포인트의 비 연속적인 포착에 의해 생성된 포착 기록의 가정의 본질(hypothetical nature)과 이 기록을 생성하도록 샘플된 파형이 완전하게 반복되지 않을 수 있다는 사실로부터 초래되는 변칙이 나타날 수 있다.

다음 마지막 열인 "확대하다/압축하다(Expand/Compress)" 열은 래스터화 처리 동안 수행될 압축 또는 확대의 양에 관한 정보를 포함한다. 이들 요소(factors), 확대와 압축, 선행 열로부터의 그것들, 그리고 동등한 시간 채우기 또는 삭제 등의 결합이, 샘플이 포착 메모리(20)에서의 기록에 기여하는 것과 마침내 샘플이 포착 래스터 메모리(40)로 보내진 래스터화 결과에 영향을 주는 것을 결정한다. 싱글 채널 모드에서 동작하는 싱글 포착 메모리와 래스터화 영역을 위해서, 실 시간의 6%가 포착하는데 소비되는 반면, 대조되는 94%는 포착된 포착물을 처리하는데 소비된다.

인덱스 #9 행인, 구획 당 50 ns 시간 행은 가장 빠른 실 시간 설정을 포함한다. #9 행 위의 모든 행인, 구획 당 50 ns 보다 더 빠른 구획 당 시간 설정을 가진 행은 동등한 시간 샘플링의 사용을 요구한다. 즉, 합성의 데이터 기록을 만들도록 각 기록으로부터 단지 몇 개의 데이터 포인트의 사용과 다수 기록의 수집(collection)을 요구한다. 예를 들면, #0 행에서 구획 당 200 ps는 각 250 포착물로부터 단지 2 데이터 포인트만을 사용하여 달성된다. 오실로스코프는 나노초(nanosecond) 마다 한번씩 샘플을 포착하며, 따라서 기록 당 단지 2 개의 데이터 포인트만이 하나의 기록의 시간 프레임(frame) 내에 있다. 수평 시간축(timebase) 상의 구획 당 200 ps와 표시 당 10 구획에서, 각 표시는 사이드(side)로부터 사이드까지 단지 2 나노초이다. 표시 당 500 기록, 각 250기록으로부터 2 개의 샘플을 결합함으로써 하나의 동등한 시간 이미지(image)로 합성될 수 있다.

인덱스 #9 아래의 행에서, 삭제는 기록 길이를 제한하기 위해 사용되고 압축은 기록에 포함된 포인트에 의해 스크린 상에 차지된 거리를 짧게하기 위해 사용된 다. 예를 들면, 구획 당 500 ms에서, 10 구획의 넓이 스크린은 5 초를 표시한다. 나노초 당 하나의 샘플인 샘플 비율에서, 5조(billion) 샘플은 5초 동안 이용 가능하다. 10,000에 의한 삭제는 500,000 개의 데이터 포인트가 수집되는 것을 허용한다. 1000의 압축 요소를 사용하여 500,000 데이터 포인트를 압축하는 것은 표시 당 500 포인트와 구획 당 50 포인트를 생성한다.

다시 도 2를 참조하면, 어드레스 제어기(31)에 의해 특정화된 포착 메모리(20)로부터의 데이터는 데이터 버퍼(32)로 전송된다. 데이터 버퍼(32)가 전체 64x16 바이트(bytes)의 데이터를 유지할 수 있는 동안에, 데이터 버퍼(32)는 실질적으로 16 ns 마다 단지 8 바이트를 동시에 수신한다. 데이터 버퍼(32)가 포착 데이터 8 바이트 한 셋(set)을 샘플/벡터 변환기(sample to vector converter, 33)로 전달하는 동안, 다른 8 바이트가 포착 메모리(20)로부터의 다음 전송에 의해 채워지고 있다. 16 ns 당 8 바이트는 포착된 데이터의 싱글 샘플 포인터 당 액세스 시간의 2 ns의 평균과 같다.

포착 메모리(20)로부터의 8 비트 데이터는 256 개의 수직 전압 레벨을 정의하고, 한편 포착 래스터 메모리는 200 픽셀을 포함하는 수직 열을 가진다. 그러므로, 56 개의 특별한(extra)전압 레벨이 200 수직 픽셀 위치의 어느 것과도 대응하지 않는 8 비트 출력에 의해 정의된다. 물론, 28개는 표시장치 스크린에 대응하는 200 수직 픽셀 위치의 버텀(bottom)의 아래(below)의 전압을 표시하고 28개는 스크린의 탑(top)이며 200 수직 픽셀 위치의 위(above)에 있는 전압을 표시한다. 스크린은 일반적으로 표시장치의 8 수직 구획을 정의하는 9 수평 라인을 가진 격자선(graticule)을 표시하며, 각각은 포착 래스터 메모리(40)의 각 열에서의 200 픽셀의 25로부터 데이터를 수신할 것이다. 아래에서 더 설명될 것과 같이, 1:2(one-to-two) 수직 확대는 이 데이터가 실제로 스크린에 도작하기 전에 발생할 것이므로, 결국 표시장치의 각 수직(그리고 수평) 구획은 50 픽셀에 대응할 것이다.

아래에서 더 설명될 것과 같이, 28 개의 탑(top)과 28 개의 버텀(bottom) 값은 각 열의 200 픽셀에 직접적인 영향을 주지 않는 반면에, 그들은 현재 열의 200 픽셀에 영향을 줄 그들 벡터의 기울기를 결정하는 계산에 사용되고 있음으로써 간접적인 효과를 발휘한다. 벡터의 기울기 계산에 영향을 주는 것은 그 벡터의 픽셀이 수신할 증가한 휘도 값에 효과를 발휘한다.

28 개의 탑과 버텀 값은 또한 하나의 다른 효과를 가진다. 만일 "클립/스크린(clip-to-screen)" 기능(function)이 활발하다면, 모든 현재의 벡터는 탑 28 또는 버텀 28 수직 위치에 있다. 즉, 현재 열의 모든 포인트는 한 방향 또는 다른 방향에서 스크린의 밖에 있으며, 특별한 태그 비트가 포착 래스터 메모리(40)의 첫번째 또는 200버째 위치에 그 상태를 표시하도록 설정될 것이다.

도 2를 계속 참조하면, 샘플/벡터 변환기(33)는 각 벡터 탑과 버텀 신호를 생성하는 것과 관련하여 3개의 샘플 데이터 포인트, N, N-1 및 N-2를 검사한다. 만일 모든 신호 데이터가 단조(monotonic)였다면, 2 데이터 포인트로 충분하게 된다. 그러나, 데이터에서 굴곡(inflection) 포인트를 마주칠 가능성은 3 포인트의 사용을 필요로 한다. 샘플/벡터 변환기(33)는 Hi와 Lo 신호를 절대 값 감산기(absolute value subtractor, 34)로 전달한다. Hi와 Lo 신호는 각 8 비트 데이터 샘플에 의해 잠재적으로 정의된 값의 최대 범위(full span)로부터 얻어지기 때문에, Hi와 Lo 신호는 255 수직 증가의 최대 차이(maximum difference)를 가질 수 있다. 절대 값 감산기(34)는 수직(또는 전압) 변화 값, dV를 생성하고 이것은 룩 업 테이블(look-up table, 35)로 전송된다. 룩 업 테이블(35)은 수직 변화 값, dV를 사용하여 현재의 벡터를 위한 적절한 가중 값 W를 찾아낸다. 현재 설명된 구현에서, W는 0부터 31까지의 값을 가질 수 있다. 일반적으로, W는 역함수 관계(inverse relationship) dV/dT를 유지하는 값을 가진다. 구획 당 특별한 시간 설정을 위해서, dT는 래스터화될 픽셀의 각 열에 의해 표시되는 거리에 일정한 관계를 가질 것이다. W가 어떻게 계산되는 지에 대한 더 상세한 정보를 위해서, 참조문헌으로 인용된 "디지털적으로 압축된 파형의 계조된 표시장치(Graded Display of Digitally Compressed Waveforms)"에 대한 시걸(Siegel et al.)의 미국 특허 제 5,550,963호를 참조하라.

샘플/벡터 변환기(33)는 또한 탑과 버텀 신호의 쌍을 200 카운터 블록(36)으로 전달한다. 이들 신호는 부호없는(unsigned) 벡터의 길이를 현재 샘플 데이터 포인트의 결과로서 얻도록 정의하는 1부터 200까지의 값을 각각 정의한다. 정의된 영역에서의 각 카운터는 룩 업 테이블(35)의 벡터 가중 값 출력인, W의 값에 의해 증가된다. 하나의 데이터 포인트와 관련된 전압 크기 데이터의 8 비트가 래스터화의 처리 동안 잠재적으로 큰 확대를 겪는다는 것이 지적되야 한다. 특정화한 위치가 선행 데이터 포인트에 의해 특정화된 위치로부터 멀리 떨어져 전체 수직 스크린 까지 될 수 있기 때문에, 200 픽셀 만큼 모두는 하나의 포착된 데이터 포인트의 벡터화의 결과로서 업데이팅을 요구할 수 있다. 19 비트 카운터와 4 태그 비트가 있기 때문에, 그리고 이들은 더 뒤에 200 픽셀 위치의 각각에 정보의 21 비트로 압축되기 때문에, 8 비트의 싱글 데이터 포인트를 위한 전체 래스터화 처리는 21 비트 포착 래스터 메모리(40)에서의 4,200 비트 만큼의 수의 상태(status)에 영향을 줄 수 있다. 그러므로, 포착 메모리와 래스터화 영역(200)의 파형 처리량을 불필요하게 방해하는 것 및 전체 디지털 오실로스코프(그러한 영역의 제한된 수의 이용 가능성이 주어진)의 그것으로부터 이 데이터 확대를 유지하는 것이 중요하게 된다.

이제 도 3을 참조하면, 200 카운터 블록(36)과 래치(37)가 그들의 입력및 출력과 함께 자세하게 도시되어 있다. 도 3의 왼쪽 편 부분은 200 4 비트 채널 태그 레지스터(36B)의 뱅크(bank)이다. 도 3의 중앙 부분은 200 19 비트 카운터(36A)의 어레이(array)이다. 카운터 블록(36)에서 카운터의 19 비트 길이는 다른 응용(application)에서 이 같은 회로의 사용과 호환성을 위한 부분에서 선택된다. W의 최대 값이 31이고, 2¹⁹/31 = 16912 이기 때문에, 이 깊이로부터 결과된 최대 압축 요소는 16,000 이다.

탑과 버텀 입력 신호는 각각 8 비트 길이이고 200 19 비트 카운터의 하나를 식별한다. 가중값 W는 탑과 버텀에 의해 정의된 벡터에서의 각 19 비트 카운터가 증가되도록 됨으로써 0부터 31까지의 값을 특정화한 5 비트 신호이다. 도 3의 오른쪽 편 부분은 200 23 비트 래치(37)의 뱅크이다. 이들 200 23 비트 래치(37)가 200 19 비트 카운터(36A)의 어레이와 200 4 비트 채널 태그 레지스터(36B) 양쪽의 내용을 출력을 위해 유지하는 동안에 이들 레지스터와 카운터는 클리어(clear)되고 다음 열의 데이터를 누적하도록 사용된다. 이 카운터의 어레이는 구현하기 위해 상대적으로 많은 비용이 들며 일반적으로 샘플 데이터가 포착 메모리로부터 액세스 될 수 있는 것 보다 더 늦은 비율(rate)에 의해 벡터를 얻을 수 있다. 이들 카운터와 함께 래치(37)를 포함하는 것에 의해, 다음 열을 카운터로 끌어들이고, 그 때문에 이 자원(resource)을 충분히 활용하지 못하는 것을 피하는 동안 현재의 열을 업데이트하는 것이 가능하다.

200 23 비트 래치(37)의 뱅크에서 휘도 데이터 19 비트는 래스터 어드레스 발생기(45)에 의해 제공된 어드레스에 따라, 읽기-수정-쓰기(read-modify-write) 동작의 시리즈(series)에서, 가산기(38)에 의해 포착 래스터 메모리(40)의 적절한 열의 현재의 내용에 가산된다. 채널 태그의 4 비트는 같은 읽기-수정-쓰기 동작 동안, 포착 래스터 메모리(40)로부터 대응하는 비트와 함께 논리합(OR-ed)된다. 하나의 포착 메모리와 래스터화 영역(200)으로 다중화된 채널의 수를 설명하기에 충분한 채널 식별 비트(channel identification bits)는 휘도 설명 특성(capability)의 MSB's를 희생함으로써 21 비트 픽셀로 채워(pack)진다.

우선순위 코딩(priority coding)이 채널 겹침의 영역에서 휘도를 결정하기 위해 사용되는 경우, 채널 당 처리량은 더 낮아지지만, 필요한 동적인 범위는 더 작아진다. 가장 나쁜 경우는 겹친 영역이 4 채널(표시될 휘도를 결정하는 채널의 우선순위 대신)에 대해 모두 합쳐질 때 발생한다. 휘도 정보를 이용 가능한 17 비 트가 있고 겹쳐지는 휘도는 가산하기 때문에 그들은 곧 포화된다. 최대의 휘도 업데이트 가중값인 W가 31이기 때문에, 포화를 발생할 수 있는 업데이트의 가장 작은 수는 2¹⁷/31 = 4338이다. 초 당 100,000 파형을 포착하는 경우, 4338 포착물 마다 업데이트를 필요로 하는 것은 초 당 23 시간의 최소 요구된 업데이트 비율을 의미한다. 표준 업데이트 비율이 초 당 30 시간에서 60 시간 사이일 것이기 때문에, 이 요구는 대개 쉽게 만족될 것이다. 채널 식별은 휘도 특성의 MSB's를 버린 21 비트 픽셀로 채워진다. 하나의 포착 메모리와 래스터라이저 영역(200)에서 래스터화된 다수의 채널을 처리하기 위해 필요한 비트만이 희생된다.

포착 래스터 메모리(40)는 픽셀의 200x500 어레이를 지원하도록 268K 바이트의 메모리를 요구한다. 이 메모리의 8 바이트는 동시에 액세스할 수 있다. 그러므로, 각 액세스는 3 픽셀(소용없는 1 비트를 가진)의 각각을 위한 데이터 21 비트를 포함한다. 200 픽셀의 열은 각 3 픽셀의 67 액세스를 요구한다. 따라서, 8(바이트/액세스) x 67(액세스/열) x 500(열/표시장치) = 268K(바이트/표시장치).

이제 도 4를 참조하면, 실제로 구성된 실시예에서, 하나의 크게 결합된 포착 메모리(20, 40)에서 포착 메모리(20)와 포착 래스터 메모리(40)를 결합하는 것이 효과가 있음이 발견된다. 또한, 이제까지 논의에서는, 설명이 종래의 전압 대 시간, 또는 "YT" 표시장치로 제한되어 있었던 반면에, "XY", "XYZ"와 같은 다른 모드가 하나의 전체 디자인으로 집적될 수 있다는 것이 도 4에서 보여질 수 있다. 어드레스 소스 선택기(address source selector, 46)는 256x16 램(31A)과 2x8 포인터 확장(pointer extension, 31B)로서 여기에 도시된 어드레스 제어기(31, 도 2의)의 두 부분과 래스터 어드레스 발생기(45)뿐만 아니라, 어드레스 소스 선택기(46)의 소스 중의 하나로서 ET/XY/XYZ 에드레스 제어기(41)를 가진다. 포인터 확장은 65536 버퍼보다 큰 하나의 싱글 버퍼를 래스터화하기 위해 제공된다. 래스터화 처리는 많은 작은 버퍼나 하나의 큰 버퍼 또는 그 사이의 어떤 것 상에서 동작하기 때문에, 램이 가진 쓸모없는 공간 대 길이 그리고 한번에 래스터화될 수 있는 수에 의존해서 트레이드오프(tradeoff)가 생긴다.

도 2에서 상기 논의됐던 것과 함께 도 4에서 도시된 것에 관련된 처리를 게속하면, 샘플 프로세서(33')는 샘플/벡터 변환기(33)에 대응한다. 도 4는 도 2에서 만들어진 Hi와 Lo 신호 및 탑과 버텀 신호 사이의 차이를 표시하지 않지만, 버텀 신호는, 자신의 다른 입력으로 "선택된 A/D 데이터(selected A/D data)"를 가지는 다중화기(multiplexer, 44)를 통해 어드레싱 소스 ET/XY/XYZ(41)로의 잠재하는 입력(potential inputs) 중의 하나임을 표시한다. 선택된 A/D 데이터는 XY와 XYZ 모드에서 사용되며, 데이터 프로세서, 포착 데이터 버퍼, 델타 대 휘도 맵(delta to intensity map) 그리고 포착 큐 포인터(acquisition queue pointers)는 XY와 XYZ 모드에서 사용되지 않는다. 델타 대 휘도 맵(34, 35)과 카운터 블록(36)은 동등한 시간(ET) 동작 동안 사용되지 않는다.

도 2에서 도시된 가산기(38)는 21 비트 포화한 가산기의 3가지 예로서 도 4에서 더 상세하게 도시된다. 포화한 가산기는 오버플로(overflow)하거나 MSB 캐리(carries)를 생성하지 않지만, 대신에 가산기가 가득차게 되는 경우 모두 최대 값 1로 존속한다. (결합된)포착 메모리(20, 40)에 대한 리드(read)와 라이트(write) 액세스는 각각 16 ns가 소요되고 64 비트 넓이이다. 그러므로, 읽기-수정-쓰기 주기는 32 ns 마다 3 개의 21 비트 픽셀 상에서 수행될 수 있다. 이것은 픽셀 업데이트 당 10.67 ns의 평균 시간이다. 따라서, 한 열에서 200 픽셀 모두를 업데이트하기 위해 걸릴 수 있는 가장 긴 시간은 67x32 ns 또는 2.144 μs이다. 만일 각 열을 위한 입력 데이터가 포착 메모리(20)로부터 134x8/7=154 데이터 포인트를 포함한다면, 포착 래스터 메모리(40) 업데이트 시간은 래스터화 속도를 제한하지 않을 것이고 래스터화 처리 속도 자체는 한계 요소가 된다. (결합된)포착 메모리(20, 40)는 16 ns 마다 병렬로 8 바이트를 제공하도록 액세스될 수 있기 때문에, 포착 파형 데이터가 처리될 수 있는 것보다 8 배 더 빠르게 포착 파형 데이터를 읽는 것이 가능하다. 데이터 버퍼(32)가 병렬 프로세싱을 위한 128 8 바이트 포착 세그먼트(segments)를 지지할 수 있기 때문에, (결합된)포착 메모리 대역폭(bandwidth)의 87.5%가 래스터화 처리의 출력을 가진 포착 래스터 메모리를 업데이트하기 위해 이용할 수 있다.

이 디자인에서와 같이, 만일 열 당 픽셀의 수가 200(M=200 픽셀/열)이면 그리고 각 픽셀을 업데이트하는데 요구되는 평균 시간이 10.67 ns(P=10.67 ns/픽셀 업데이트)이면, 래스터러이저의 처리량 속도는 2.134 μs/열(M*P=2.134 μs/열)이다. 만일, 하나의 새로운 데이터 포인트에 기초한 벡터를 얻기 위한 시간이 16 ns(D=16 ns/샘플 쌍)이면 그리고 포착 데이터의 하나의 샘플 쌍을 액세스하기 위해 요구되는 평균 시간이 2 ns(A=2 ns)이면, 포착 래스터 메모리를 업데이트하기 위한 이용 가능한 시간은 D-4 또는 14 ns이다. 따라서, 래스터라이저를 최대로 채워지게 유지해야 하는(트리거의 이용가능성이 충분하다고 가정하면), 열 당 포착 픽셀 N과 각 열 내의 압축 픽셀 C의 최대 결합 N*C는, N*C = (M*P)/(D-A), 또는 N*C = (2134ns/열)/14ns, 또는 N*C = 152.4 픽셀이다. 그리고, 만일 적절한 압축 요소 C가 알려져 있다면, N은 N＞152.4/C에 따라 계산될 수 있다. 이 효율 함수(efficiency function)는 도 4에 도시된 디자인에 명확하게 나타나는데, 여기에서 출력 대역폭과 입력 대역폭은 하나의 전체 메모리 대역폭을 공유하며, 즉 A는 D로부터 감산한다.

더 일반적인 효율 함수는 도 2와 관련하여 발생하며, 입력과 출력 대역폭은 서로 독립적이다. 그 경우에, C, P 그리고 M이 결정되면, 포착의 이상적인 수 N = (M*P)/(C*D)이다. 이 방법으로 오실로스코프 래스터라이저를 디자인하고 프로그래밍함으로써, 트리거의 수가 충분한 경우 모든 시간/구획에서 일정한 샘플/초 속도로 이미지를 스크린에 전달할 수 있다. 일정한 포착 비율을 유지하기 위해서, 래스터화의 싱글 패스(single pass)에서 사용되는 포착 버퍼의 2 배의 버퍼를 가지는 것이 중요하다. 이 방법에서, 포착은 현재 래스터화되고 있지 않은 버퍼로 계속될 수 있다. 이들 버퍼는 희망하는 기록의 수가 요구됐었다면 표시장치 업데이트 기한(deadline)에 시작한 래스터화와 함께 버퍼의 원형 큐(circular queue)로서 또는 선택적으로 요구되고 래스터화되는 2 개의 뱅크로서 배열될 수 있다.

도 1을 다시 참조하면, 200x500 픽셀 당 21 비트 포착 래스터 메모리(40)의 내용은 "맵된" 50을 거쳐 같은 평면의 (200x500) 차원을 가진 제2의 더 짧은 깊이 의 픽셀 당 4 비트 포착 래스터 메모리(60)로 맵된다. 이 더 짧은 픽셀 당 4 비트 포착 래스터 메모리(60)는 그럼에도 불구하고 200x500 픽셀 위치를 포함하지만, 각 픽셀은 그 픽셀과 관련된 픽셀 당 4 비트의 휘도 정보만을 가지며 따라서 휘도의 16 레벨만을 표시할 수 있다. 이 "매핑" 50은 16 휘도 레벨의 경계를 (단조롭게)정의하는 15 중단점의 사용에 의해 달성된다. 한 실시예에서, 매퍼(50)는 16 ns 마다 병렬로 3개의 21 비트 픽셀 값 입력을 처리하도록 구성된다. 이 접근법은 3개의 21 비트 픽셀 값의 16 ns 리드와 8 바이트 넓이 메모리로의 3개의 4 비트 픽셀 값 출력의 5 그룹(group)의 대응 16 ns 라이트 사이에 여러개의 파이프라인 지연(pipeline delays)을 요구한다. 매핑 동작이 포착 래스터 메모리(40)에 함께 저장된 데이터의 사용에 의존하기 때문에, 데이터를 전하는 것(exporting)은 그 제한된 대역폭의 전체 이용 시에 또 다른 제약이 된다. 매핑을 위한 데이터를 전하는 것은 각 표시장치 업데이트를 위해 대략 600 μs 또는 6 ms/30 ms를 사용한다. 이것은 래스터화 처리의 효율상 2% 드래그(drag)를 초래한다.

픽셀 당 짧은 4 비트 포착 래스터 메모리(60)는 DMA(direct memory access) 처리(70)에 의해 표시장치 영역(300)의 래스터 결합기(80)로 전달된다. 표시장치 영역(300)은 2 개의 표시장치 래스터 메모리(90, 100)를 포함한다. 이들 래스터 메모리는 또한 픽셀 당 4 비트로 될 수 있고, 또는 채널 식별과 컬러화를 위한 추가 비트를 포함할 수 있다. 4 개의 태그 비트는 4 개의 개별적인 채널 또는 채널의 16 조합까지 식별할 수 있다.

2 개의 표시장치 래스터 메모리(90, 100)의 하나(90)가 현재의 표시를 위한 데이터를 래스터 표시장치(110)로 전달하는 동안에, 그것의 내용은 또한 래스터 결합기(80)에 의해 픽셀 당 짧은 4 비트 포착 래스터 메모리(60)의 내용과 결합되고 있다. 처리의 출력은 다른 표시장치 래스터 메모리(100)에 저장된다. 표시장치(110)의 수직 귀선(retrace) 시간 동안, 2개의 표시장치 래스터 메모리(90, 100)는 기능적으로 교체(swap)되며, 래스터 결합기(80)의 입력과 래스터 표시장치(110)의 입력이 표시장치 래스터 메모리(100)에 제공되는 동안 래스터 결합기(80)의 출력은 그때에 반대편의 표시장치 래스터 메모리(90)에 저장된다. 래스터 결합하는 처리 동안에, 포착 래스터 메모리의 200 수직 위치는 2개의 표시장치 래스터 메모리(90, 100)의 400 위치로 확대된다. 간단한 실시예에서, 이것은, 비록 바란다면 라인 위와 라인 아래를 평균하는 것과 같은, 더 정교한 수단이 사용되겠지만, 데이터의 각 라인의 복제에 의해 달성된다.

하나의 구현에서 각 포착 메모리와 래스터화 영역(200)은 오실로스코프의 한 채널과 관련된 데이터만을 처리하는 반면에, 다른 실시예에서 다수의 채널로부터의 데이터가 하나의 포착 메모리와 래스터화 영역(200)으로 주입되는 것이 가능하다. 이것이 완료된 경우, 다른 채널로부터의 샘플은 각 "포착" 메모리 기록에 삽입되며, 따라서 특별한 채널로부터의 각 샘플은 데이터 기록에서 떨어진 일정하고 미리 결정된 수의 위치에 있다. 다시 아날로그 오실로스코프의 용어를 들어보면, 하나의 수평 시간축의 다중화된 사용에 의해 표시된 2 또는 그 이상의 신호의 "절단된(chopped)" 상태(view)를 갖는 것이 가능하며, 포착 메모리와 래스터화 영역(200)을 사용하는 이 방법은 "절단(chop)" 모드로서 언급된다. 다른 채널로부터 의 데이터가 절단 모드에 삽입되는 경우, 각각의 채널과 관련된 데이터는 각 픽셀과 관련된 특별한 비트로 래스터화 처리(40)에 의해 "태그(tag)"되며, 따라서 채널이 각 픽셀의 내용에 영향을 주는 것이 나중에 결정될 수 있다. 200 카운터 블록(36)에서 카운터의 일부인 19 비트외에 채널 태깅(channel tagging)을 위한 4 개의 특별한 비트가 있다.

상기 설명한 시스템에서 최대 처리량을 유지하기 위해서, 포착물은 일괄(batches) 처리된다. 필요한 속도로 래스터화 처리에 대해 일정하게 이용 가능한 포착 데이터의 흐름을 유지하기 위해, 평균 싱글 포착 래스터화 시간이 이전 포착의 끝으로부터 경과한 후에 다음 포착이 시작되어야 한다. 그러나, 다음 트리거가 발생할 때를 알 필요 없이 또는 심지어 발생할지 어떨지를 알 필요 없이, 포착은 데이터를 샘플링하고 그것을 포착 메모리로 이동시킴으로써 시작한다. 아직도, 포착 메모리와 래스터화 영역(200)의 목적은 모든 지각할 수 있는 방해없이 표시장치 영역(300)으로의 데이터 흐름을 유지하는 것이다. 그러므로, 만일 데이터를 계속 출력하는 능력이 행동의 방향에 의해 불가능하게 된다면, 래스터화 처리(30)는 트리거가 수신되는 것에 대한 막연히 기다림을 약속할 수 없다.

이 문제를 처리하기 위해서, 처리 제어기(180)는 다음 포착이 이용 가능하게 됐었지만 그렇게 하지 못한 후에 지나간 시간의 자취를 유지한다. 이러한 "늦은 트리거 기간(late trigger interval)"이 경과한 경우, 처리 제어기(180)는 트리거가 이미 수신되었는지를 알기 위해 트리거 회로(15)에 문의한다. 만일 트리거가 수신되었다면, 모든 이벤트에서 곧 완료될 포착을 포기하는 일은 없다. 그러나, 만일 트리거가 수신되지 않는다면 그리고 처리 제어기(180)가 그 문의에 응답한 트리거 회로(15)로부터 "트리거 수신된(trigger received)" 신호를 수신하지 못했다면, 처리 제어기(180)는 현재의 포착 처리를 "중지(abort)"하고 불완전한 결과를 휘도 매핑 회로(50)(만일 있다면, 비 선형도 정정 회로(130)를 거쳐)에 전송한다. 일반적으로 늦은 트리거 기간은 연속적인 포착 사이의 시간의 10 배 길이와 비슷하다. 이것은 일정한 분배를 가진 늦은 트리거가 시간의 90%에서 검출되는 것을 허용한다. 이 해답은 보통의 포착 지연에 늦은 트리거 기간을 합한 것과 거의 동일한 기간에 도착한 주기적으로 늦은 트리거의 존재라는 또 다른 문제를 발생한다. 거의 모든 이러한 트리거를 놓치지 않기 위해서, 늦은 트리거 기간은, 예를 들면, 보통의 포착 비율 수 10 배인 50%에서 150% 까지, 시간의 모든 주기를 넘어 랜덤(random)하게 변하도록 만들 수 있다.

픽셀 당 21 비트 포착 래스터 메모리(40)와 이 메모리에 데이터를 전달하는 높은 처리량 가변 휘도 래스터화 처리(30)의 깊은 통계적인 데이터베이스를 가진 상기 설명한 디자인은 종래 기술의 래스터라이저에서 보여지지 않은 인공 구조를 만든다. 특히, 포착 처리(10)로부터의 A/D 특이한 비 선형도(A/D differential non-linearity ; A/D DNL)이 표시장치(110)에서 볼 수 있게 되는 수평 줄무늬(banding)를 초래할 수 있다. 또한 시간축 선택이 동등한 시간 설정의 사용을 요구하는 경우, 시간 조합기 비 선형도(time interpolator non-linearities ; TINL)은 수직 줄무늬로서 표시장치(110)에 표시될 수 있다.

먼저 도 5를 참조하면, 비 선형도 정정 회로(130)는 픽셀 휘도 데이터가 포 착 래스터 메모리(40)로부터 휘도 매핑 처리(50)로 이동할때 이들 요소의 보상을 허락하도록 사용될 수 있다. 다음 도 6A와 6B를 참조하면, 각각의 픽셀 휘도는, 도 6A에 도시된 것과 같이, 곱셈기(multiplier, 131)를 사용하는 A/D 특이한 비 선형도와 곱셈기(132)를 사용하는 시간 조합기 비 선형도를 위한 정정 계수(correction coefficients)에 의해 연속적으로 곱해질수 있으며, 또는, 도 6B에 도시된 것과 같이, A/D DNL과 TINL 정정 계수는 곱셈기(133)에서 서로에 의해 곱해질 수 있으며 그 다음에 결합된 정정 계수가 곱셈기(134)에 의해 픽셀 휘도에 적용될 수 있다.

다시 도 5를 참조하면, 정정 계수는 정정 룩 업 테이블(150)에 의해 비 선형도 정정 회로(130)에 공급된다. A/D DNL과 TINL의 정정 계수가 양쪽다 하나의 픽셀 기준으로 변화할 수 있기 때문에, 정정 룩 업 테이블(150)은 도 2(필요하다면, 적당한 지연을 가진)에 도시된 래스터 어드레스 발생기(45)로부터의 래스터 어드레스에 의해 액세스된다. 선형도 정정이 실시되면, 휘도 매핑 회로(50)에 대한 입력은 도 5의 비 선형도 정정 블록으로 도시된 하나 또는 다른 것인, 도 6A의 곱셈기(132)의 출력으로부터 또는 도 6B의 곱셈기(134)의 출력으로부터 될 것이다.

정정 룩 업 테이블(150)을 필요로 하는 정정 계수는 요소에 의해 또는 내장된 기계 측정 소프트웨어(built-in instrument calibration software)에 의해 결정될 수 있다. 만일 DNL과 TINL이 기계의 나이와 온도에 따라 안정하면, 한 셋의 요소 결정 값이면 충분하다. 만일 안정하지 않으면, 개선된 정확성이 요구되는 경우 기계 신호 패스 보상 소프트웨어(instrument signal path compensation software) 가 사용자의 요구에 의해 측정해야 한다.

A/D DNL 보상 계수를 결정하는 것은 이상적인 사인파(ideal sine wave) 또는 어떤 다른 알려진 이상적인 파형을 A/D에 공급하고, 그것을 디지털화하고, 각 디지털화한 레벨을 위한 적중률(hit rate)에 대한 통계를 누적함으로써 달성될 수 있다. 파형이 각 전압 레벨에 있는 시간의 비율에 대해 요구되는 통계는 통계가 일치하도록 적당한 정정 계수를 결정하기 위해 이상적인 파형에 대한 알려진 통계와 비교될 수 있다.

시간 조합기 비 선형도를 위한 정정 계수를 결정하기 위해, 범위(scope)에 대한 비동기(asynchronous)의 첫번째 트리거가 트리거 회로에 공급되어야 하며, 적중의 분산의 히스토그램 프로파일(histogram profile)이 이상적으로 완벽하게 선형인 시간 조합기에 기대되는 일정한 평균 레벨과 비교된다. 또한, 적당한 보상 요소가 실제 데이터를 이상과 부합되게 만들어 낸다.

상기 설명된 래스터화 방법에 따라, 포착된 데이터의 선형 휘도 누적을 수행하는 것은 누적된 휘도의 일반적인 레벨이 누적된 포착물의 수에 정비례한다는 것을 의미한다. 이 래스터는 스크린이 업데이트되는 시간 마다 쇠퇴하거나 주기적으로 클리어된다. 만일 업데이트 사이의 시간이 일정하지 않으면, 이것이 다른 프로세서(processor) 활동, 다른 표시장치 활동 또는 데이터 독립된 래스터 복사(copying) 시간에 자주 기인하지 않을 수 있기 때문에, 누적된 포착 래스터 메모리 내용의 고정된 스켈링은 관찰할 수 있는, 비 신호 관련된 휘도 변화를 유도할 수 있다. 또한, 만일 지수 함수적인 쇠퇴(exponential decay)가 표시장치 업데이 트 사이의 누적한 포착 래스터 메모리 내용에 적용된다면, 상태 쿠오??(quo)에 도달할 때까지 맵에서의 전체 휘도의 초기 과도 구조(initial transient build up)가 될 것이다. 이들 효과는 모두 바라지 않는 인공 구조(artifacts)이며 이것은 제거되는 것이 바람직하다.

휘도 변화로의 포착물의 선형 누적은 래스터라이저 처리의 끝(end of the process)에서 가장 쉽게 생성되는 반면에, 사용자 시각(perspective)에서의 최상의 제시(presentation)는 더 비선형으로 되는 것이다. 예를 들면, 사용자가 때때로 가장 드문 사건에 강하게 집중되도록 해도 좋다면, 사용자는 모든 0이 아닌 픽셀(non-zero pixels)을 표시장치가 생성할 수 있는 가장 밝은 휘도에 맵되도록 원할 것이다. 양자 택일로, 픽셀 적중율(hit rates)의 어떤 영역(region)이 있을 수 있고, 대응하는 누적된 휘도가 있을 수 있으며, 사용자는 미묘한 차이가 포착된 데이터에 의해 영향받고 있는 주파수에서 미묘한 차이를 더 깨끗하게 구별하도록 이용할 수 있는 동적인 휘도의 완전한 범위(full range)로 맵하기를 원한다.

상기 목적의 셋 양쪽 모두는 전달 곡선(transfer curve)의 오프셋과 이득의 제어를 허용하는 사용자 제어 가능한 휘도 매핑 함수를 사용하여 어드레스될 수 있다. 사용자의 관점으로부터의 이러한 제어는 계조와 밝기로서 각각 나타난다. 전달 함수를 수정할 수 있는 수단은, 수단이 도 7 아래에 설명되고 도시된 것과 같이 구현되는 경우, 최대 픽셀 휘도 참조 값의 크기를 제어함으로써 그리고 매핑 함수를 만드는 15 개의 중단점 분수의 크기를 제어함으로써 수정할 수 있다. 15개의 중단점 각각은 최대의 픽셀 휘도 참조 값을 대응하는 분수 배(fraction times)에 곱함으로써 결정된다. 분수는 사용자가 변경할 수 있는 표준화된 전달 함수로 정의하고, 한편, 최대 픽셀 휘도 값은 포착 래스터 메모리에서 기대되는 데이터 누적을 위한 스켈링을 제공한다.

이제 도 5와 7을 참조하면, 휘도 매칭 처리(50)는 중단점 값에 의해 제어된다. 도 7은 바라는 방법에서 픽셀 당 비트 감소를 달성하기 위해 이들 중단점이 휘도 매퍼 회로에서 어떻게 사용되는 가를 표시한다. 15개의 중단점 값의 지정(assignment)은 픽셀 당 4 비트 매핑에 의해 생성되는 16개의 휘도 레벨의 경계를 결정한다.

도 7에 도시된 회로는 픽셀의 비트 카운트(count)를 감소하는 연속적인 근사값 디지타이저(successive approximation digitizer)와 같이 동작한다. 그러나, 먼저 21 비트 픽셀 휘도 워드(word)가 모든 태그 비트(any tag bit)를 제거하도록 정돈되야 한다. 만일 있다면, 태그 비트는 최상위비트(most significant bit ; MSBs)가 될 것이고 태그 비트 중에서 많아야 4개가 있을 것이기 때문에, 4개의 MSBs는 앤드 게이트(AND gates, 51)에 의한 4 비트 태그 마스크(mask)를 사용하여 논리곱(ANDed)된다. 태그 비트/값 테이블(TagBits/Value table, 59)는 왼쪽 열에 도시된 현재의 태그 비트의 수가, 입력 픽셀 휘도 값의 전부를 표시하는 17에서 21 비트를 생성하는 오른쪽에 도시된 16진 값(hexadecimal value)을 표시하는 비트에 의해 어떻게 마스크되는 지를 보여준다.

입력 픽셀 휘도 값은 중단점 8과 52에서 비교되며, 중단점 8은 마스크된 입력 픽셀 휘도 값으로 비트 수의 MSB에 대응하는 값, 즉 최대 입력 픽셀 휘도 값의 반을 가진다. 만일 입력 픽셀 휘도 값이 중단점 8의 값보다 크면, 맵된 4 비트 픽셀 휘도 값의 비트 3(MSB)은 1이 될 것이다. 반대로, 입력 픽셀 휘도 값이 중단점 8의 값보다 작으면, 맵된 4 비트 픽셀 휘도 값의 비트 3(MSB)은 0이 될 것이다. 유사한 방법으로, 입력 픽셀 휘도 값은 맵된 4 비트 픽셀 휘도 값(mapped-to 4-bit intensity value)의 비트 2를 결정하기 위해 입력 픽셀 휘도 값 범위 중에서 1/4과 3/4를 각각 표시하는 중단점 4 또는 중단점 12와 54에서 비교된다. 비교되는 값(compared-with value)이 1/4 또는 3/4 중에서 어느 것이 될 지는 이전 비교(52)의 결과에 의해 선택되는 다중화기(multiplexer, 53)의 출력에 의존한다.

유사하게, 처음 두 비교(52, 54)의 결과는, 입력 픽셀 휘도 값이 최대 입력 휘도 값의 1/8, 3/8, 5/8 또는 7/8을 각각 표시하는 중단점 2, 6, 10 또는 14와 56에서 비교되도록 다중화기(55)의 출력을 선택한다. 이 비교(56)의 결과는 맵된 4 비트 휘도 값의 비트 1이다. 이 처리가 중단점 1, 3, 5, 7, 9, 11, 13 또는 15 중에서 하나인 다중화기(57)의 출력을 사용하여 한번 더 반복되며, 이 출력은 처음 3개의 비교(52, 54, 56)의 결과에 의존하고, 이 출력은 비트 0의 상태를 결정하기 위해 입력 픽셀 휘도 값과 58에서 비교될 것이다. 이 처리의 출력은 4 비트 픽셀 휘도 값이며, 또한 2진 검색(binary search)으로 맵된 임시기억장소(mapped-to bins)를 알아내는 것을 특징으로 한다.

입력 픽셀 휘도 값과 중단점은 보통은 모두 21 비트 정수인 반면에, 만일 태그 비트가 있으면, 입력 픽셀 휘도 값의 MSB는 0으로 되고 중단점은 범위에서 제한되도록 된다. 이것은 모든 중단점을 축소하여 축소된 값(reduced-in-value)의 분 수가 최대 픽셀 휘도 참조 값이 된다.

위에서 상세하게 도시된 것과는 다른 구현이 실제 매핑을 수행할 수 있다. 하드웨어 또는 소프트웨어로 구현된 룩 업 테이블 또는 소프트웨어 알고리즘(algorithm)으로 구현한 2진 검색 또는 어떤 다른 분류 함수(sorting function)는 또한 입력 픽셀 휘도 값을 그들이 표시하는 분수와 중단점에 기초한 출력 픽셀 휘도 값으로 변환하기 위해 사용될 수 있다. 본 발명의 진정한 가치와 가장 중요한 특징은 여러가지 방법으로 최대 픽셀 휘도 참조 값의 크기를 변화할 수 있다는데 있으며, 중단점을 다양하게 정의할 수 있고, 그 때문에 2개의 픽셀 휘도 표시 사이의 전달 함수를 구체화할 수 있다는 것이다. 출력 비트의 수가 입력 비트의 수보다 더 적은 한에는, 입력 비트와 출력 비트의 수는 변화될 수 있다. 가능한 출력 휘도 값의 수 N은 2 의 멱(power)과는 다르다. 전달을 구현하기 위해 사용된 중단점과 분수의 수는 N-1보다 적을 것이고, 그 때문에 매핑 함수의 대칭성이 변경되어 부분적으로 붕괴된다.

최대 픽셀 참조 값을 정하기 위한, 또한 더 많은 수의 입력 비트에 의해 표시될 수 있는 최대 픽셀 휘도 값을 간단하게 결정하기 위한 흥미있고 가능한 방법이 많이 있다. 동작자는 "밝기" 제어의 사용을 통해 최대 픽셀 휘도 참조 값을 정하도록 허용될 수 있다. 실제로 구현된 대안은 동작자가 "자동 밝기 온(Autobrightness ON)" 모드와 "자동 밝기 오프(Autobrightness OFF)" 모드 사이에서 선택하는 것을 허용하는 것이다. 자동 밝기 온 모드에서, 최대 픽셀 참조 값은, 데이터 패스(path)의 어딘가에 있는 소프트웨어 또는 하드웨어에 의해 측정되 는 것 처럼 가장 큰 입력 픽셀 휘도 값의 실제 휘도 값의 함수로 만들어 질 수 있다. 반대로, 자동 밝기 오프 모드에서, 최대 픽셀 참조 값은 휘도 데이터가 포착 래스터 메모리(40)로 누적되고 있었던 시간의 양의 함수로 만들어 질 수 있다. 앞서 말한 자동 밝기 모드 개념의 사용이 현재 바람직한 실시예로서 나타나고 있는 동시에, 온 모드는 가장 큰 입력 픽셀 휘도 값의 실제 휘도 값보다 어떤 다른 요소에 의존할 수 있고, 오프 모드는 포착된 시간보다 어떤 다른 요소에 의존할 수 있다.

최대 픽셀 휘도 참조 값은 또한 포착 래스터 메모리(40)에 저장된 픽셀의 평균 픽셀 휘도 값의 함수로 만들어질 수 있다. 선택적으로, 최대 픽셀 휘도 참조 값은 또한 포착 래스터 메모리(40)에 저장된 픽셀의 평균 0이 아닌 픽셀 휘도 값의 함수로 만들어질 수 있다.

위에서 처음부터 논의된 것과 같이 자동 밝기 오프의 경우에, 사용된 최대 픽셀 값은 포착물이 이미지로 누적됐었던 시간의 양에 정비례한 이론적인 최대 픽셀 휘도 값이다. 이 자동 밝기 오프 선택(option)은 전반적인 처리가 아날로그 오실로스코프의 인공 산물을 복제하게 하며, 즉, 표시장치 휘도는 사용자의 트리거 속도에 의존한다. 어떤 환경에서, 이것은 사용자에게 추가의 정보를 전달하는데, 특히 신호 비율의 질적인 표시를 전달한다. 다른 환경에서, 이 움직임은 못마땅할 수 있고 자동 밝기 온의 대안일 수 있으며 모든 이벤트를 실제의 최대 휘도로 자동적으로 스켈링할 수 있다. 포착을 위해 사용한 시간에만 기초한 이론적인 최대 픽셀 휘도는 수신된 실제 최대 픽셀 휘도에 기초한 스켈링의 사용으로부터 얻은 이미 지와 비교한 것 같이 존재하는 이미지의 불일치를 유도할 수 있다. 정상적으로, 많은 양의 트리거가 이용 가능한 경우, 시스템은 사용된 이들 관계에 상관없이 같은 이미지를 생성하도록 기대될 것이다. 실질적으로, 그들은 매우 다를 수 있으며 사용자가 사용되는 것을 제어하도록 허용하는 것이 바람직하다.

현재 최대 슬루율(slew rate)에 의존하여, 최대 픽셀 휘도의 넓은 동적인 범위가 발생할 것이다. 예를 들면, 일정한 전압 레벨을 유지하는 신호를 위한 최대 픽셀 휘도 값은 하나의 픽셀 열과 관련된 시간에서 표시장치의 모두 200 전압 레벨에 미치는 신호의 값보다 200 배 클 것이다. 만약 dt/dv 가중 값 요소 W가 적용되고 있다면, 전반적인 휘도 레벨의 이 변화는 더 커지게 될 것이다. 이 가중 값 요소 W는 최대 값을 가진 신호와 수직 변화가 없는 신호 사이의 휘도 차이를 31:1로 하며 전체적인 휘도 차이를 6200:1로 한다. 휘도 변화에 관련된(관련된 트리거에 대립하는 것으로서) 이 신호를 보상하는 한 가지 방법은 이론적인 최대 픽셀 휘도에 기초한 시간에 효율 요소를 곱하는 것이다. 이 효율 요소는 기대되는 이론적인 최대 픽셀 휘도에 대한 실제 최대 픽셀 휘도의 비율에 기초하며, 포착 수(count)의 수 배(times)인 압축 요소와 같다. 전체로, 시스템은 theoreticalMaxPixIntensity = acquisitionCount * scaleFactor * (actualMaxPixIntensity / (acquisitionTime * compressionFactor))로 계산된다.

최대 픽셀 휘도 참조 값의 계산을 위한 또 다른 선택은 평균 0이 아닌 픽셀 휘도 또는 0 픽셀을 포함한 평균 픽셀 휘도에 기초를 두는 것이다. 한 구현에서 하드웨어는 모든 0이 아닌 픽셀과 모든 픽셀 휘도의 합을 계산하는 수단과, 이들 접근법 중의 어느 하나가 사용되도록 허용할 수단을 포함한다.

다시 도 5를 참조하면, 드문 사건 강조 인에이블 신호(infrequent events emphasis enable signal)가 활동중(active)일때만, 휘도 매핑(50)의 출력이 휘도 변환기(120)에 의해 다음에 동작된다. 동작자가 드문 사건을 강조하고 싶고 너무 잦은 사건을 강조하지 않기를 원하는 경우, 이 신호는 동작자 제어에 의해 시동(activate)된다. 인에이블의 경우, 휘도 변환기(120)는 픽셀 밝기를 변화시켜 드문 사건을 강조한다. 이것의 가장 간단한 구현에서, 이것은 모든 0이 아닌 픽셀 휘도를 보완(complementing)하는 결과를 낳을 수 있다. 이것은 가장 밝지 않은 픽셀을 가장 밝은 픽셀로 만들 수 있고, 가장 밝은 픽셀을 가장 어둡게 할 수 있다. 중간 밝기의 픽셀은 최소로 영향받거나 거의 영향받지 않는다. 다른 더 복잡한 알고리즘은 룩 업 테이블 등을 사용하여 쓸 수 있다. 사용자 테이블의 생성과 선택은 사용자의 제어하에 있을 수 있고, 휘도 또는 컬러를 사용하여 사용자가 발생의 빈도에 따라 선택함으로써 강조하는 것을 허용하는 매핑을 포함할 수 있다.

본 발명의 바람직한 실시예가 설명되고 되시되어 있는 동시에, 본 발명의 요지를 벗어나지 않는 범위 내에서 많은 변화와 수정이 가능함은 이 분야의 통상의 지식을 가진 자에게 명백할 것이다. 클레임(claims)은 이 특허가 허여될 각 나라의 특허법에 의해 허락될 수 있도록 모든 변화와 수정이 포함될 것이다.

본 발명에 따르면, 고속과 고용량 포착과 래스터화 장치를 낮은 입력 트리거 속도의 존재에도 적절하고 효율적인 방법으로 동작할 수 있게 하는 방법이 제공된 다

Claims (8)

1. 기대된 트리거 신호가 없을 때 래스터라이저의 기능성을 유지하는 방법으로,

   기대된 트리거 기간을 결정하는 단계;

   상기 기대된 트리거 기간이 종료되기에 앞서서 새로운 포착 처리를 시작하는 단계;

   기대된 트리거 기간이 종료될 때 시작하는 늦은 트리거 기간 동안 상기 새로운 포착 처리가 종료되기를 기다리는 단계; 및

   상기 늦은 트리거 기간은 끝나고 상기 새로운 포착 처리는 종료되지 않으면, 상기 새로운 포착 처리를 중지하는 단계와 이용 가능한 래스터화 데이터는 무엇이든지 전송하는 단계

   를 포함하는 래스터라이저의 기능성 유지 방법.
2. 제1항에 있어서,

   상기 중지하는 단계는,

   트리거가 수신되었는지 여부를 상기 늦은 트리거 기간의 만료시에 트리거 회로로부터 결정하는 단계; 및

   트리거가 수신되었다면, 상기 새로운 포착이 완료되도록 진행하는 것을 허락하는 단계; 또는

   트리거가 수신되지 않았다면, 상기 새로운 포착 처리를 중지하는 단계

   를 포함하는 래스터라이저의 기능성 유지 방법.
3. 제1항에 있어서,

   상기 기다리는 단계의 상기 늦은 트리거 기간이 일정하지 않은 래스터라이저의 기능성 유지 방법.
4. 제2항에 있어서,

   상기 기다리는 단계의 상기 늦은 트리거 기간이 일정하지 않은 래스터라이저의 기능성 유지 방법.
5. 제3항에 있어서,

   상기 일정하지 않은 늦은 트리거 기간이 미리 결정된 범위 내에서 변화하도록 된 래스터라이저의 기능성 유지 방법.
6. 제4항에 있어서,

   상기 일정하지 않은 늦은 트리거 기간이 미리 결정된 범위 내에서 변화하도록 된 래스터라이저의 기능성 유지 방법.
7. 제3항에 있어서,

   상기 일정하지 않은 늦은 트리거 기간이 미리 결정된 범위 내에서 임의의 방 법으로 변화하도록 된 래스터라이저의 기능성 유지 방법.
8. 제4항에 있어서,

   상기 일정하지 않은 늦은 트리거 기간이 미리 결정된 범위 내에서 임의의 방법으로 변화하도록 된 래스터라이저의 기능성 유지 방법.

Images