KR100559132B1 - 본딩패드 오염방지를 위한 반도체 및 그 제조방법 - Google Patents

본딩패드 오염방지를 위한 반도체 및 그 제조방법 Download PDF

Info

Publication number
KR100559132B1
KR100559132B1 KR1020030052949A KR20030052949A KR100559132B1 KR 100559132 B1 KR100559132 B1 KR 100559132B1 KR 1020030052949 A KR1020030052949 A KR 1020030052949A KR 20030052949 A KR20030052949 A KR 20030052949A KR 100559132 B1 KR100559132 B1 KR 100559132B1
Authority
KR
South Korea
Prior art keywords
etching
oxide
contamination
nitride
metal
Prior art date
Application number
KR1020030052949A
Other languages
English (en)
Other versions
KR20050014356A (ko
Inventor
박태희
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030052949A priority Critical patent/KR100559132B1/ko
Publication of KR20050014356A publication Critical patent/KR20050014356A/ko
Application granted granted Critical
Publication of KR100559132B1 publication Critical patent/KR100559132B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Abstract

본 발명은 본딩패드 오염방지를 위한 반도체 및 그 제조방법에 관한 것으로, 특히 질화물 식각 시에는 종래의 가스를 이용하여 식각하고, 산화물 식각 시에도 산화물의 소정의 두께 부분을 산화물 식각액으로 식각하며, 산화물 두께의 나머지 두께 부분과 아래의 금속 일부는 새로운 방법으로 식각하는 것에 관한 것이다.
본 발명의 본딩패드 오염방지를 위한 반도체 및 그 제조방법은 금속패드 위에 산화물을 증착하는 제1공정; 상기 산화물 위에 질화물을 증착하는 제2공정; 상기 질화물 위에 포토레지스트를 도포하여 금속패드 부분을 오픈하는 제3공정; 상기 질화물을 식각하는 제4공정; 상기 산화물의 소정의 두께 부분을 식각하는 제5공정; 및 상기 제5공정에서 식각되지 않은 산화물의 나머지 두께 부분, 금속패드 상부의 아교층 및 금속패드의 소정의 두께 부분을 식각하는 제6공정을 포함하는 방법과 그 반도체에 의해 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 본딩패드 오염방지를 위한 반도체 및 그 제조방법은 염화수소(HCL)의 수소이온들이 금속표면에 보호막질층을 형성하기 때문에 ALXFX 형태나 대기중의 산소와 반응하여 다른 형태로 변형되는 것을 막을 수 있다. 또한, 본딩 패드가 되는 최상부의 금속 표면을 본 발명의 리시피대로 처리함으로써 금속 표면의 오염을 막을 수 있어 와이어 본딩(wire bonding)을 용이하게 하는 효과가 있다.
본딩패드, 오염방지

Description

본딩패드 오염방지를 위한 반도체 및 그 제조방법{Semiconductor and manufacturing method for preventing to contaminate bonding pad}
도 1a는 종래기술의 금속패드 부분의 와이어 본딩 상태를 나타낸 사진이다.
도 1b는 종래기술의 의한 오염이 된 금속패드 부분의 와이어를 떼고 난 직후의 상태를 나타낸 사진이다.
도 2는 종래기술의 금속패드 부분의 오염물질 발생 측면도를 나타낸 도면이다.
도 3은 본 발명에 의한 금속배선 위에 보호막질용 막질로써 질화물과 산화물을 증착한 것을 나타낸 도면이다.
도 4는 본 발명에 의한 질화물과 95%의 산화물을 식각한 것을 나타낸 도면이다.
도 5는 본 발명에 의한 5%의 산화물, 아교층 및 금속의 일부가 식각된 것을 나타낸 도면이다.
본 발명은 본딩패드 오염방지를 위한 반도체 및 그 제조방법에 관한 것으로, 특히 질화물 식각 시에는 종래의 가스를 이용하여 식각하고, 산화물 식각 시에도 산화물의 소정의 두께 부분을 산화물 식각액으로 식각하며, 산화물 두께의 나머지 두께 부분과 아래의 금속 일부는 새로운 방법으로 식각하는 것에 관한 것이다.
종래의 패드 식각시에 금속 표면에 생기는 오염에 관하여 도면을 통하여 상세히 살펴보면 다음과 같다.
도 1a는 종래기술의 금속패드 부분의 와이어 본딩(wire bonding) 상태를 나타낸 사진이고, 도 1b는 종래기술의 오염이 된 금속패드 부분의 와이어를 떼고 난 직후의 상태를 나타낸 사진이다. 도 1a과 같이 금속패드 부분은 시간이 지날수록 대기중에서 불순물 및 산화 작용에 의해 오염이 된다. 금속패드 부분은 보호막질 (passivation)용 막질(주로 질화물 혹은 산화물)을 증착한 다음에 식각을 하여 패드 부분만 오픈시켜 주게 된다. 이 때, 식각 시에 사용하는 가스는 주로 탄소(C)나 불소(F) 성분의 가스를 사용하며 식각 후에 잔류하는 불소가 금속인 알루미늄(Al)과 반응을 일으킬 우려가 많다. 그래서, 식각 후에 일반적으로 용매세정(solvent clean)을 하여 금속 고분자를 제거하지만 표면에 남아 있는 불소 성분을 완전히 제거하지는 못한다. 알루미늄과 불소의 반응으로 ALXFX 형태의 고분자가 생성되고, 이것이 대기중의 산소와 그 외의 가스와 결합하면 다른 이물질로 변형된다.
도 2는 종래기술의 금속패드 부분의 오염물질(10) 발생 측면도를 나타낸 도면이다. 반도체 금속 배선형성의 마지막 단계로써 금속 증착 및 패터닝/식각 공정이 완료되면 외부의 충격, 나트륨(N+) 이온, 수분기의 침투로부터 소자를 보호할 목적으로 보호막질을 올리게 된다. 보통의 경우에 질화물(20)과 산화물(30) 막질을 같이 증착하여 이중으로 보호막을 형성하게 된다. 왜냐하면, 질화물 막질과 산화물 막질이 각각 보호역할이 다르기 때문이다. 그리고, 본딩이 이루어지는 부분의 금속패드 부분만 식각을 통해 열어주게 된다. 식각 후에 애싱(ashing) 공정을 통해 포토레지스트 (photo resist)를 제거한 다음에 용매세정을 실시하여 금속 유기 고분자를 제거하고 나면 웨이퍼 단계의 제조공정은 모두 끝나게 된다. 이 후에, 웨이퍼는 칩(chip) 단위로 절단(cutting)되고, 와이어 본딩을 실시한다.
그러나, 상기와 같은 종래기술은 웨이퍼 제조공정을 마치고 조립공장으로 이동하는 과정에서 웨이퍼는 외부로 이동하게 되고 상기 여러 가지의 외부환경에 노출된 웨이퍼는 오염으로부터 직접적으로 영향을 받게 되어 도 1b와 같이 와이어 본딩 시에 접착력을 저하시키며, 심할 경우에는 본딩이 되지 않는 문제점이 있다. 미국공개특허 제2001/0032706호에서도 캡슐화된 반도체 장치와 같은 전자패키지로부터 오염을 제거하는 방법을 제시하고 있으나, 본 발명에서와 같이 본딩패드 오염방지를 위한 NC 식각법을 제시하고 있지는 못한다.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로,반도체 소자를 제작함에 있어서 칩의 금속패드 부분과 와이어의 접착을 용이하게 하기위해 금속패드 부분의 오염을 방지하는 방법을 제시함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 금속패드 위에 산화물을 증착하는 제1공정; 상기 산화물 위에 질화물을 증착하는 제2공정; 상기 질화물 위에 포토레지스트를 도포하여 금속패드 부분을 오픈하는 제3공정; 상기 질화물을 식각하는 제4공정; 상기 산화물의 소정의 두께 부분을 식각하는 제5공정; 및 상기 제5공정에서 식각되지 않은 산화물의 나머지 두께 부분, 금속패드 상부의 아교층 및 금속패드의 소정의 두께 부분을 식각하는 제6공정을 포함하는 방법과 그 반도체에 의해 이루어지는 본딩패드 오염방지를 위한 반도체 및 그 제조방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 통하여 상세히 살펴보기로 한다.
표 1은 패드 식각 시에 사용되는 리시피(recipe)이다. 이 중에서 질화물 식각과 산화물 식각이 패드 식각 리시피이고, 본 발명에서 새롭게 추가된 리시피를 NC(No Contamination) 식각이라고 명명한다.
파라미터 질화물 식각 산화물 식각 NC 식각
Pressure(mT) 30 30 15
RF Power(W) 1500 1500 800
C4F8(sccm) 90
CF4(sccm) 150 120
CHF3(sccm) 50
HCl(sccm) 70
Ar(sccm) 300 200 50
Figure 112003028347573-pat00001
(sccm)		 10
Upper Temp 60 60 60
Lower Temp 15 15 15
Backside He Press(Center) 60 60 60
Backside He Press(Edge) 8 8 8
상기 표 1에서 질화물과 산화물용 식각가스를 보면 C4F8, CF4 및 CHF 3로 모두 탄소와 불소 소스(source)를 사용하고 있다. 질화물층과 산화물층의 경우에 보통 10000Å이상으로 두껍게 증착하기 때문에 식각시간이 길다.
상기 리시피의 이해를 돕기 위하여 패드식각 시의 실시예를 들어본다.
도 3은 본 발명에 의한 금속패드 위에 보호막질용 막질로써 질화물과 산화물을 증착한 것을 나타낸 도면이다. 상기 질화물(100)과 산화물(200)을 각각 20000Å, 10000Å의 두께로 증착하는데, 상기 금속패드 위에 산화물(200)을 증착하고, 그 위에 질화물(100)을 증착한다. 그리고, 상기 증착된 질화물(100)과 산화물 (200) 위에 포토레지스트를 도포하여 금속패드 부분을 오픈한다.
도 4는 본 발명에 의한 질화물과 95%의 산화물을 식각한 것을 나타낸 도면이다. 먼저, CF4와 CHF3를 식각액(etchant)으로 사용하여 상기 질화물(100)을 식각한다. 그리고, C4F8와 CF4를 식각액으로 사용하여 상기 산화물(200)을 식각한다. 이 때, 산화물(200)의 95% 두께인 9500Å을 식각한다. 그러면, 산화물 (200)의 5% 두께인 500Å의 산화물(200)이 금속패드 위에 남는데, 금속이 아직 노출되지 않은 상태이기 때문에 불소가스에 의한 영향은 받지 않는다.
도 5는 본 발명에 의한 5%의 산화물, 아교층 및 금속패드의 일부가 식각된 것을 나타낸 도면이다. 염화수소(HCL)와 질소(N2) 가스를 사용하여 상기 공정 후에 5%의 남은 산화물(200), 금속 상부의 아교층(glue layer)(300)인 Ti/TiN(100~300Å) 및 500Å의 금속패드 부분을 식각한다. 상기 염화수소와 질소가스를 사용하면 남은 산화물(200)을 식각한 후에 금속패드 부분의 식각을 효과적으로 할 수 있는데, 상기 염화수소를 사용하면 산화물(200)과 금속패드 부분의 식각비율을 동시에 만족할 수 있는 특성을 가지고 있다.
상기 산화물(200) 500Å 식각 시의 반응원리는 반응식 1과 같이 나타낼 수 있다.
Figure 112003028347573-pat00002
→
Figure 112003028347573-pat00003
그리고, 상기 알루미늄 식각 시의 반응원리는 반응식 2와 반응식 3과 같이 나타낼 수 있다.
Figure 112003028347573-pat00004
→
Figure 112003028347573-pat00005
Figure 112003028347573-pat00006
→
Figure 112003028347573-pat00007
상기 질화물(100), 산화물(200) 및 NC 식각 시에 아르곤 가스가 들어가는데, 그 이유는 플라즈마 식각 시에 이온충격(ion bombardment) 작용을 이끌어 내기 위한 소스로 작용하는 역할을 하기 위함이다.
NC 식각 시의 조건으로 염화수소를 사용하여 산화물(200)과 알루미늄의 식각비율(etching rate)을 구한 결과 산화물(200)의 식각비율은 2500Å~3000Å이었고, 알루미늄의 식각비율은 4000Å~5000Å이었다. 상기와 같이 두 종류의 층이 모두 비교적 양호한 식각비율을 얻었고, 식각 균일성(etch uniformity)도 ±5%이내로 양호했다.
따라서, 본 발명의 본딩패드 오염방지를 위한 반도체 및 그 제조방법은 염화수소의 수소이온들이 금속표면에 보호막질층을 형성하기 때문에 ALXFX 형태나 대기중 의 산소와 반응하여 다른 형태로 변형되는 것을 막을 수 있다. 또한, 본딩 패드가 되는 최상부의 금속 표면을 본 발명의 리시피대로 처리함으로써 금속 표면의 오염을 막을 수 있어 와이어 본딩을 용이하게 한다.

Claims (11)

  1. 금속패드 위에 산화물을 증착하는 제1공정;
    상기 산화물 위에 질화물을 증착하는 제2공정;
    상기 질화물 위에 포토레지스트를 도포하여 금속패드 부분을 오픈하는 제3공정;
    상기 오픈된 영역의 질화물을 식각하는 제4공정;
    상기 질화물이 제거된 영역의 산화물을 95% 두께로 식각하는 제5공정; 및
    상기 제5공정에서 식각되지 않은 5% 두께의 산화물, 금속패드 상부의 아교층 및 금속패드의 표면을 식각하는 제6공정
    을 포함하는 것을 특징으로 하는 본딩패드 오염방지를 위한 반도체 제조방법.
  2. 제 1 항에 있어서,
    상기 금속은 알루미늄임을 특징으로 하는 본딩패드 오염방지를 위한 반도체 제조방법.
  3. 제 1 항에 있어서,
    상기 제4공정은 CF4와 CHF3를 식각액으로 사용함을 특징으로 하는 본딩패드 오염방지를 위한 반도체 제조방법.
  4. 제 1 항에 있어서,
    상기 제5공정은 C4F8와 CF4를 식각액으로 사용함을 특징으로 하는 본딩패드 오염방지를 위한 반도체 제조방법.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제6공정의 아교층은 Ti 또는 TiN 임을 특징으로 하는 본딩패드 오염방지를 위한 반도체 제조방법.
  8. 제 7 항에 있어서,
    상기 Ti 또는 TiN은 두께가 100~300Å임을 특징으로 하는 본딩패드 오염방지를 위한 반도체 제조방법.
  9. 제 1 항에 있어서,
    상기 제6공정의 소정의 두께는 500Å임을 특징으로 하는 본딩패드 오염방지를 위한 반도체 제조방법.
  10. 제 1 항에 있어서,
    상기 제4공정, 제5공정 및 제6공정은 아르곤 가스를 이용함을 특징으로 하는 본딩패드 오염방지를 위한 반도체 제조방법.
  11. 제 1 항에 있어서,
    상기 제6공정은 염화수소와 질소가스를 이용함을 특징으로 하는 본딩패드 오염방지를 위한 반도체 제조방법.
KR1020030052949A 2003-07-31 2003-07-31 본딩패드 오염방지를 위한 반도체 및 그 제조방법 KR100559132B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030052949A KR100559132B1 (ko) 2003-07-31 2003-07-31 본딩패드 오염방지를 위한 반도체 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030052949A KR100559132B1 (ko) 2003-07-31 2003-07-31 본딩패드 오염방지를 위한 반도체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050014356A KR20050014356A (ko) 2005-02-07
KR100559132B1 true KR100559132B1 (ko) 2006-03-15

Family

ID=37225501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052949A KR100559132B1 (ko) 2003-07-31 2003-07-31 본딩패드 오염방지를 위한 반도체 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100559132B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101126268B1 (ko) 2010-09-30 2012-03-20 주식회사 삼한 씨원 표면오염 억제 기능이 있는 황토벽돌 제조방법
WO2015047044A1 (ko) * 2013-09-30 2015-04-02 주식회사 엘지화학 유기전자장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101126268B1 (ko) 2010-09-30 2012-03-20 주식회사 삼한 씨원 표면오염 억제 기능이 있는 황토벽돌 제조방법
WO2015047044A1 (ko) * 2013-09-30 2015-04-02 주식회사 엘지화학 유기전자장치의 제조 방법
US9570705B2 (en) 2013-09-30 2017-02-14 Lg Display Co., Ltd. Method of manufacturing organic electronic device

Also Published As

Publication number Publication date
KR20050014356A (ko) 2005-02-07

Similar Documents

Publication Publication Date Title
US5731243A (en) Method of cleaning residue on a semiconductor wafer bonding pad
US6526996B1 (en) Dry clean method instead of traditional wet clean after metal etch
US5672242A (en) High selectivity nitride to oxide etch process
KR100381355B1 (ko) 기판의세정방법
US6500767B2 (en) Method of etching semiconductor metallic layer
TWI296419B (en) Method of patterning material layer of semiconductor device
US6670283B2 (en) Backside protection films
CN110600388A (zh) 改善铝焊盘结晶缺陷的方法
KR100716630B1 (ko) 오목부를 가지는 반도체장치의 제조방법
US8603910B2 (en) Method of processing a contact pad
US6063207A (en) Surface treatment for bonding pad
US6221752B1 (en) Method of mending erosion of bonding pad
US7547639B2 (en) Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector
KR100559132B1 (ko) 본딩패드 오염방지를 위한 반도체 및 그 제조방법
JPH0786255A (ja) アルミニウム系金属パターンの形成方法
US7055532B2 (en) Method to remove fluorine residue from bond pads
KR101037485B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH07230993A (ja) 半導体装置の配線の形成方法
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
JPH05109702A (ja) 半導体装置の製造方法
US6051502A (en) Methods of forming conductive components and methods of forming conductive lines
KR100814259B1 (ko) 반도체 소자의 제조 방법
US6818567B2 (en) Method for selectively oxidizing a silicon wafer
US5990018A (en) Oxide etching process using nitrogen plasma
US7250361B2 (en) Method for forming a bonding pad of a semiconductor device including a plasma treatment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee