KR100557916B1 - Metal film CMP method - Google Patents
Metal film CMP method Download PDFInfo
- Publication number
- KR100557916B1 KR100557916B1 KR1020040030433A KR20040030433A KR100557916B1 KR 100557916 B1 KR100557916 B1 KR 100557916B1 KR 1020040030433 A KR1020040030433 A KR 1020040030433A KR 20040030433 A KR20040030433 A KR 20040030433A KR 100557916 B1 KR100557916 B1 KR 100557916B1
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- metal film
- damascene pattern
- chemical mechanical
- cmp
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005498 polishing Methods 0.000 claims abstract description 66
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 239000000126 substance Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 12
- 238000012935 Averaging Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 239000010949 copper Substances 0.000 description 21
- 229910052802 copper Inorganic materials 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 금속막 화학적기계연마 방법을 개시한다. 개시된 본 발명의 방법은, 다마신 패턴 내에 금속막을 증착한 후, 상기 금속막을 화학적기계연마하여 금속배선을 형성하는 공정에서의 금속막 화학적기계연마 방법으로서, 상기 금속막의 연마는 금속막의 증착 두께를 연마속도로 나누어 얻은 시간으로 평균 연마를 수행한 후, 기판 전체에 대해서 위로 올라가는 증착 프로파일을 갖게 되는 다마신 패턴이 차지하는 패턴 밀도와 다마신 패턴 위로 가장 높이 돌출된 금속막 높이를 곱한 값을 연마속도로 나누어 얻은 시간으로 추가 연마를 수행하는 것을 특징으로 한다. The present invention discloses a metal film chemical mechanical polishing method. The disclosed method is a metal film chemical mechanical polishing method in which a metal film is deposited in a damascene pattern, followed by chemical mechanical polishing of the metal film to form metal wiring, wherein the polishing of the metal film is performed by increasing the deposition thickness of the metal film. After performing average polishing at the time obtained by dividing the polishing rate, the polishing rate is multiplied by the pattern density occupied by the damascene pattern, which has a deposition profile that rises over the entire substrate, and the height of the metal film protruding the highest above the damascene pattern. It is characterized by performing further polishing by the time obtained by dividing.
Description
도 1 내지 도 4는 본 발명의 실시예에 따른 금속막 화학적기계연마 방법을 설명하기 위한 단면도. 1 to 4 are cross-sectional views for explaining a metal film chemical mechanical polishing method according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11 : 반도체 기판 12 : 도전층11
13 : 층간절연막 14,14a,14b : 다마신 패턴13: interlayer
15 : 배리어 금속막 16 : 구리막15
16a : 구리배선16a: copper wiring
본 발명은 금속막 화학적기계연마 방법에 관한 것으로, 보다 상세하게는, 연마종점검출(EPD) 장치를 사용하지 않고도 연마 시간을 결정할 수 있는 금속막 화학적기계연마 방법에 관한 것이다. The present invention relates to a metal film chemical mechanical polishing method, and more particularly, to a metal film chemical mechanical polishing method capable of determining a polishing time without using an EPD device.
주지된 바와 같이, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP)는 슬러리(slurry)에 의한 화학반응과 연마 패드(pad)에 의한 기계적가공이 동시에 수행되는 평탄화 공정으로서, 표면 평탄화를 위해 기존에 이용되어져 왔던 리 플로우(reflow) 또는 에치-백(etch-back) 등과 비교해서 글로벌 평탄화를 얻을 수 있고, 또한, 저온에서 수행될 수 있다는 잇점을 갖는다.As is well known, chemical mechanical polishing (CMP) is a planarization process in which a chemical reaction by a slurry and mechanical processing by a polishing pad are simultaneously performed. Compared to the reflow or etch-back that has been used, global planarization can be obtained and also has the advantage that it can be performed at low temperatures.
이러한 CMP는 평탄화 공정으로 제안된 것이지만, 최근에 들어서는 콘택 플러그 형성을 위한 폴리실리콘막의 식각 및 금속배선의 형성을 위한 금속막의 식각 공정에 이용되고 있고, 점차 그 이용 분야가 확대되고 있는 실정이다. The CMP is proposed as a planarization process, but recently, the CMP is used in the etching of the polysilicon film for forming the contact plug and the etching of the metal film for forming the metal wiring, and the field of use thereof is gradually expanded.
한편, CMP를 진행함에 있어서 적절한 연마시간의 조절이 필요한데, 이를 위해 종래에는 연마종점검출(End Point Detection : 이하, EPD) 장치를 이용하여 그 시간을 조절하고 있다. On the other hand, it is necessary to adjust the appropriate polishing time in the progress of the CMP, for this purpose is conventionally adjusted by using an end point detection (EPD) device.
여기서, EPD 기술은 다마신(Damascene) 공정, 얕은 트랜치 소자분리(Shallow Trench Isolation, STI) 공정 등 주로 최종 연마대상막이 두 종류 이상일 경우에 적용된다. CMP에서 최종 연마 상태를 자동으로 인식하여 연마 시간을 조절하는 EPD 기술은 패드와 웨이퍼 간의 마찰력의 변화를 이용하는 방법, 패드 온도의 변화를 이용하는 방법, 또는, 광원을 적용하는 방법 등을 이용하고 있다.Here, the EPD technology is mainly applied to two or more types of final polishing target films, such as a damascene process and a shallow trench isolation (STI) process. The EPD technology that automatically adjusts the polishing time by automatically recognizing the final polishing state in the CMP uses a method of using a change in friction between the pad and wafer, a method of using a change in pad temperature, or a method of applying a light source.
그러나, EPD 장치의 신뢰성 및 사용의 제한으로 인해 CMP 자체의 신뢰성을 확보함에 그 한계가 있다. 또한, EPD 장치를 사용하더라도 국부적인 금속 잔류물이 남아 추가적인 연마를 필요로 하므로, EPD 장치의 효율성은 떨어지게 된다. However, there is a limit to securing the reliability of the CMP itself due to the limitation of the reliability and use of the EPD device. In addition, even with EPD devices, local metal residues remain and require additional polishing, which reduces the efficiency of the EPD devices.
아울러, 구리(Cu)막 CMP에서의 국부적인 금속 잔류물은 구리 전기도금시에 형성되는 프로파일(profile)과 연관성이 있는데, EPD 장치로 연마 시간을 조절하는 경우에는 구리막 증착 프로파일을 고려치 않으므로 구리 잔류물의 발생을 피할 수 없고, 그래서, 추가 연마 시간의 불안정으로 인해 CMP 불량이 일어나게 된다. In addition, local metal residues in the copper (Cu) film CMP are associated with a profile formed during copper electroplating, which does not take into account the copper film deposition profile when controlling the polishing time with an EPD device. The occurrence of copper residues is unavoidable, so CMP failures occur due to instability of further polishing time.
따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출된 것으로서, EPD 장치를 사용하지 않고도 용이하게 연마 시간을 조절할 수 있는 금속막 CMP 방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a metal film CMP method that can easily adjust the polishing time without using an EPD device, which is devised to solve the conventional problems as described above.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 다마신 패턴 내에 금속막을 증착한 후, 상기 금속막을 CMP하여 금속배선을 형성하는 공정에서의 금속막 CMP 방법으로서, 상기 금속막의 연마는 금속막의 증착 두께를 연마속도로 나누어 얻은 시간으로 평균 연마를 수행한 후, 기판 전체에 대해서 위로 올라가는 증착 프로파일을 갖게 되는 다마신 패턴이 차지하는 패턴 밀도와 다마신 패턴 위로 가장 높이 돌출된 금속막 높이를 곱한 값을 연마속도로 나누어 얻은 시간으로 추가 연마를 수행하는 것을 특징으로 하는 금속막 CMP 방법을 제공한다. In order to achieve the above object, the present invention is a metal film CMP method in the step of forming a metal wiring by depositing a metal film in the damascene pattern, CMP the metal film, the polishing of the metal film is a deposition of the metal film After the average polishing is performed by dividing the thickness by the polishing rate, the pattern density occupied by the damascene pattern, which has a deposition profile that rises over the entire substrate, is multiplied by the height of the metal film that protrudes highest above the damascene pattern. Provided is a metal film CMP method characterized by performing additional polishing by the time obtained by dividing by the polishing rate.
여기서, 상기 평균 연마는 연마 시간이 1분을 초과할 경우에 다수회로 나누어 진행함이 바람직하다. Here, the average polishing is preferably divided into a plurality of times when the polishing time exceeds 1 minute.
또한, 상기 추가 연마는 0.5∼1.0㎛의 폭을 갖는 다마신 패턴으로부터 구한다. The further polishing is obtained from a damascene pattern having a width of 0.5 to 1.0 mu m.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 기술적 원리를 간략하게 설명한다. First, the technical principle of the present invention will be briefly described.
본 발명은 연마대상층인 금속막의 증착 두께를 연마속도로 나누어 연마 시간을 구한 후, 이 시간 동안 1차로 평균 연마를 수행한다. 그런다음, 금속막 증착 프로파일을 반영하기 위해 기판 전체에서 위로 올라가는 증착 프로파일을 갖게 되는 다마신 패턴이 차지하는 비율, 즉, 패턴 밀도(Pattern Density)와 다마신 패턴 위로 가장 높이 돌출된 금속막 높이를 곱한 값을 연마속도로 나누어 얻은 시간으로 추가 연마를 수행한다. The present invention obtains the polishing time by dividing the deposition thickness of the metal film, which is the polishing target layer, by the polishing rate, and then performs average polishing first during this time. Then, to account for the metal deposition profile, the ratio of the damascene pattern, which has an upward deposition profile across the substrate, is multiplied by the pattern density and the height of the metal film that protrudes the highest above the damascene pattern. Further polishing is performed by dividing the value by the polishing rate.
이렇게 하면, 연마 시간의 최적화를 통해 EPD 장치의 사용없이도 신뢰성있게 CMP가 이루어지도록 할 수 있으며, 또한, 추가 연마에 기인하는 CMP 불량을 방지할 수 있다. This allows the CMP to be reliably achieved without the use of an EPD device by optimizing the polishing time, and can also prevent CMP defects caused by further polishing.
자세하게, 도 1 내지 도 4는 본 발명에 따른 금속막 CMP 방법을 설명하기 위한 단면도들로서, 이를 설명하면 다음과 같다. 1 to 4 are cross-sectional views for describing the metal film CMP method according to the present invention.
먼저, 도 1에 도시된 바와 같이, 도전층(12)을 구비한 반도체 기판(11)의 전면 상에 층간절연막(13)을 형성한 상태에서 상기 층간절연막(13)을 식각하여 도전층(12)을 노출시키면서 구리배선이 형성될 영역을 한정하는 트렌치, 즉, 다마신 패턴(14)을 형성한다. 그런다음, 상기 다마신 패턴(14) 및 층간절연막(13) 상에 베리어 금속막(15)을 증착한 후, 다마신 패턴(14)이 완전 매립되도록 상기 베리어 금속막(15) 상에 구리막(16)을 증착한다. First, as shown in FIG. 1, the
다음으로, 도 2에 도시된 바와 같이, 층간절연막(13)이 노출되도록 상기 구리막(16)과 베리어 금속막(15)을 CMP하고, 이를 통해, 구리배선(16a)을 형성한다. 이때, 베리어 금속막(15)을 포함한 구리막(16)의 CMP는 다음과 같이 진행한다. Next, as shown in FIG. 2, the
우선, 구리막의 두께를 연마속도로 나누어 연마 시간을 결정하고, 이 시간 동안 1차로 평균 연마를 수행한다. 이때, 구리막의 두께는 전기도금으로 형성한 구리막 두께와 PVD법으로 증착한 두께를 합한 두께에 해당하며, 특정 두께에 대한 상기 평균 연마 시간이 1분을 초과할 경우에는 바람직하게 상기 평균 연마를 다수회로 나누어 실시한다. First, the polishing time is determined by dividing the thickness of the copper film by the polishing rate, and the average polishing is first performed during this time. In this case, the thickness of the copper film corresponds to the sum of the thickness of the copper film formed by electroplating and the thickness deposited by the PVD method. When the average polishing time for a specific thickness exceeds 1 minute, the average polishing is preferably performed. Do this in multiple times.
그런다음, 금속 잔류물의 완전한 제거를 위해 평균 연마가 수행된 구리막에 대해 추가 연마를 수행한다. 이때, 상기 추가 연마 시간은 구리막의 증착 프로파일을 반영하기 위해 특정 크기의 다마신 패턴이 기판 전체에 대해 차지하는 비율, 즉, 패턴 밀도와 다마신 패턴 위로 가장 높이 돌출된 금속막 높이를 곱한 값을 연마속도로 나누어 얻는다. Then, further polishing is performed on the copper film on which average polishing is performed for complete removal of metal residues. In this case, the additional polishing time is polished by multiplying the ratio of the damascene pattern of a certain size to the entire substrate to reflect the deposition profile of the copper film, that is, multiplying the pattern density by the height of the metal film that protrudes the highest height over the damascene pattern. Get divided by speed.
다시말해, 구리막을 전기도금으로 형성할 경우, 0.8㎛의 선폭을 기준으로, 도 3에 도시된 바와 같이, 그 보다 작은 다마신 패턴(14a)에서는 구리막 (16)의 프로파일이 위로 올라오게 되며, 반면, 도 4에 도시된 바와 같이, 그 보다 큰 다마신 패턴(14b)에서는 구리막(16)의 프로파일이 아래로 내려가게 된다. In other words, when the copper film is formed by electroplating, as shown in FIG. 3, the profile of the
따라서, 본 발명은 구리막(16)의 프로파일이 위로 올라오게 되는 다마신 패턴의 폭, 예컨데, 0.5∼1.0㎛의 선폭, 바람직하게, 0.8㎛의 선폭 보다 작은 다마신 패턴이 기판 전체에 대해 차지하는 비율을 구하고, 이 값과 다마신 패턴 위로 가장 높이 올라온 금속막 높이를 곱한 값을 연마속도로 나누어 추가 연마에 필요한 최적의 시간을 얻으며, 이 시간 동안 추가 연마를 행하여 과도 또는 과소 연마로 인한 불량 발생없이 신뢰성있게 추가 연마가 이루어지도록 한다. Accordingly, the present invention provides that the width of the damascene pattern in which the profile of the
그러므로, 본 발명은 상기와 같이 EPD 장치의 사용없이 적절한 연마 시간을 결정하여 CMP를 수행하므로, CMP 자체의 신뢰성을 확보할 수 있음은 물론 추가 연마로 인한 불량 발생을 방지할 수 있다. Therefore, since the present invention performs CMP by determining an appropriate polishing time without using an EPD device as described above, it is possible to secure reliability of CMP itself and to prevent occurrence of defects due to further polishing.
한편, 전술한 본 발명의 실시예에서는 구리막에 대해서 설명하였지만, 구리막 이외의 다른 금속막, 예컨데, 텅스텐막, 알루미늄막 등에 대해서도 본 발명의 CMP 방법을 동일하게 적용할 수 있다. Meanwhile, although the copper film has been described in the above-described embodiment of the present invention, the CMP method of the present invention can be similarly applied to other metal films, for example, tungsten films, aluminum films, and the like.
이상에서와 같이, 본 발명은 EPD 장치를 사용하지 않고 평균 연마 시간과 추가 연마 시간을 결정할 수 있으므로, CMP의 신뢰성을 확보할 수 있음은 물론 공정상 잇점을 얻을 수 있다. As described above, since the present invention can determine the average polishing time and the additional polishing time without using the EPD apparatus, the reliability of the CMP can be ensured and the process advantages can be obtained.
또한, 본 발명은 추가 연마시 증착 프로파일이 반영되도록 하므로, 과소 또는 과도 연마로 인한 디싱(Dishing) 또는 부식(Erosion)의 발생도 효과적으로 방지할 수 있다.In addition, the present invention allows the deposition profile to be reflected upon further polishing, thereby effectively preventing the occurrence of dishing or corrosion due to under or over polishing.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030433A KR100557916B1 (en) | 2004-04-30 | 2004-04-30 | Metal film CMP method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030433A KR100557916B1 (en) | 2004-04-30 | 2004-04-30 | Metal film CMP method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050104961A KR20050104961A (en) | 2005-11-03 |
| KR100557916B1 true KR100557916B1 (en) | 2006-03-10 |
Family
ID=37282409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040030433A KR100557916B1 (en) | 2004-04-30 | 2004-04-30 | Metal film CMP method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100557916B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660916B1 (en) | 2006-02-09 | 2006-12-26 | 삼성전자주식회사 | Method of fabricating a semiconductor device including planarizing a conductive layer using parameters of pattern density and depth of trenches |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110603A (en) | 2000-09-27 | 2002-04-12 | Matsushita Electric Ind Co Ltd | Chemical and mechanical polishing method and chemical and mechanical polishing device |
-
2004
- 2004-04-30 KR KR1020040030433A patent/KR100557916B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110603A (en) | 2000-09-27 | 2002-04-12 | Matsushita Electric Ind Co Ltd | Chemical and mechanical polishing method and chemical and mechanical polishing device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050104961A (en) | 2005-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
| US20070105247A1 (en) | Method And Apparatus For Detecting The Endpoint Of A Chemical-Mechanical Polishing Operation | |
| KR100557916B1 (en) | Metal film CMP method | |
| US6809032B1 (en) | Method and apparatus for detecting the endpoint of a chemical-mechanical polishing operation using optical techniques | |
| US6514858B1 (en) | Test structure for providing depth of polish feedback | |
| KR100452039B1 (en) | Method of forming a metal wiring in a semiconductor device | |
| JP2000114259A (en) | Forming method of wiring in semiconductor device | |
| KR100528449B1 (en) | Method for forming damascene type metal wire in semiconductor device using chemical mechanical planarization and spin etch process | |
| KR100497165B1 (en) | Method of forming metal line in semiconductor device | |
| KR100571406B1 (en) | Method for manufacturing metal wiring of semiconductor device | |
| KR100434323B1 (en) | Method for Forming Copper Wires in Semiconductor Device | |
| KR20010003142A (en) | Method for forming damascene type metal wire in semiconductor device using chemical mechanical planarization and spin etch process | |
| KR20050012651A (en) | Method for forming metal interconnection line of semiconductor device | |
| KR100664788B1 (en) | Method for planarizing metal layer of semiconductor device | |
| KR100831265B1 (en) | Method of fabricating a semiconductor device | |
| KR20040050118A (en) | Method of forming a metal line in a semiconductor device | |
| KR20060074122A (en) | Method for planarizing semiconductor memory device | |
| KR100800667B1 (en) | Method for fabricating semiconductor device | |
| KR100889544B1 (en) | Method for Forming Semiconductor Device | |
| KR100587603B1 (en) | method for polishing a processed object in a semiconductor fabricating | |
| KR100850087B1 (en) | Methods of the etching to enhance the conductivity of copper line in semiconductor devices | |
| KR20040058944A (en) | Method of manufacturing a semiconductor device | |
| KR20010063718A (en) | Method of forming a metal wiring in a semiconductor device | |
| JP2009004598A (en) | Method for setting polishing time | |
| KR20020050923A (en) | Method for forming metal lines in manufacturing process of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |