KR100555774B1 - High efficiency high brightness AC plasma display device driving method and device - Google Patents
High efficiency high brightness AC plasma display device driving method and device Download PDFInfo
- Publication number
- KR100555774B1 KR100555774B1 KR1019980051594A KR19980051594A KR100555774B1 KR 100555774 B1 KR100555774 B1 KR 100555774B1 KR 1019980051594 A KR1019980051594 A KR 1019980051594A KR 19980051594 A KR19980051594 A KR 19980051594A KR 100555774 B1 KR100555774 B1 KR 100555774B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- driving
- address electrode
- switching switch
- plasma display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Abstract
본 발명은, 기존의 면방전 AC-PDP에 있어서 전면 전극군에 의한 유지방전시 하이 임피던스(Hi-Impedence)로 플루우팅(floating)된 어드레스 전극의 유기 전압(Induced Voltage)을 적절한 직렬저항을 사용하여 휘도 및 효율을 향상시킬 수 있고, 나아가, 전면 전극군에 방전 유지시 발생되는 어드레스전극의 유기 전압을 에너지 회수 회로를 사용하여 에너지 회수함으로써 소비 전력을 절감할 수 있는 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법과 그 장치를 제공한다.According to the present invention, the induced voltage of the address electrode, which is floated with high impedance (Hi-Impedence) during sustain discharge by the front electrode group in the conventional surface discharge AC-PDP, by using an appropriate series resistance. Driving a high efficiency, high brightness AC plasma display device capable of improving the brightness and efficiency, and further reducing the power consumption by energy recovery of the induced voltage of the address electrode generated when the discharge is maintained in the front electrode group using an energy recovery circuit. It provides a method and apparatus.
그 교류 플라즈마 디스플레이장치의 구동방법은, 다수의 셀로 구성되고, 전면 기판(1)의 배면에 형성되는 전면 전극군(2)과, 후면 기판(6)의 배면에 형성되는 어드레스 전극(5)과, 그 전면 전극군(2) 및 어드레스 전극(5)의 배면에 형성되는 유전층(3,4)과, 그 어드레스 전극(5)측의 유전층(4)의 배면에 형성되는 형광체 패턴(7)과를 포함하여 구성되고, 각 셀마다 스캔되는 소정의 어드레스 펄스전압과 유지방전 펄스전압에 의해 리셋, 어드레싱, 유지방전을 일으키는 플라즈마 디스플레이장치(PDP)의 구동방법에 있어서, 상기 전면전극군에서 작동하는 유지방전 펄스전압이 인가되는 동안에 그 후면기판에서 유기되는 어드레스 전극(5)에의 유기전압을 저장하여 이를 어드레스 펄스전압의 인가시의 베이스전압에 인가시키는 것을 특징으로 한다.The method of driving the AC plasma display device includes a front electrode group 2 formed on a back side of the front substrate 1, an address electrode 5 formed on a back side of the back substrate 6, and a plurality of cells. Dielectric layers 3 and 4 formed on the rear surface of the front electrode group 2 and the address electrode 5, phosphor patterns 7 formed on the rear surface of the dielectric layer 4 on the side of the address electrode 5; A method of driving a plasma display device (PDP), comprising: a reset, addressing, and sustain discharge caused by a predetermined address pulse voltage and sustain discharge pulse voltage scanned for each cell, the method comprising: While the sustain discharge pulse voltage is applied, the induced voltage from the rear substrate to the address electrode 5 is stored and applied to the base voltage upon application of the address pulse voltage.
Description
본 발명은, 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법과 그장치에 관한 것으로, 더 상세하게는 기존의 AC-PDP에서 효율 및 휘도를 개선하기 위한 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법과 그 장치에 관한 것이다. 또, 본 발명은 패널을 균등하게 소거하기 위한 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법과 그 장치에 관한 것이다. 즉, 기존의 면방전 AC-PDP에 있어서 전면 전극군에 의한 유지방전시 하이 임피던스(Hi-Impedence)로 플루우팅(floating)된 어드레스 전극의 유기 전압(Induced Voltage)을 적절한 직렬저항을 사용하여 휘도 및 효율을 향상시키고자 하는 것이다. 그리고, 이때 전면 전극군에 방전 유지시 발생되는 어드레스전극의 유기 전압을 에너지 회수 회로를 사용하여 에너지 회수함으로써 소비 전력을 절감하고자 하는 것이다.The present invention relates to a method and a device for driving a high efficiency high brightness AC plasma display device, and more particularly, to a method and a device for driving a high efficiency high brightness AC plasma display device for improving efficiency and brightness in an existing AC-PDP. It is about. The present invention also relates to a method of driving a high efficiency high brightness alternating current plasma display device for equally erasing a panel, and an apparatus thereof. In other words, in the conventional surface discharge AC-PDP, the induced voltage of the address electrode, which is floated due to high impedance (Hi-Impedence) during sustain discharge by the front electrode group, is used for the luminance and It is to improve the efficiency. In this case, the power consumption is reduced by recovering energy of the induced voltage of the address electrode generated when the discharge is maintained in the front electrode group using an energy recovery circuit.
도 1에는 플라즈마 디스플레이장치(PDP)의 구동방법을 설명하기 위한 개략부분단면도가 도시되고, 도 2에는 종래의 면방전 구동방법에 따른 파형도가 도시된다.1 is a schematic partial cross-sectional view for explaining a method of driving a plasma display device (PDP), and FIG. 2 is a waveform diagram according to a conventional surface discharge driving method.
도 1에 도시된 플라즈마 디스플레이장치는, X전극과 Y전극으로 전면 전극군(2)으로 전면 기판(1)의 배면에 형성되는 전면 전극군(2)과, 후면 기판(6)의 배면에 형성되는 어드레스 전극(5)과, 그 전면 전극군(2) 및 어드레스 전극(5)의 배면에 형성되는 유전층(3,4)과, 그 어드레스 전극(5)측의 유전층(4)의 배면에 형성되는 형광체 패턴(7)과를 포함하여 구성된다.The plasma display device shown in FIG. 1 is formed on the rear surface of the front electrode group 2 and the rear substrate 6 which are formed on the rear surface of the front substrate 1 by the front electrode group 2 by the X electrode and the Y electrode. Formed on the back side of the address electrode 5 to be formed, the front electrode group 2 and the dielectric layers 3 and 4 formed on the back of the address electrode 5, and the dielectric layer 4 on the address electrode 5 side. And a phosphor pattern 7 to be formed.
이와 같이 구성되는 플라즈마 디스플레이장치의 구동방법은, 도 2에서와 같이, 1프레임을 6개의 서브프레임으로 분할하고, 각 서브프레임은 서로 다른 유지기간이 설정하고, 각 서브프레임을 조합하여 영상화면의 계조를 표시하고, 각 서브프레임은 리셋(Reset)기간, 어드레스기간, 및 유지기간으로 분리된다. 리셋기간에는, 패널의 모든 셀의 방전조건을 균일화 또는 초기화하기 위해 공통접속된 X전극에 쓰기펄스(WP)를 인가하여 모든 셀들을 전면방전시키고, 다음에 모든 Y전극들에 유지펄스를 인가하여 유지방전을 한 후, 공통접속된 X전극에 소거펄스를 인가하여 유전체상에 축적된 벽전하를 소거한다. 어드레스 기간에는, 입력된 영상데이터에 따라 표시해야할 셀들을 지정하기 위해 어드레스 전극에 데이터 펄스가 인가되고, Y전극에는 순차적으로 스캔펄스가 인가되어, 표시해야할 셀의 전면 유전체상에 벽전하가 축적된다. 다음에 유지펄스를 X전극 및 Y전극에 교번으로 인가하여, 어드레스 기간에 지정된, 즉 벽전하가 축적된 셀만 유지방전을 한다.In the driving method of the plasma display apparatus configured as described above, as shown in FIG. 2, one frame is divided into six subframes, each subframe is set to have a different holding period, and each subframe is combined to display an image screen. The gray level is displayed, and each subframe is divided into a reset period, an address period, and a sustain period. In the reset period, in order to equalize or initialize the discharge conditions of all the cells of the panel, a write pulse WP is applied to the X electrodes commonly connected to the front discharge to all the cells, and then a sustain pulse is applied to all the Y electrodes. After the sustain discharge, an erase pulse is applied to the commonly connected X electrodes to erase the wall charges accumulated on the dielectric. In the address period, data pulses are applied to the address electrodes to designate cells to be displayed according to the input image data, and scan pulses are sequentially applied to the Y electrodes to accumulate wall charges on the front dielectric of the cells to be displayed. . Next, the sustain pulse is alternately applied to the X electrode and the Y electrode, so that only the cells designated in the address period, that is, the wall charges are accumulated, are sustained and discharged.
상술된 1서브프레임의 표시동안에, 리셋(Reset)기간과 어드레스 기간에 어드레스 전극(5)은 전면 전극군(2:X,Y전극)과 동일한 기준 준위로 그라운드 레벨(Ground Level)로 처리 되어 방전에 필요한 기입 및 소거를 원활하게 하기 위한 공간전하(Space Charge)와 벽전하(Wall Charge)를 생성하고 있다. 또한, 유지 기간에서는 어드레스 전극(5)은 그라운드 레벨로 처리되어 있지 않고 하이-임피덴스 (Hi-Impedence)로 처리되어 있으며, 전면 전극군(2)에 형성되는 공간전하로 어드레스 전극(5)에 전압이 유기된다.During the display of the above-described one subframe, in the reset period and the address period, the address electrode 5 is treated at the ground level at the same reference level as the front electrode group 2: X, Y electrodes, and discharged. Space charges and wall charges are generated to facilitate writing and erasing. In the sustain period, the address electrode 5 is not processed at the ground level, but is treated with high-impedance, and is spaced on the front electrode group 2 by the space charge formed in the front electrode group 2. Voltage is induced.
이는 본 제안에서, 편의상 플로팅(floating)된 어드레스 전압을 어드레스 유기전압이라 한다. 유지 방전시 그 어드레스 유기전압은, 그라운드 레벨로 처리하면, 유지 방전이 불안정성을 초래할 수도 있다. 따라서, 모든 면방전 구조에서는 하이 임피던스(Hi-Impedence)로 통상 처리하고 있다.This is referred to as the address induced voltage in the present proposal for the floating address voltage for convenience. When the address induced voltage at the sustain discharge is processed at the ground level, the sustain discharge may cause instability. Therefore, in all surface discharge structures, it is normally processed with high impedance (Hi-Impedence).
따라서, 본 발명은, 상술한 어드레스 유기전압을 이용하기 위한 것으로, 기존의 면방전 AC-PDP에 있어서 전면 전극군에 의한 유지방전시 하이 임피던스(Hi-Impedence)로 플루우팅(floating)된 어드레스 전극의 유기 전압(Induced Voltage)을 적절한 직렬저항을 사용하여 휘도 및 효율을 향상시킬 수 있고, 나아가, 전면 전극군에 방전 유지시 발생되는 어드레스전극의 유기 전압을 에너지 회수 회로를 사용하여 에너지 회수함으로써 소비 전력을 절감할 수 있는 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법과 그 장치를 제공하는 데에 그 목적이 있다.Accordingly, the present invention is to use the above-described address induced voltage, and in the case of sustain discharge by the front electrode group in the conventional surface discharge AC-PDP, the address electrode floated with high impedance (Hi-Impedence) Induced voltage can be improved by using an appropriate series resistance to improve brightness and efficiency. Furthermore, energy consumption is recovered by using an energy recovery circuit to recover the induced voltage of the address electrode generated when the discharge is maintained in the front electrode group. It is an object of the present invention to provide a method and a device for driving a high efficiency high brightness AC plasma display device which can reduce the amount of energy.
이러한 목적을 달성하기 위한 본 발명의 제1실시예는, 전면 기판의 배면에 형성되는 전면 전극군과, 후면 기판의 배면에 형성되는 어드레스 전극과, 전면전극군과 어드레스 전극이 교차하는 지점에 형성되는 복수의 셀들, 전면 전극군 및 어드레스 전극의 배면에 각각 형성되는 유전층과, 그 어드레스 전극측의 유전층의 배면에 형성되는 형광체 패턴과를 포함하는 플라즈마 디스플레이장치의 구동방법에 있어서, 1프레임을 각각 리셋기간, 어드레스 기간 및 유지방전기간으로 구성된 복수의 서브프레임으로 분할하여, 각 서브프레임을 조합해서 영상신호의 계조를 표시하는 구동방법에서, 상기 유지방전 펄스전압이 인가되는 동안에 어드레스 전극에 유기되는 유기전압을 방출하는 것을 특징으로 한다.The first embodiment of the present invention for achieving the above object is formed at the point where the front electrode group formed on the rear surface of the front substrate, the address electrode formed on the rear surface of the rear substrate, and the front electrode group and the address electrode intersect. A driving method of a plasma display apparatus comprising a plurality of cells, a dielectric layer formed on a rear surface of a front electrode group and an address electrode, and a phosphor pattern formed on a rear surface of a dielectric layer on the side of the address electrode. In a driving method of dividing into a plurality of subframes consisting of a reset period, an address period, and a sustain discharge period, and combining each subframe to display the gray level of the video signal, the driving method is induced at an address electrode while the sustain discharge pulse voltage is applied. It is characterized by emitting an induced voltage.
또한 상기 제1실시예를 실현하기 위한 수단은 각각의 어드레스 전극들에 연결되어 있는 데이터 드라이버, 데이터 드라이버와 어드레스 구동전압원(Vadd)에 사이에 있는 제1절환스위치(SW1), 상기 데이터 드라이버와 어드레스 구동전압원(Vadd)에 공통접속한 제2절환스위치(SW2), 상기 제2절환스위치(SW2)와 접지 사이에 연결된 저항기(R)를 포함한다.Further, the means for realizing the first embodiment includes a data driver connected to respective address electrodes, a first switch SW1 between the data driver and the address driving voltage source Vadd, the data driver and the address. A second switching switch SW2 commonly connected to the driving voltage source Vadd, and a resistor R connected between the second switching switch SW2 and ground.
또한 본 발명의 제2실시예에 따른 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법은, 상기 유지방전 펄스전압이 인가되는 동안에 어드레스 전극에 유기되는 유기전압을 저장하여, 유지방전 종료후 이를 어드레스 펄스전압 인가시 이용하는 것을 특징으로 한다.In addition, the driving method of the high-efficiency high-brightness AC plasma display device according to the second embodiment of the present invention stores an organic voltage induced at an address electrode while the sustain discharge pulse voltage is applied, and applies the address pulse voltage after the end of the sustain discharge. It is characterized by using.
또한 상기 제2실시예를 실현하기 위한 수단은 각각의 어드레스 전극들에 연결되어 있는 데이터 드라이버, 데이터 드라이버와 어드레스 구동전압원 사이에 있는 제1절환스위치(SW1), 데이터 드라이버와 어드레스 구동전압원에 공통접속된 제2절환스위치(SW2), 상기 제2절환스위치(SW2)에 연결된 에너지회수회로(E)를 포함한다.Further, the means for realizing the second embodiment includes a data driver connected to each of the address electrodes, a first switch SW1 between the data driver and the address driving voltage source, and a common connection to the data driver and the address driving voltage source. And a second switching switch SW2 and an energy recovery circuit E connected to the second switching switch SW2.
또한 본 발명의 제3실시예에 따른 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법은, 상기 유지방전 펄스전압이 인가시 어드레스 전극에 유기되는 유기전압을 저장하여, 다음 유지 유지방전시에 이를 유지방전 펄스전압에 이용하는 것을 특징으로 한다.In addition, the driving method of the high-efficiency high brightness AC plasma display device according to the third embodiment of the present invention stores an organic voltage induced at an address electrode when the sustain discharge pulse voltage is applied, and maintains the discharge pulse voltage at the next sustain sustain discharge. It is characterized by using.
또한 상기 제3실시예를 실현하기 위한 수단은 유지전극 구동회로에 연결된 에너지회수회로(E), 각각의 어드레스 전극들에 연결되어 있는 데이터 드라이버, 데이터 드라이버와 어드레스 구동전압원 사이에 있는 제1절환스위치(SW1), 데이터 드라이버와 어드레스 구동전압원에 공통접속된 제2절환스위치(SW2), 상기 제2절환스위치(SW2)에 직렬연결된 저항기(R), 상기 저항기(R)의 타단에 연결된 순방향 다이오드를 포함하며, 상기 다이오드의 타단은 상기 에너지회수회로(E)에 연결되는 것을 특징으로 한다.Further, the means for realizing the third embodiment includes an energy recovery circuit E connected to the sustain electrode driving circuit, a data driver connected to the respective address electrodes, a first switching switch between the data driver and the address driving voltage source. (SW1), a second switching switch (SW2) commonly connected to the data driver and the address driving voltage source, a resistor (R) connected in series with the second switching switch (SW2), a forward diode connected to the other end of the resistor (R) And the other end of the diode is connected to the energy recovery circuit (E).
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3에는 전면전극군(X,Y전극)에서의 유지방전시 어드레스 전극들에 유기되는 유기전압의 등가 회로도가 도시되어 있다. 이와같은 어드레스 전극의 유기전압을 없애기 위해 0V로 유지할 수 없는 이유는 구동안정성을 저해하기 때문이다. 그러나, 유지방전시에 이 유기전압은 유지방전시에 형성되는 전류를 감소시켜 표시효율을 저하시킨다.3 shows an equivalent circuit diagram of the induced voltage induced in the address electrodes during sustain discharge in the front electrode group X and Y electrodes. The reason why this voltage cannot be maintained at 0 V in order to eliminate the induced voltage of the address electrode is that driving stability is impaired. However, during sustain discharge, this induced voltage reduces the current formed during sustain discharge, thereby lowering the display efficiency.
도4는 도 3의 어드레스 전극들에 유기되는 유기전압을 방출하기 위한 수단을 도시하는 것으로, 각각의 어드레스 전극들에 연결되어 있는 데이터 드라이버, 데이터 드라이버와 어드레스 구동전압원 사이에 있는 제1절환스위치(SW1), 데이터 드라이버와 어드레스 구동전압원에 공통접속된 제2절환스위치(SW2), 상기 제2절환스위치(SW2)와 접지 사이에 연결된 저항기(R)로 구성된다. 도4에서, 유기전압을 방출하는 과정을 설명하면, 먼저 어드레스 기간동안에는 먼저 상기 제1절환스위치(SW1)을 어드레스 구동전압원(Vadd)을 연결하기 위해 상기 제1절환스위치를 ON시키고, 각 어드레스 전극에 입력영상신호가"1"일 때는 데이터 드라이버내의 절환스위치들(DSW11,··· DSW1n)(도시되어 있지않음)를 ON시켜 어드레스 구동전압원(Vadd)을 인가하고, 각 어드레스 전극에 입력영상신호가"0"일 때는 데이터 드라이버내의 절환스위치들(DSW21,··· DSW2n)(도시되어 있지않음)를 ON시켜 어드레스전극을 접지시킨다. 유지방전기간 동안에는 어드레스 구동전압원 또는 접지로부터 연결을 분리하기 위해 각각 상기 제1절환스위치들(DSW11,···, DSW1n)과 상기 제2절환스위치들(DSW21,···, DSW2n)를 OFF시키고 상기 제2절환스위치(SW2)를 ON시킨다. 어드레스 전극들은 저항기(R)에 연결되며, 따라서 유지방전시에 유기되는 유기전압은 저항기(R)를 통하여 방출된다.FIG. 4 shows a means for emitting an induced voltage induced in the address electrodes of FIG. 3, wherein a first switching switch between a data driver, a data driver and an address driving voltage source connected to each of the address electrodes is shown. SW1), a second switching switch SW2 commonly connected to the data driver and the address driving voltage source, and a resistor R connected between the second switching switch SW2 and ground. Referring to FIG. 4, the process of releasing the induced voltage first turns on the first switching switch in order to connect the first switching switch SW1 to the address driving voltage source Vadd during the address period. When the input video signal is " 1 ", the address switch voltage source Vadd is applied by turning on the switching switches DSW11, DSW1n (not shown) in the data driver, and input video signals to each address electrode. Is set to "0", the switching switches DSW21, DSW2n (not shown) in the data driver are turned on to ground the address electrode. During the sustain discharge period, the first switching switches DSW11, DSW1n and the second switching switches DSW21, DSW2n are turned off to disconnect the connection from the address driving voltage source or the ground, respectively. The second switching switch SW2 is turned on. The address electrodes are connected to the resistor R, so that the induced voltage induced during the sustain discharge is emitted through the resistor R.
도 5는 어드레스 전극들에 저항기를 장착하지 않은 하이 임피던스(Hi-Impedence)상태의 어드레스 유기전압파형을 도시하고 있으며, 도 6은 어드레스 전극들에 저항기를 장착하여 방출된 어드레스 유기전압 파형을 도시하다.FIG. 5 shows an address induced voltage waveform in a high impedance (Hi-Impedence) state in which a resistor is not attached to the address electrodes, and FIG. 6 shows an address induced voltage waveform emitted by mounting a resistor in the address electrodes. .
이러한 유기전압의 방출효과는 유지 방전에 형성되는 전류를 감소시켜 효율을 상승시키는 효과를 나타낸다. 또한 동일한 소비전력에서 관찰하면 판넬의 휘도를 증가시키는 효과를 관찰할 수 있었다.This emission effect of the induced voltage has an effect of increasing the efficiency by reducing the current formed in the sustain discharge. Also, when observed at the same power consumption, the effect of increasing the panel brightness was observed.
기존의 42" VGA급에서 실험한 결과 0.6lm/W 정도의 판넬의 상태를 기준으로 0.75lm/W로 상승시켜 효율 증가를 25%나 상승시켰다.As a result of experimenting in the existing 42 "VGA class, the efficiency was increased by 25% by raising 0.75lm / W based on the panel state of about 0.6lm / W.
이때 직렬 연결된 저항의 값에 따라 소비되는 전류의 값이 제어되므로 적절한 저항값을 선택할 필요가 있다. 저항이 너무 적어 어드레스 전극(5)의 어드레스 유기전압에 의한 소비 전류를 너무 많게 하면 유지방전시 형성되는 전면 전극군(2)의 면방전에 영향을 주어 펄스가 인가되는 전면 전극군(2)과 어드레스 전극(5)과의 대향 방전 성격이 증가하게 되며, 이에 따라 판넬의 방전 불안정을 초래할 수 있다. 또한 저항이 너무 크면 어드레스 전극(5)의 어드레스 유기전압압에 의한 휘도 및 효율 증가 현상은 미미하게 된다.At this time, since the value of the current consumed is controlled according to the value of the series connected resistor, it is necessary to select an appropriate resistance value. If the resistance is too small and the current consumption due to the address induced voltage of the address electrode 5 is too high, the surface discharge of the front electrode group 2 formed during sustain discharge is affected, and the front electrode group 2 and the address electrode to which a pulse is applied are applied. The opposite discharge characteristics with (5) are increased, which may cause discharge instability of the panel. In addition, if the resistance is too large, the phenomenon of the increase in brightness and efficiency due to the address induced voltage of the address electrode 5 is insignificant.
도 7a 및 도 7b에는 도 4에서의 저항을 다양하게 변화시킬 경우의 효율의 관계가 도시되어 있다. 도7a에 도시한 바와같이, 저항값이 대략 20Ω∼100Ω에서는 효율이 좋게 나타나고 있으며, 바람직하게는 30Ω∼60Ω에서 가장 좋게 나타나고 있다.7A and 7B show the relationship of the efficiency when the resistance in FIG. 4 is variously changed. As shown in Fig. 7A, the resistance value shows good efficiency at approximately 20? To 100 ?, and preferably at 30? To 60 ?.
도 8에는 본 발명의 다른 실시예에 따라, 유지방전시에 어드레스 전극에 유기되는 유기전압을 일시 저장하여 어드레스 구동시에 이용하는 수단을 도시된다.Fig. 8 shows a means for temporarily storing an induced voltage induced at an address electrode during sustain discharge and using it for address driving according to another embodiment of the present invention.
도 8에 도시된 제2실시예는 유지 기간에 형성되는 어드레스 유기전압을 저항을 단순히 방출만 하는 것이아니라 이를 일시 저장하여 어드레스 구동시에 이용하여 구동효율을 향상시키고자 하는 것이다. 보다 상세히 설명하면, 본발명의 제2실시예를 실현하기 위한 구동장치는, 각각의 어드레스 전극들에 연결되어 있는 데이터 드라이버, 데이터 드라이버와 어드레스 구동전압원 사이에 있는 제1절환스위치(SW1), 데이터 드라이버와 어드레스 구동전압원에 공통접속된 제2절환스위치(SW2), 상기 제2절환스위치(SW2)에 연결된 에너지회수회로(E)로 구성된다. 에너지 회수회로(E)는 상기 제2절환스위치들(SW2)에 연결된 리액터(L), 상기 리액터(L)의 타단에 연결된 저항기(R), 저항기(R)에 직렬연결된 순방향 다이오드(D1), 이 다이오드(D1)에 직렬연결된 제3절환스위치(SW3), 상기 제3절환스위치에 연결된 콘덴서(C), 콘덴서의 타단은 접지되며, 상기 리액터(L) 및 상기 저항기(R)에 공통접속된 역방향 다이오드(D2), 및 상기 다이오드(D2)의 타단에 연결된 제4절환스위치(SW4)를 포함하고, 상기 제4절환스위치는 상기 제3절환스위치(SW3)와 상기 콘덴서(C)에 공통접속되어 구성된다.In the second embodiment shown in FIG. 8, the address induced voltage formed in the sustain period is not merely to emit a resistance but is temporarily stored and used for address driving to improve driving efficiency. In more detail, the driving device for realizing the second embodiment of the present invention includes a data driver connected to each address electrode, a first switching switch SW1 between the data driver and the address driving voltage source, and the data. A second switching switch SW2 commonly connected to the driver and the address driving voltage source, and an energy recovery circuit E connected to the second switching switch SW2. The energy recovery circuit E includes a reactor L connected to the second switching switches SW2, a resistor R connected to the other end of the reactor L, a forward diode D1 connected in series to the resistor R, The third switch SW3 connected in series with the diode D1, the capacitor C connected to the third switch switch, and the other end of the capacitor are grounded, and are commonly connected to the reactor L and the resistor R. A reverse switching diode D2 and a fourth switching switch SW4 connected to the other end of the diode D2, wherein the fourth switching switch is commonly connected to the third switching switch SW3 and the condenser C; It is configured.
도 8에서, 유기전압을 저장하여 이용하는 과정을 설명하면, 먼저 어드레스 기간동안에는 먼저 상기 제1절환스위치(SW1)을 어드레스 구동전압원(Vadd)을 연결하기 위해 상기 제1절환스위치를 ON시키고, 각 어드레스 전극에 입력영상신호가"1"일 때는 데이터 드라이버내의 절환스위치들(DSW11,··· DSW1n)(도시되어 있지않음)를 ON시켜 어드레스 구동전압원(Vadd)을 인가하고, 각 어드레스 전극에 입력영상신호가"0"일 때는 데이터 드라이버내의 절환스위치들(DSW21,··· DSW2n)(도시되어 있지않음)를 ON시켜 어드레스전극을 접지시킨다. 유지방전기간 동안에는 어드레스 구동전압원 또는 접지로부터 연결을 분리하기 위해 각각 상기 제1절환스위치들(DSW11,···, DSW1n)과 상기 제2절환스위치들(DSW21,···, DSW2n)를 OFF시키고 상기 제2절환스위치(SW2)를 ON시키고, 동시에 에너지회수회로(E)의 제3절환스위치(SW3)을 ON시킨다. 따라서, 어드레스 전극들은 에너지회수회로(E)의 리액터(L)에 연결되고, 유지방전시에 유기되는 유기전압은 저항기(R)를 통하여 콘덴서(C)에 충전된다. 다음, 유지방전이 종료되어 어드레스 구동시에는 상기 제3절환스위치(SW3)가 OFF되고, 상기 제4절환스위치(SW4)가 ON되고, 상기 제1절환스위치(SW1)가 ON된다. 따라서, 캐패시터(C)에 충전된 전압이 방전되어, 어드레스 구동전압원에서 공급되는 구동전압(Vadd)에 캐패시터 전압(Vcc/2)가 더해져 어드레스 전극들에 인가되므로써, 어드레스 구동전압의 효율을 향상시킬 수 있다.In FIG. 8, a process of storing and using an induced voltage will be described. First, the first switching switch is turned on to connect the first switching switch SW1 to an address driving voltage source Vadd during an address period, and each address is turned on. When the input video signal is " 1 " at the electrodes, the address switch voltage source Vadd is applied by turning on the switching switches DSW11, DSW1n (not shown) in the data driver, and input video to each address electrode. When the signal is " 0 ", the switch electrodes DSW21, DSW2n (not shown) in the data driver are turned on to ground the address electrode. During the sustain discharge period, the first switching switches DSW11, DSW1n and the second switching switches DSW21, DSW2n are turned off to disconnect the connection from the address driving voltage source or the ground, respectively. The second switching switch SW2 is turned on, and at the same time, the third switching switch SW3 of the energy recovery circuit E is turned on. Therefore, the address electrodes are connected to the reactor L of the energy recovery circuit E, and the induced voltage induced during the sustain discharge is charged in the capacitor C through the resistor R. Next, when the sustain discharge is completed and the address is driven, the third switching switch SW3 is turned off, the fourth switching switch SW4 is turned on, and the first switching switch SW1 is turned on. Accordingly, the voltage charged in the capacitor C is discharged, and the capacitor voltage Vcc / 2 is added to the driving voltage Vadd supplied from the address driving voltage source to be applied to the address electrodes, thereby improving the efficiency of the address driving voltage. Can be.
도 9는 본발명의 제3실시예를 실현하기 위한 구동장치로서, 유지전극 구동회로에 연결되어 유지방전시에 소모되는 무효전력을 회수하는 에너지회수회로(E), 각각의 어드레스 전극들에 연결되어 있는 데이터 드라이버, 데이터 드라이버와 어드레스 구동전압원 사이에 있는 제1절환스위치(SW1), 데이터 드라이버와 어드레스 구동전압원에 공통접속된 제2절환스위치(SW2), 상기 제2절환스위치(SW2)에 연결된 저항기(R) 및 상기 저항기(R)의 타단에 직렬연결된 순방향 다이오드(D3)를 포함하며, 상기 순방향 다이오드(D3)의 타단은 에너지회수회로(E)의 제3절환스위치(SW3)와 콘덴서(C)에 공통접속된다. 또한, 상기 에너지 회수회로(E)는 상기 유지전극 구동회로에 연결된 리액터(L), 상기 리액터(L)의 타단에 연결된 순방향 다이오드(D1), 이 다이오드(D1)에 직렬연결된 제3절환스위치(SW3), 상기 제3절환스위치에 연결된 콘덴서(C), 콘덴서의 타단은 접지되며, 상기 리액터(L) 및 상기 순방향 다이오드(D1)에 공통접속된 역방향 다이오드(D2), 및 상기 다이오드(D2)의 타단에 연결된 제4절환스위치(SW4)를 포함하고, 상기 제4절환스위치는 상기 제3절환스위치(SW3)와 상기 콘덴서(C)에 공통접속되어 구성된다.FIG. 9 is a driving device for realizing a third embodiment of the present invention, which is connected to a sustain electrode driving circuit to recover an reactive power consumed during sustain discharge, and is connected to respective address electrodes. Data switch, a first switching switch SW1 between the data driver and the address driving voltage source, a second switching switch SW2 commonly connected to the data driver and the address driving voltage source, and a resistor connected to the second switching switch SW2. (R) and a forward diode (D3) connected in series with the other end of the resistor (R), the other end of the forward diode (D3) is the third switching switch (SW3) and the capacitor (C) of the energy recovery circuit (E) Is commonly connected. In addition, the energy recovery circuit (E) is a reactor (L) connected to the sustain electrode driving circuit, a forward diode (D1) connected to the other end of the reactor (L), a third switching switch connected in series with the diode (D1) SW3), the capacitor C connected to the third switching switch, the other end of the capacitor is grounded, a reverse diode D2 commonly connected to the reactor L and the forward diode D1, and the diode D2. And a fourth switching switch (SW4) connected to the other end of the fourth switching switch, and the fourth switching switch is configured to be commonly connected to the third switching switch (SW3) and the condenser (C).
도9에서, 방출된 유기전압을 이용하는 과정을 설명하면, 먼저 상기 제1절환스위치(SW1)을 어드레스 구동전압원(Vadd)을 연결하기 위해 상기 제1절환스위치를 ON시키고, 각 어드레스 전극에 입력영상신호가"1"일 때는 데이터 드라이버내의 절환스위치들(DSW11,··· DSW1n)(도시되어 있지않음)를 ON시켜 어드레스 구동전압원(Vadd)을 인가하고, 각 어드레스 전극에 입력영상신호가"0"일 때는 데이터 드라이버내의 절환스위치들(DSW21,··· DSW2n)(도시되어 있지않음)를 ON시켜 어드레스전극을 접지시킨다. 유지방전기간 동안에는 어드레스 구동전압원 또는 접지로부터 연결을 분리하기 위해 각각 상기 제1절환스위치들(DSW11,···, DSW1n)과 상기 제2절환스위치들(DSW21,···, DSW2n)를 OFF시키고 상기 제2절환스위치(SW2)를 ON시킨다. 따라서, 어드레스 전극들은 저항기(R) 및 다이오드(D3)를 통해 에너지회수회로(E)의 콘덴서에 연결되어, 유지방전시에 유기되는 유기전압은 콘덴서(C)에 충전된다. 동시에, 전면전극군의 유지방전시에는 에너지 회수회로(E)의 제3절환스위치가 ON되어, 유지방전시의 방전전압이 리액터(L)를 통해 유기되어 콘덴서에 충전된다. 유지방전이 끝나고 다음 유지방전을 할때는 제3절환스위치(SW3) 및 제2절환스위치(SW2)가 OFF되고, 상기 제4절환스위치(SW4)가 ON된다. 따라서, 캐패시터(C)에 충전된 전압이 방전되어, 유지전압원에서 공급되는 유지전압(Vsus)에 캐패시터 전압(Vcc/2)가 더해져 유지전극들에 인가되므로써, 유지전압의 효율을 향상시킬 수 있다.Referring to FIG. 9, a process of using the emitted induced voltage will be described. First, the first switching switch is turned on to connect the first switching switch SW1 to an address driving voltage source Vadd, and an input image is input to each address electrode. When the signal is " 1 ", the switching switches DSW11, DSW1n (not shown) in the data driver are turned on to apply the address driving voltage source Vadd, and the input image signal is " 0 " Is turned on, the switching switches DSW21 in the data driver (DSW2n) (not shown) are turned on to ground the address electrode. During the sustain discharge period, the first switching switches DSW11, DSW1n and the second switching switches DSW21, DSW2n are turned off to disconnect the connection from the address driving voltage source or the ground, respectively. The second switching switch SW2 is turned on. Therefore, the address electrodes are connected to the capacitor of the energy recovery circuit E through the resistor R and the diode D3, so that the induced voltage induced during the sustain discharge is charged in the capacitor C. At the same time, during the sustain discharge of the front electrode group, the third switching switch of the energy recovery circuit E is turned on, and the discharge voltage during the sustain discharge is induced through the reactor L to charge the capacitor. When the next sustain discharge is completed after the sustain discharge, the third switch SW3 and the second switch SW2 are turned off, and the fourth switch SW4 is turned on. Therefore, the voltage charged in the capacitor C is discharged, and the capacitor voltage Vcc / 2 is added to the sustain voltage Vsus supplied from the sustain voltage source and applied to the sustain electrodes, thereby improving the efficiency of the sustain voltage. .
이와 같은 구성과 작용에 의해 유지방전 기간에 무휴 에너지인 어드레스 유기전압을 에너지 회수회로를 이용하여 회수하므로써 소비전력을 절감하여 효율을 개선시킬 수 있게 된다.By such a configuration and operation, by recovering the address induced voltage, which is a non-stop energy, in the sustain discharge period by using an energy recovery circuit, power consumption can be reduced and efficiency can be improved.
이상에서 설명한 본 발명의 실시예에 따른 고효율 고휘도 교류 플라즈마 디스플레이 장치의 구동방법과 그 장치의 구성과 작용에 의하면, 어드레스 전극(5)에의 유지방전시의 어드레스 유기전압을 이용하여 효율의 개선 내지 휘도의 향상을 기할 수 있는 등의 효과가 있다.According to the driving method of the high-efficiency high-brightness AC plasma display device according to the embodiment of the present invention described above, and the structure and operation of the device, the improvement of the efficiency to the luminance is achieved by using the address induced voltage during the sustain discharge to the address electrode 5. There is such an effect that improvement can be made.
도 1은 플라즈마 디스플레이장치(PDP)의 구동방법을 설명하기 위한 개략부분단면도이다.1 is a schematic partial cross-sectional view for explaining a method of driving a plasma display device (PDP).
도 2는 종래의 면방전 구동방법에 따른 파형도이다.2 is a waveform diagram according to a conventional surface discharge driving method.
도 3은 어드레스 전극에의 유기전압의 등가 회로도이다.3 is an equivalent circuit diagram of an induced voltage to an address electrode.
도 4는 본 발명의 일실시예에 따른 어드레스 전극의 유기전압에 의한 에너지 회수회로도이다.4 is an energy recovery circuit diagram of an induced voltage of an address electrode according to an exemplary embodiment of the present invention.
도 5는 어드레스 전극에의 유기전압파형도이다.5 is an organic voltage waveform diagram of an address electrode.
도 6은 직렬저항 연결시의 유기전압 파형도이다.6 is an induced voltage waveform diagram when a series resistor is connected.
도 7a 및 도 7b는 도 4에서의 저항변화에 따른 효율의 관계를 도시한 그래프이다.7A and 7B are graphs showing a relationship between efficiency according to resistance change in FIG. 4.
도 8에는 본 발명의 다른 실시예에 따라, 유지방전시에 어드레스 전극에 유기되는 유기전압을 일시 저장하여 어드레스 구동시에 이용하는 수단을 도시한 회로도이다.FIG. 8 is a circuit diagram showing a means for temporarily storing an induced voltage induced at an address electrode during sustain discharge and using it for address driving according to another embodiment of the present invention.
도 9는 본발명의 제3실시예를 실현하기 위한 구동장치의 회로도이다.9 is a circuit diagram of a drive device for realizing the third embodiment of the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
1: 전면 기판 2: 전면 전극군(X, Y전극)1: front substrate 2: front electrode group (X, Y electrode)
3,4: 유전층 5: 어드레스 전극3,4 dielectric layer 5: address electrode
6: 후면 기판 7: 형광체 패턴6: back substrate 7: phosphor pattern
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980051594A KR100555774B1 (en) | 1998-11-28 | 1998-11-28 | High efficiency high brightness AC plasma display device driving method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980051594A KR100555774B1 (en) | 1998-11-28 | 1998-11-28 | High efficiency high brightness AC plasma display device driving method and device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000034308A KR20000034308A (en) | 2000-06-15 |
| KR100555774B1 true KR100555774B1 (en) | 2006-05-16 |
Family
ID=19560262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980051594A KR100555774B1 (en) | 1998-11-28 | 1998-11-28 | High efficiency high brightness AC plasma display device driving method and device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100555774B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100996526B1 (en) * | 2007-12-14 | 2010-11-24 | 가부시키가이샤 히타치세이사쿠쇼 | Address drive circuit and plasma display device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715511B1 (en) * | 2000-06-21 | 2007-05-08 | 주식회사진영정기 | A structure of resistor for discharge heat |
| KR100475157B1 (en) * | 2001-11-28 | 2005-03-08 | 엘지전자 주식회사 | Plasma display panel |
| KR100739049B1 (en) * | 2004-03-23 | 2007-07-12 | 삼성에스디아이 주식회사 | Plasma display panel device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08123362A (en) * | 1994-10-28 | 1996-05-17 | Noritake Co Ltd | Driving method for plasma display panel |
| JPH09146490A (en) * | 1995-11-24 | 1997-06-06 | Nec Corp | Display panel drive circuit |
| JPH10274958A (en) * | 1997-03-31 | 1998-10-13 | Nec Corp | Semiconductor device |
-
1998
- 1998-11-28 KR KR1019980051594A patent/KR100555774B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08123362A (en) * | 1994-10-28 | 1996-05-17 | Noritake Co Ltd | Driving method for plasma display panel |
| JPH09146490A (en) * | 1995-11-24 | 1997-06-06 | Nec Corp | Display panel drive circuit |
| JPH10274958A (en) * | 1997-03-31 | 1998-10-13 | Nec Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100996526B1 (en) * | 2007-12-14 | 2010-11-24 | 가부시키가이샤 히타치세이사쿠쇼 | Address drive circuit and plasma display device |
| US8345034B2 (en) | 2007-12-14 | 2013-01-01 | Hitachi, Ltd. | Address drive circuit and plasma display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000034308A (en) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630290B2 (en) | Method for driving plasma display panel and plasma display | |
| JP3399508B2 (en) | Driving method and driving circuit for plasma display panel | |
| US7511707B2 (en) | Method and circuit for driving a plasma display panel and a plasma display device | |
| JP3556097B2 (en) | Plasma display panel driving method | |
| JP3259766B2 (en) | Driving method of plasma display panel | |
| JP3666607B2 (en) | Plasma panel driving method, driving apparatus, and plasma panel | |
| US6281635B1 (en) | Separate voltage driving method and apparatus for plasma display panel | |
| US6087779A (en) | Method of driving plasma display and plasma display apparatus using the method | |
| US7180241B2 (en) | Plasma display apparatus | |
| JP2005309397A (en) | Plasma display panel, plasma display device, and method for driving plasma display panel | |
| JP2005519334A (en) | Display panel with energy recovery system | |
| US20070008249A1 (en) | Plasma display device and driving method thereof | |
| US20050078059A1 (en) | Plasma display panel and module thereof | |
| KR100555774B1 (en) | High efficiency high brightness AC plasma display device driving method and device | |
| JP2005331956A (en) | Plasma display apparatus and drive method therefor | |
| JP2005331956A5 (en) | ||
| KR100550991B1 (en) | Driving method of plasma display panel and plasma display device | |
| JP4188618B2 (en) | Display panel drive device | |
| KR100430089B1 (en) | Apparatus Of Driving Plasma Display Panel | |
| KR100708851B1 (en) | Plasma display device and driving method thereof | |
| KR20050112867A (en) | Plasma display device and driving method of plasma display panel | |
| JP3862720B2 (en) | Method for driving plasma display panel and plasma display panel | |
| KR100627410B1 (en) | Plasma display device and driving method thereof | |
| JP3602099B2 (en) | Driving device for flat panel display | |
| KR100480173B1 (en) | Driving Method Of Plasma Display Panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140122 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |