KR100553831B1 - Temperature-sensing and providing circuit in semiconductor memory device - Google Patents
Temperature-sensing and providing circuit in semiconductor memory device Download PDFInfo
- Publication number
- KR100553831B1 KR100553831B1 KR1020040069437A KR20040069437A KR100553831B1 KR 100553831 B1 KR100553831 B1 KR 100553831B1 KR 1020040069437 A KR1020040069437 A KR 1020040069437A KR 20040069437 A KR20040069437 A KR 20040069437A KR 100553831 B1 KR100553831 B1 KR 100553831B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- pull
- memory device
- semiconductor memory
- temperature
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Dram (AREA)
Abstract
반도체 메모리 장치의 온도감지출력회로가 게시된다. 본 발명의 온도감지출력회로는 반도체 메모리 장치의 내부온도에 대한 정보를 외부시스템으로 출력할 지 의 여부를 자신의 절단여부로 제어하는 출력조절퓨즈가 내장된다. 또한, 셀프 리프레쉬 제어기 등의 내부 회로에 대한, 내부온도 정보의 제공여부를 제어할 수 있는전송조절퓨즈도 내장된다. 상기 조절퓨즈들은 외부에서 절단이 가능하다. 그러므로, 본 발명의 온도감지출력회로는 별도의 제어신호의 제공없이도, 출력패드들 중의 일부 또는 전부를 플로팅(floating)하는 외부시스템과 온도정보를 수신하여 이용하는 외부시스템에 범용될 수 있다. 또한, 내부적으로 이용되는 온도정보의 수가 상이한 제품에도, 본 발명의 온도감지출력회로가 범용될 수 있다. 따라서, 본 발명의 온도감지출력회로에 의하면, 반도체 메모리 장치의 제조원가를 현저히 절감하는 효과가 발생한다.A temperature sensing output circuit of a semiconductor memory device is posted. The temperature sensing output circuit of the present invention has a built-in output control fuse for controlling whether or not to output information about the internal temperature of the semiconductor memory device to the external system by its own cutting. In addition, a transmission control fuse for controlling whether or not to provide internal temperature information to an internal circuit such as a self refresh controller is also built in. The control fuses can be cut from the outside. Therefore, the temperature sensing output circuit of the present invention can be used in an external system for floating some or all of the output pads and an external system for receiving and using temperature information without providing a separate control signal. In addition, the temperature sensing output circuit of the present invention can also be used for products of which the number of temperature information used internally is different. Therefore, according to the temperature sensing output circuit of the present invention, an effect of remarkably reducing the manufacturing cost of a semiconductor memory device occurs.
온도, 감지, 퓨즈, 범용, 제조원가Temperature, sensing, fuse, general purpose, manufacturing cost
Description
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 종래의 온도감지출력회로들을 나타내는 도면이다.1 is a view showing conventional temperature sensing output circuits.
도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치의 온도감지출력회로를 나타내는 도면이다.2 is a diagram illustrating a temperature sensing output circuit of a semiconductor memory device according to an exemplary embodiment of the present invention.
도 3a 및 도 3b는 각각 도 2의 제1 및 제2 출력제어신호발생부를 구체적으로 나타내는 도면이며, 도 3c는 도 2의 전송제어신호발생부를 구체적으로 나타내는 도면이다.3A and 3B are diagrams specifically illustrating the first and second output control signal generators of FIG. 2, and FIG. 3C is a diagram specifically illustrating the transmission control signal generators of FIG. 2.
도 4는 파워-업 모드에서 도 3a의 주요신호의 전압변화를 설명하기 위한 도면이다.FIG. 4 is a diagram for describing a voltage change of the main signal of FIG. 3A in the power-up mode.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
110 : 온도감지부 120 : 전송제어부110: temperature detection unit 120: transmission control unit
130 : 제1 출력부 140 : 제2 출력부130: first output unit 140: second output unit
150 : 제1 출력제어신호발생부 150: first output control signal generator
160 : 제2 출력제어신호발생부160: second output control signal generator
170 : 전송제어신호발생부170: transmission control signal generator
PADA : 제1 출력패드 PADB : 제2 출력패드PADA: first output pad PADB: second output pad
TEM45 : 제1 온도감지신호 TEM75 : 제2 온도감지신호TEM45: first temperature detection signal TEM75: second temperature detection signal
CON1 : 제1 출력제어신호 CON2 : 제2 출력제어신호CON1: first output control signal CON2: second output control signal
/CONT : 전송제어신호/ CONT: Transmission control signal
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 반도체 메모리 장치의 내부온도를 감지하여 내부온도에 대한 정보를 외부로 제공하는 반도체 메모리 장치의 온도감지출력회로에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a temperature sensing output circuit of a semiconductor memory device that senses an internal temperature of a semiconductor memory device and provides information about the internal temperature to the outside.
반도체 메모리 장치에 내장되는 반도체 소자들의 동작특성은 온도에 의존한다. 그리고, 반도체 소자들의 온도에 따른 특성의 차이를 적절히 보상하기 위하여, 온도감지출력회로가 반도체 메모리 장치에 내장된다. 온도감지출력회로는 내부온도를 감지하고, 감지되는 내부온도에 대한 정보를 내부회로들 또는 외부시스템에 제공한다. 이러한 내부회로들의 대표적인 예가 셀프(Self) 리프레쉬(Refresh) 제어기이며, 외부시스템의 대표적인 예가 메모리셀 컨트롤러이다. 셀프 리프레쉬 제어기 는 내장되는 메모리셀의 리프레쉬 주기를 제어하는 회로이다. 그리고, 메모리셀 컨트롤러는, 반도체 메모리 장치의 출력패드를 통하여, 감지되는 내부온도의 정보를 제공받아 오토(Auto) 리프레쉬를 제어할 수 있다.The operating characteristics of the semiconductor devices embedded in the semiconductor memory device depend on temperature. In order to properly compensate for the difference in characteristics according to the temperature of the semiconductor elements, a temperature sensing output circuit is embedded in the semiconductor memory device. The temperature sensing output circuit senses the internal temperature and provides the internal circuits or the external system with information about the sensed internal temperature. A typical example of such internal circuits is a self refresh controller, and a typical example of an external system is a memory cell controller. Self-refresh controller is a circuit that controls the refresh cycle of the built-in memory cell. The memory cell controller may be configured to control auto refresh by receiving information of the sensed internal temperature through an output pad of the semiconductor memory device.
도 1a 내지 도 1e에는, 종래의 온도감지출력회로들이 도시되는데, 인터페이스되는 외부시스템 또는 내부회로들의 사양에 따라 다양한 형태의 온도감지출력회로가 사용되고 있음을 보여준다. 도 1a의 온도감지출력회로에서는, 온도감지부(11)가 1개의 기준온도 예로서, 45℃를 기준으로 내부온도의 고저(高低)를 감지하여, 온도감지신호(TEM45)를 셀프 리프레쉬 제어기(80)와 출력패드(PADA)로 제공한다. 도 1b의 온도감지출력회로에서는, 온도감지부(21)가 2개의 기준온도 예로서, 45℃와 75℃를 기준으로 내부온도의 고저(高低)를 감지하여, 온도감지신호(TEM45)와 온도감지신호(TEM75)를 셀프 리프레쉬 제어기(80)와 출력패드들(PADA, PADB)로 제공한다.1A to 1E, conventional temperature sensing output circuits are shown, showing that various types of temperature sensing output circuits are used depending on the specifications of external systems or internal circuits being interfaced. In the temperature sensing output circuit of FIG. 1A, the
도 1c의 온도감지출력회로에 의하면, 온도감지부(31)에서 제공되는 1개의 온도감지신호(TEM45)는 셀프 리프레쉬 제어기(80)에 제공된다. 그리고, 출력패드(PADA)는 테스트제어신호(TMRS)의 제어에 따라 온도감지신호(TEM45)를 전송받거나 플로팅(floating)된다. 도 1d 및 도 1e의 온도감지부(41, 51)에서 제공되는 2개의 온도감지신호(TEM45, TEM75)는 셀프 리프레쉬 제어기(80)에 제공된다. 그리고, 출력패드(PADA) 또는 출력패드(PADB)는 테스트제어신호(TMRS)의 제어에 의해 온도감지신호(TEM45, TEM75)를 전송받거나 플로팅된다.According to the temperature sensing output circuit of FIG. 1C, one temperature sensing signal TEM45 provided from the
그런데, 도 1a와 도 1b의 온도감지출력회로들에서는, 항상 출력패드로 내부 온도에 대한 정보를 포함하는 신호가 출력된다. 그러므로, 도 1a 및 도 1b의 온도감지출력회로는 출력패드들 중의 전체 또는 일부를 플로팅(floating)하는 제품에는 적용할 수 없다. 그리고, 도 1c 내지 도 1e의 온도감지출력회로에서는, 테스트 제어신호(TMRS)와 같은 별도의 제어신호가 제공되어야 한다. 그러므로, 도 1c 내지 도 1e의 온도감지출력회로는 별도의 제어신호가 제공되지 않는 제품 또는 동작모드에서는 적용될 수 없다. However, in the temperature sensing output circuits of FIGS. 1A and 1B, a signal including information on an internal temperature is always output to an output pad. Therefore, the temperature sensing output circuit of Figs. 1A and 1B is not applicable to a product that floats all or part of the output pads. In addition, in the temperature sensing output circuit of FIGS. 1C to 1E, a separate control signal such as a test control signal TMRS should be provided. Therefore, the temperature sensing output circuit of FIGS. 1C to 1E cannot be applied in a product or an operation mode in which a separate control signal is not provided.
따라서, 도 1a 내지 도 1e에 도시되는 종래의 온도감지출력회로들은 각기 특정되는 제품에만 적용될 수 있으며, 다양한 제품의 범용적 적용에는 한계를 지닌다. 즉, 동일한 사양의 반도체 메모리 장치라 할지라도, 인터페이스되는 외부시스템에 따라 각기 다른 온도감지출력회로가 내장되어야 한다. 이는, 동일한 사양의 반도체 메모리 장치에 대하여, 생산되는 제품의 수를 증가시키게 되고, 결과적으로 마스크 비용의 증가 등으로 인하여 제조원가를 상승시키는 문제점을 발생한다.Therefore, the conventional temperature sensing output circuits shown in Figs. 1A to 1E can be applied only to a specific product, and there is a limit to the general application of various products. That is, even in a semiconductor memory device having the same specification, different temperature sensing output circuits should be built in according to the external system to be interfaced. This increases the number of products produced for semiconductor memory devices of the same specification, resulting in a problem of increasing manufacturing costs due to an increase in mask cost and the like.
본 발명의 목적은 종래의 기술의 문제점을 개선하기 위한 것으로서, 별도의 제어신호의 제공없이도, 출력패드들 중의 일부 또는 전부를 플로팅하는 외부시스템과 온도정보를 수신하여 이용하는 외부시스템에 범용됨므로써, 제조원가를 절감할 수 있는 반도체 메모리 장치의 온도감지출력회로를 제공하는 데 있다.
SUMMARY OF THE INVENTION An object of the present invention is to improve the problems of the prior art, and is widely used in an external system that floats some or all of the output pads and an external system that receives and uses temperature information without providing a separate control signal. The present invention provides a temperature sensing output circuit of a semiconductor memory device that can reduce manufacturing costs.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 반도체 메모리 장치의 온도감지출력회로에 관한 것이다. 본 발명의 일면에 따른 온도감지출력회로는 온도감지부, 출력패드, 출력부 및 출력제어신호발생부를 구비한다. 상기 온도감지부는 반도체 메모리 장치의 내부온도를 감지하여, 상기 반도체 메모리 장치의 내부온도가 소정의 기준온도에 도달함을 나타내는 온도감지신호를 발생한다. 상기 출력패드는 상기 온도감지신호에 포함되는 상기 반도체 메모리 장치 내부의 온도정보를 외부로 출력할 수 있다. 상기 출력부는 상기 온도정보를 상기 출력패드로 전송하되, 소정의 출력제어신호의 활성에 응답하여 상기 출력패드로의 전송을 차단한다. 상기 출력제어신호발생부는 소정의 에너지에 의하여 절단 또는 연결이 가능한 출력조절퓨즈를 포함한다. 그리고 상기 출력조절퓨즈의 절단 또는 연결에 의하여 상기 출력제어신호의 활성이 제어된다.One aspect of the present invention for achieving the above technical problem relates to a temperature sensing output circuit of a semiconductor memory device. According to an aspect of the present invention, a temperature sensing output circuit includes a temperature sensing unit, an output pad, an output unit, and an output control signal generator. The temperature sensing unit senses an internal temperature of the semiconductor memory device and generates a temperature sensing signal indicating that the internal temperature of the semiconductor memory device reaches a predetermined reference temperature. The output pad may output temperature information inside the semiconductor memory device included in the temperature sensing signal to the outside. The output unit transmits the temperature information to the output pad, and blocks transmission to the output pad in response to activation of a predetermined output control signal. The output control signal generator includes an output control fuse capable of cutting or connecting by a predetermined energy. And the activation of the output control signal is controlled by cutting or connecting the output control fuse.
바람직하기로는, 상기 출력제어신호발생부는 상기 출력조절퓨즈, 출력제어단자, 풀다운트랜지스터, 풀업트랜지스터 및 래치수단를 구비한다. 상기 풀다운트랜지스터는 소정의 풀다운전압과 상기 출력제어단자 사이에 형성되며, 상기 출력제어단자의 전압을 상기 풀다운전압 쪽으로 풀다운한다. 상기 풀업트랜지스터는 소정의 풀업전압과 상기 출력제어단자 사이에 형성된다. 그리고, 상기 풀업트랜지스터는 상기 출력제어단자의 전압을 상기 풀업전압 쪽으로 풀업하되, 상기 출력조절퓨즈의 절단에 의해 상기 출력제어단자의 풀업이 차단된다. 상기 래치수단은 풀다운되는 상기 출력제어단자의 논리 상태를 래치시키며, 래치되는 상기 출력제어단자의 논리 상태에 응답하여 활성하는 상기 출력제어신호를 발생한다.Preferably, the output control signal generator comprises the output control fuse, output control terminal, pull-down transistor, pull-up transistor and latch means. The pull-down transistor is formed between a predetermined pull-down voltage and the output control terminal, and pulls down the voltage of the output control terminal toward the pull-down voltage. The pull-up transistor is formed between a predetermined pull-up voltage and the output control terminal. The pull-up transistor pulls up the voltage of the output control terminal toward the pull-up voltage, and the pull-up of the output control terminal is blocked by cutting the output control fuse. The latch means latches the logic state of the output control terminal being pulled down, and generates the output control signal that is activated in response to the logic state of the output control terminal being latched.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 다른 일면도 반도체 메모리 장치의 온도감지출력회로에 관한 것이다. 본 발명의 다른 일면에 따른 온도감지출력회로는 온도감지부, 전송제어부 및 전송제어신호발생부를 구비한다. 상기 전송제어부는 소정의 셀프 리프레쉬 제어기와 상기 출력패드로 상기 온도감지신호에 포함되는 상기 반도체 메모리 장치 내부의 온도정보를 제공하되, 소정의 전송제어신호에 응답하여 상기 온도정보의 제공을 차단한다. 그리고, 상기 셀프 리프레쉬 제어기는 상기 온도감지신호에 응답하여 상기 반도체 메모리 장치의 셀프 리프레쉬 주기를 제어한다. 상기 전송제어신호발생부는 소정의 에너지에 의하여 절단 또는 연결이 가능한 전송조절퓨즈를 포함하며, 상기 전송조절퓨즈의 절단 또는 연결에 의하여 상기 전송제어신호의 활성이 제어된다.Another aspect of the present invention for achieving the above technical problem relates to a temperature sensing output circuit of a semiconductor memory device. According to another aspect of the present invention, a temperature sensing output circuit includes a temperature sensing unit, a transmission control unit, and a transmission control signal generator. The transfer control unit provides temperature information inside the semiconductor memory device included in the temperature sensing signal to a predetermined self refresh controller and the output pad, and blocks the provision of the temperature information in response to a predetermined transfer control signal. The self refresh controller controls a self refresh cycle of the semiconductor memory device in response to the temperature detection signal. The transmission control signal generator includes a transmission control fuse which can be cut or connected by a predetermined energy, and the activity of the transmission control signal is controlled by cutting or connecting the transmission control fuse.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings. In understanding the drawings, it should be noted that like parts are intended to be represented by the same reference numerals as much as possible.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명의 온도감지출력회로를 상세히 설명한다.Hereinafter, the temperature sensing output circuit of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 반도체 메모리 장치의 온도감지출력회로를 나타내는 도면이다. 도 2에는, 온도감지부(110), 전송제어부(120), 제1 및 제2 출력부(130, 140), 제1 및 제2 출력제어신호발생부들(150, 160), 전송제어신호발생부(170), 그리고 제1 및 제2 출력패드들(PADA, PADB)이 도시된다.2 is a diagram illustrating a temperature sensing output circuit of a semiconductor memory device according to an exemplary embodiment of the present invention. In FIG. 2, the
상기 온도감지부(110)는 반도체 메모리 장치의 내부온도를 감지하여, 제1 및 제2 온도감지신호(TEM45, TEM75)를 발생한다. 상기 제1 온도감지신호(TEM45)는, 제1 기준온도(본 실시예에서는, 45℃)를 기준으로, 반도체 메모리 장치의 내부온도의 고저(高低)에 대한 정보를 나타낸다. 예로서, 반도체 메모리 장치의 내부온도가 상승하여 45℃에 도달하면, 상기 제1 온도감지신호(TEM45)의 논리상태는 "H(high)"로 천이한다. 그리고, 반도체 메모리 장치의 내부온도가 하강하여 45℃에 도달하면, 상기 제1 온도감지신호(TEM45)는 다시 논리 "L(low)"로 천이한다. 따라서, 상기 제1 온도감지신호(TEM45)의 논리상태가 "H"이면, 반도체 메모리 장치의 내부온도가 45℃ 보다 높음을 의미하고, 상기 제1 온도감지신호(TEM45)의 논리상태가 "L"이면, 반도체 메모리 장치의 내부온도가 45℃ 보다 낮음을 의미한다.The
같은 방법으로, 상기 제2 온도감지신호(TEM75)는, 제2 기준온도(본 실시예에서는, 75℃)를 기준으로, 반도체 메모리 장치의 내부온도의 고저(高低)에 대한 정보를 나타낸다.In the same manner, the second temperature detection signal TEM75 indicates information on the height of the internal temperature of the semiconductor memory device based on the second reference temperature (75 ° C in this embodiment).
상기 온도감지부(110)의 구현은 당업자에게는 자명한 사실이므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.Since the implementation of the
상기 제1 온도감지신호(TEM45)는, 반도체 메모리 장치의 내부에 내장되는 셀프 리프레쉬 제어기(80)로 제공된다. 그리고, 45℃에 대한 반도체 메모리 장치의 내부온도의 고저에 따라, 반도체 메모리 장치의 리프레쉬 주기는 조절된다. 또한, 상기 제1 온도감지신호(TEM45)는 상기 제1 출력부(130)에도 제공된다.The first temperature detection signal TEM45 is provided to the self refresh controller 80 that is embedded in the semiconductor memory device. Then, the refresh cycle of the semiconductor memory device is adjusted according to the height of the internal temperature of the semiconductor memory device with respect to 45 ° C. In addition, the first temperature detection signal TEM45 is also provided to the
상기 제1 출력부(130)는, 제1 출력신호발생부(150)에서 제공되는 제1 출력제 어신호(CON1)에 의하여, 인에이블 여부가 제어된다. 제1 출력제어신호(CON1)가 논리 "L"일 때는, 상기 제1 출력부(130)는 인에이블되어서, 상기 제1 온도감지신호(TEM45)에 포함되는 반도체 메모리 장치의 내부온도에 대한 정보를 상기 제1 출력패드(PADA)로 제공한다. 본 실시예에서는, 제1 출력제어신호(CON1)가 논리 "L"일 때는, 상기 제1 출력패드(PADA)에 전송되는 상기 제1 출력부(130)의 출력단자(OUT1)의 신호는 상기 제1 온도감지신호(TEM45)의 반전 논리상태를 가진다.The
반면에, 제1 출력제어신호(CON1)가 논리 "H"로 활성화된 상태에서는, 제1 출력패드(PADA)에 연결되는 상기 제1 출력부(130)의 출력단자(OUT1)는, 상기 제1 온도감지신호(TEM45)의 논리상태에 상관없이 플로팅된다. 구체적으로 기술하면, 제1 출력제어신호(CON1)가 논리 "H"로 활성화된 상태에서는, 논리합(OR)게이트(131)의 출력신호(N132)는 논리 "H"이고, 논리곱(NAN)게이트(133)의 출력신호(N134)는 논리 "L"이다. 따라서, 상기 제1 출력부(130)의 출력단자(OUT1)의 신호를 풀업 및 풀다운하는 2개의 트랜지스터들(135, 137)은 모두 턴오프(turn-off) 상태가 되고, On the other hand, in a state in which the first output control signal CON1 is activated with a logic "H", the output terminal OUT1 of the
상기 제1 출력패드(PADA)는 플로팅된다.The first output pad PADA is floated.
도 3a는 도 2의 제1 출력신호발생부(150)를 구체적으로 나타내는 회로도이다. 도 3a를 참조하면, 상기 제1 출력신호발생부(150)는 출력조절퓨즈(FUSE1), 출력제어단자(N154), 풀다운트랜지스터(151), 풀업트랜지스터(153) 및 래치수단(155)를 구비한다.3A is a circuit diagram illustrating in detail the first
도 3a에서, 상기 출력조절퓨즈(FUSE1)는 레이저빔(laser beam)과 같은 에너지에 의하여 절단되는 절단퓨즈이다. 따라서, 상기 출력조절퓨즈(FUSE1)는, 반도체 메모리 장치 제조시의 배선공정이 완료된 후에도, 절단될 수 있다.In FIG. 3A, the output control fuse FUSE1 is a cutting fuse cut by energy such as a laser beam. Therefore, the output control fuse FUSE1 can be cut even after the wiring process in manufacturing the semiconductor memory device is completed.
상기 풀다운트랜지스터(151)는 소스/드레인 단자가 풀다운전압(본 실시예에서는 접지전압(VSS))과 상기 출력제어단자(N154)에 연결되며, 게이트단자에 전원전압(VCC)의 반전신호가 인가되는 앤모스(NMOS) 트랜지스터이다. 그리고, 상기 풀업트랜지스터(153)는 소스/드레인 단자가 풀업전압(본 실시예에서는 전원전압(VCC))과 상기 출력조절퓨즈(FUSE1)을 통하여 출력제어단자(N154)에 연결되며, 게이트단자에 전원전압(VCC)의 반전신호가 인가되는 피모스(PMOS) 트랜지스터이다. 상기 래치수단(155)은 파워-업 모드의 초기에 상기 출력제어단자(N154)의 논리 상태 "L"를 래치시킨다. 본 명세서에서, 상기 파워-업 모드는 본 발명의 온도감지출력회로를 포함하는 반도체 메모리 장치에 파워-업(power-up)하여 전원전압(VCC)를 공급하는 동작모드이다.In the pull-
도 4는 파워-업 모드에서 도 3a의 주요신호의 전압변화를 설명하기 위한 도면으로서, 상기 출력조절퓨즈(FUSE1)가 연결되는 경우를 나타낸다. 이 경우, 파워-업 모드의 초기(도 4의 T1구간)의 출력제어단자(N154)의 전압은, 상기 풀다운트랜지스터(151)에 의하여 상기 접지전압(VSS) 쪽으로 풀다운되어 유지된다. 상기 T1구간에서, 상기 풀업트랜지스터(153)는 완전히 턴오프되어 있다. 이후, 상기 전원전압(VCC)가 상승하여 파워-업 모드의 후기(도 4의 T2구간)에 이르면, 상기 풀다운트랜지스터(151)는 턴오프되고, 상기 풀업트랜지스터(153)는 턴온된다. 그러므로, 상기 출력제어단자(N154)의 전압은 상기 전원전압(VCC) 쪽으로 풀업된다. 따라서, 제1 출력제어신호발생부(150)의 출력신호인 제1 출력제어신호(CON1)의 논리상태는 "L"이다.FIG. 4 is a diagram illustrating a voltage change of the main signal of FIG. 3A in the power-up mode, and illustrates the case where the output control fuse FUSE1 is connected. In this case, the voltage of the output control terminal N154 in the initial stage of the power-up mode (section T1 in FIG. 4) is pulled down and held toward the ground voltage VSS by the pull-
반면에, 레이저빔 등에 의하여, 상기 출력조절퓨즈(FUSE1)가 절단되는 경우에는, 상기 출력제어단자(N154)와 상기 풀업트랜지스터(153)의 연결이 차단되므로, 상기 출력제어단자(N154)의 풀업은 차단된다. 그리고, 상기 출력제어단자(N154)의 신호는, 상기 래치수단(155)에 의하여, 전원전압(VCC)의 공급에 관계없이 "L"로 래치된다. 따라서, 상기 제1 출력제어신호(CON1)는 "H"로 활성화된 상태를 유지한다.On the other hand, when the output control fuse FUSE1 is cut by a laser beam or the like, the connection of the output control terminal N154 and the pull-up
결과적으로, 전원전압(VCC)이 목표전압(도 4에서는, VDD)에 도달되는 상태에서, 상기 제1 출력제어신호(CON1)의 논리상태는 상기 출력조절퓨즈(FUSE1)의 절단 여부에 의하여 결정된다. 그러므로, 상기 출력부(130, 도 2 참조)의 인에이블 여부도 상기 출력조절퓨즈(FUSE1)의 절단 여부에 의하여 결정된다. As a result, while the power supply voltage VCC reaches the target voltage (VDD in FIG. 4), the logic state of the first output control signal CON1 is determined by cutting off the output control fuse FUSE1. do. Therefore, whether the output unit 130 (see FIG. 2) is enabled or not is also determined by whether the output control fuse FUSE1 is cut.
즉, 상기 출력조절퓨즈(FUSE1)이 연결되는 경우에는, 상기 제1 출력패드(PADA)에 전송되는 상기 제1 출력부(130)의 출력단자(OUT1)의 신호는 상기 제1 온도감지신호(TEM45)의 반전 논리상태를 가진다. 반면에, 상기 출력조절퓨즈(FUSE1)이 절단되는 경우에는, 제1 출력패드(PADA)에 연결되는 상기 제1 출력부(130)의 출력단자(OUT1)는, 상기 제1 온도감지신호(TEM45)의 논리상태에 상관없이 플로팅된다.That is, when the output control fuse FUSE1 is connected, the signal of the output terminal OUT1 of the
상기와 같이, 본 발명의 온도정보출력회로에서는, 출력조절퓨즈(FUSE1)의 절단여부로 상기 출력패드(PADA, PADB)의 플로팅 또는 내부온도정보의 출력이 제어된다. 그러므로, 본 발명의 온도정보출력회로를 적용하는 반도체 메모리 장치는, 별도의 제어신호의 제공없이도, 출력패드(PADA)를 플로팅(floating)하는 외부시스템 과 온도정보를 수신하여 이용하는 외부시스템에 범용될 수 있다. 따라서, 종래의 각 제품별로 내장되는 온도정보출력회로를 위한 마스크(MASK) 제작에 소요되는 비용은 현저히 절감될 수 있다.As described above, in the temperature information output circuit of the present invention, the output of the output pads PADA and PADB or the output of the internal temperature information is controlled by cutting the output control fuse FUSE1. Therefore, the semiconductor memory device to which the temperature information output circuit of the present invention is applied may be used in an external system for floating the output pad PADA and an external system for receiving and using temperature information without providing a separate control signal. Can be. Therefore, the cost of manufacturing a mask for a temperature information output circuit built in each conventional product can be significantly reduced.
다시 도 2를 참조하면, 상기 온도감지부(110)에서 제공되는 상기 제2 온도감지신호(TEM75)는, 상기 전송제어부(120)로 제공된다. 상기 전송제어부(120)는 전송제어신호발생부(170)에서 제공되는 전송제어신호(/CONT)에 의하여, 인에이블 여부가 제어된다. Referring back to FIG. 2, the second temperature detection signal TEM75 provided by the
먼저, 상기 전송제어신호(/CONT)가 논리 "H"일 때, 상기 전송제어부(120)의 작용이 기술된다. 이 경우, 상기 전송제어부(120)는 인에이블되어서, 상기 제2 온도감지신호(TEM75)에 포함되는 반도체 메모리 장치의 내부온도에 대한 정보를 상기 셀프 리프레쉬 제어기(80)에 제공한다. 그리고, 상기 셀프 리프레쉬 제어기(80)는, 75℃에 대한 반도체 메모리 장치의 내부온도의 고저를 기준으로, 반도체 메모리 장치의 리프레쉬 주기를 적절히 제어한다. 이때, 상기 제2 온도감지신호(TEM75)에 포함되는 정보는 상기 제2 출력부(140)에도 제공된다. 그리고, 상기 제2 출력부(140)의 출력단자(OUT2)는 상기 제2 출력패드(PADB)에 연결된다.First, when the transmission control signal / CONT is a logic "H", the operation of the
상기 제2 출력부(140)의 구성 및 작용은 상기 제1 출력부(130)와 거의 동일하다. 그리고, 상기 제2 출력제어신호발생부(160)의 구성과 작용도, 도 3b에 도시되는 바와 같이, 도 3a의 상기 제1 출력제어신호발생부(150)와 거의 동일하다. The configuration and operation of the
즉, 도 3b의 출력조절퓨즈(FUSE2)가 연결되는 경우에는, 상기 제2 출력부(140)는 상기 제2 출력패드(PADB)에 상기 제2 온도감지신호(TEM45)에 포함되는 반 도체 메모리 장치의 내부온도에 대한 정보를 제공한다. 반면에, 상기 출력조절퓨즈(FUSE2)이 절단되는 경우에는, 제2 출력패드(PADB)에 연결되는 상기 제2 출력부(140)의 출력단자(OUT2)는, 상기 제2 온도감지신호(TEM75)의 논리상태에 상관없이 플로팅된다. That is, when the output control fuse FUSE2 of FIG. 3B is connected, the
상기 제2 출력부(140)과 상기 제2 출력제어신호발생부(160)의 구성 및 그 밖의 작용효과는 당업자에게는 자명하므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.Since the configuration and other operational effects of the
한편, 상기 전송제어신호(/CONT)가 논리 "L"로 활성되는 경우에는, 상기 전송제어부(120)는 디스에이블된다. 그러므로, 상기 제2 온도감지신호(TEM75)에 포함되는 반도체 메모리 장치의 내부 온도에 대한 정보는 상기 셀프 리프레쉬 제어기(80)로의 제공이 차단된다.On the other hand, when the transmission control signal / CONT is activated with a logic "L", the
도 3c는 도 2의 전송제어신호발생부(170)를 구체적으로 나타내는 회로도이다. 도 3c에 도시되는 전송제어신호발생부(170)의 구성 및 작용효과는 도 3a에 도시되는 상기 제1 출력제어신호발생부(150)와 거의 동일하다. 다만, 도 3a의 출력제어신호발생부(150)의 래치수단(155)은 래치되는 출력제어단자(N154)의 신호의 논리상태를 반전하여 제1 출력제어신호(CON1)로 제공하는 반면에, 전송제어신호발생부(170)의 래치수단(175)은 래치되는 전송제어단자(N754)의 신호의 논리상태를 비반전하여 전송제어신호(/CONT)로 제공한다는 점에 차이가 있을 뿐이다.3C is a circuit diagram illustrating in detail the transmission
즉, 전원전압(VCC)이 목표전압(도 4에서는, VDD)에 도달되는 상태에서의 상기 전송제어신호(/CONT)의 논리상태는, 상기 제1 출력제어신호(CON1)의 경우와 유 사하게, 상기 전송조절퓨즈(FUSET)의 절단 여부에 의하여 결정된다. 그리고, 상기 전송제어부(120)의 인에이블 여부도 상기 전송조절퓨즈(FUSET)의 절단 여부에 의하여 결정된다. That is, the logic state of the transmission control signal / CONT when the power supply voltage VCC reaches the target voltage (VDD in Fig. 4) is similar to that of the first output control signal CON1. Preferably, it is determined by cutting of the transmission control fuse (FUSET). In addition, whether the
다시 기술하면, 상기 전송조절퓨즈(FUSET)가 연결되는 경우에는, 상기 제2 온도감지신호(TEM75)에 포함되는 반도체 메모리 장치의 내부온도에 대한 정보는 상기 셀프 리프레쉬 제어기(80)에 제공된다. 반면에, 상기 전송조절퓨즈(FUSET)이 절단되는 경우에는, 상기 제2 온도감지신호(TEM75)에 포함되는 반도체 메모리 장치의 내부 온도에 대한 정보는 상기 셀프 리프레쉬 제어기(80)로의 제공이 차단된다.In other words, when the transfer control fuse FUSET is connected, information about the internal temperature of the semiconductor memory device included in the second temperature detection signal TEM75 is provided to the self refresh controller 80. On the other hand, when the transfer control fuse FUSET is cut off, the information on the internal temperature of the semiconductor memory device included in the second temperature detection signal TEM75 is blocked from being provided to the self-refresh controller 80. .
본 발명의 일실시예에 따른 온도정보출력회로를 적용하는 반도체 메모리 장치는, 셀프 리프레쉬 제어기(80)에 별도의 45℃와 75℃의 2개의 기준온도를 설정하는 제품과, 45℃만을 기준온도로 설정하는 제품에 범용될 수 있다. 그러므로, 본 발명의 온도정보출력회로에 의하면, 각 제품별로 마스크(MASK)를 제작함에 따른 소요비용은 현저히 절감될 수 있는 효과가 발생한다.A semiconductor memory device to which a temperature information output circuit according to an embodiment of the present invention is applied includes a product for setting two reference temperatures of 45 degrees Celsius and 75 degrees Celsius separately in the self-refresh controller 80, and only 45 degrees Celsius. It can be used for products that are set to. Therefore, according to the temperature information output circuit of the present invention, the cost required for manufacturing the mask MASK for each product is remarkably reduced.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 명세서에서는 출력조절퓨즈 및 전송조절퓨즈가 외부의 레이저빔에 의하여 절단이 되는 절단퓨즈로 구현되는 예가 기술되었다. 그러나, 본 발명의 기술적 특징은 레이저빔(laer beam) 등의 외부의 에너지에 의하여 연결되는 연결퓨즈가 출력조절퓨즈 및 전송조절퓨즈로 사용되는 예로서도 구현될 수 있음은 당업자에게는 자명한 사실이다. 따 라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. For example, in the present specification, an example in which the output control fuse and the transmission control fuse are implemented as a cutting fuse cut by an external laser beam has been described. However, it is apparent to those skilled in the art that the technical features of the present invention can be implemented as an example in which a connection fuse connected by external energy such as a laser beam is used as an output control fuse and a transmission control fuse. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상기와 같은 본 발명의 온도감지출력회로에 의하면, 반도체 메모리 장치의 내부온도에 대한 정보를 외부시스템으로 출력하는 출력부의 인에이블 여부가 출력조절퓨즈의 절단여부에 의하여 제어된다. 또한, 전송조절퓨즈의 절단여부에 의하여, 셀프 리프레쉬 제어기 등의 내부 회로에 이용되는 내부온도정보의 제공여부가 제어된다. 그러므로, 본 발명의 온도감지출력회로는 별도의 제어신호의 제공없이도, 출력패드들 중의 일부 또는 전부를 플로팅하는 외부시스템과 온도정보를 수신하여 이용하는 외부시스템에 범용될 수 있다. 그리고, 감지되는 온도정보의 수가 상이한 제품에도, 본 발명의 온도감지출력회로가 범용될 수 있다. 따라서, 본 발명의 온도감지출력회로에 의하면, 반도체 메모리 장치의 제조원가를 절감하는 효과가 발생한다.
According to the temperature sensing output circuit of the present invention as described above, whether or not to enable the output unit for outputting information on the internal temperature of the semiconductor memory device to the external system is controlled by whether or not the output control fuse. Further, by cutting off the transmission control fuse, it is controlled whether or not to provide internal temperature information used in an internal circuit such as a self-refresh controller. Therefore, the temperature sensing output circuit of the present invention can be generalized to an external system for floating some or all of the output pads and an external system for receiving and using temperature information without providing a separate control signal. In addition, even in a product having a different number of sensed temperature information, the temperature sensing output circuit of the present invention can be generalized. Therefore, according to the temperature sensing output circuit of the present invention, the effect of reducing the manufacturing cost of the semiconductor memory device occurs.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040069437A KR100553831B1 (en) | 2004-09-01 | 2004-09-01 | Temperature-sensing and providing circuit in semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040069437A KR100553831B1 (en) | 2004-09-01 | 2004-09-01 | Temperature-sensing and providing circuit in semiconductor memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100553831B1 true KR100553831B1 (en) | 2006-02-24 |
Family
ID=37179126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040069437A KR100553831B1 (en) | 2004-09-01 | 2004-09-01 | Temperature-sensing and providing circuit in semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100553831B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100784909B1 (en) * | 2006-08-11 | 2007-12-11 | 주식회사 하이닉스반도체 | Circuit for generating internal voltage of semiconductor memory |
KR100810061B1 (en) | 2006-11-02 | 2008-03-05 | 주식회사 하이닉스반도체 | On die thermal sensor and method for measuring internal temperature of semiconductor memory device |
KR100816690B1 (en) * | 2006-04-13 | 2008-03-27 | 주식회사 하이닉스반도체 | Semiconductor memory device with temperature sensing device |
KR100837823B1 (en) * | 2007-01-11 | 2008-06-13 | 주식회사 하이닉스반도체 | Multi chip package having multi chips sharing temperature information |
KR100857874B1 (en) * | 2007-03-28 | 2008-09-10 | 주식회사 하이닉스반도체 | Semiconductor device that consumes temperature dependent current |
-
2004
- 2004-09-01 KR KR1020040069437A patent/KR100553831B1/en not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100816690B1 (en) * | 2006-04-13 | 2008-03-27 | 주식회사 하이닉스반도체 | Semiconductor memory device with temperature sensing device |
US8045411B2 (en) | 2006-04-13 | 2011-10-25 | Hynix Semiconductor Inc. | Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh |
KR100784909B1 (en) * | 2006-08-11 | 2007-12-11 | 주식회사 하이닉스반도체 | Circuit for generating internal voltage of semiconductor memory |
KR100810061B1 (en) | 2006-11-02 | 2008-03-05 | 주식회사 하이닉스반도체 | On die thermal sensor and method for measuring internal temperature of semiconductor memory device |
US7610165B2 (en) | 2006-11-02 | 2009-10-27 | Hynix Semiconductor, Inc. | Semiconductor memory device having on die thermal sensor |
KR100837823B1 (en) * | 2007-01-11 | 2008-06-13 | 주식회사 하이닉스반도체 | Multi chip package having multi chips sharing temperature information |
KR100857874B1 (en) * | 2007-03-28 | 2008-09-10 | 주식회사 하이닉스반도체 | Semiconductor device that consumes temperature dependent current |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6058063A (en) | Integrated circuit memory devices having reduced power consumption requirements during standby mode operation | |
US9401224B2 (en) | Monitoring device of integrated circuit | |
US7750729B2 (en) | Internal voltage generator | |
KR100553831B1 (en) | Temperature-sensing and providing circuit in semiconductor memory device | |
KR102534821B1 (en) | Power control device and semiconductor memory device including the same | |
US9557788B2 (en) | Semiconductor memory device including array e-fuse | |
US6711077B2 (en) | Wafer burn-in test and wafer test circuit | |
JP2008061245A (en) | Input/output device | |
US6870416B2 (en) | Semiconductor device with clock enable buffer to produce stable internal clock signal | |
US6845407B1 (en) | Semiconductor memory device having externally controllable data input and output mode | |
US8289070B2 (en) | Fuse circuit | |
JP2010186529A (en) | Semiconductor memory device | |
US20070069799A1 (en) | Internal voltage generator for preventing voltage drop of internal voltage | |
KR100558477B1 (en) | Internal voltage generator of semiconductor device | |
US6538944B2 (en) | Semiconductor memory device having a word line enable sensing circuit | |
KR0167680B1 (en) | Internal voltage occurrence circuit of semiconductor memory apparatus | |
KR101226271B1 (en) | Programing circuit using antifuse | |
KR19980083434A (en) | Control of data input buffer and latch circuit | |
KR20100128642A (en) | Wordline driving circuit | |
KR20090113711A (en) | Clock Control Circuit and Semiconductor Memory Device using the same | |
TWI855514B (en) | Memory device | |
US7800431B2 (en) | Internal voltage generation circuit | |
US6553520B1 (en) | Integrated circuit devices with mode-selective external signal routing capabilities and methods of operation therefor | |
KR100247221B1 (en) | Test mode activation circuit | |
KR101115454B1 (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100114 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |