KR100552328B1 - 반도체 칩 검사 방법 및 반도체 칩의 토탈하이트와스탠드오프 측정방법 - Google Patents

반도체 칩 검사 방법 및 반도체 칩의 토탈하이트와스탠드오프 측정방법 Download PDF

Info

Publication number
KR100552328B1
KR100552328B1 KR1020030052006A KR20030052006A KR100552328B1 KR 100552328 B1 KR100552328 B1 KR 100552328B1 KR 1020030052006 A KR1020030052006 A KR 1020030052006A KR 20030052006 A KR20030052006 A KR 20030052006A KR 100552328 B1 KR100552328 B1 KR 100552328B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
camera
plane
side camera
obtaining
Prior art date
Application number
KR1020030052006A
Other languages
English (en)
Other versions
KR20050013379A (ko
Inventor
임재원
박지수
최대용
Original Assignee
(주)알티에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)알티에스 filed Critical (주)알티에스
Priority to KR1020030052006A priority Critical patent/KR100552328B1/ko
Publication of KR20050013379A publication Critical patent/KR20050013379A/ko
Application granted granted Critical
Publication of KR100552328B1 publication Critical patent/KR100552328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

본 발명은 반도체 칩 검사방법에 관한 것으로, 상기 방법은 시팅평면을 구하는 단계, 탑평면을 구하는 단계, 복수의 기준점들을 추출하는 단계, 상기 복수의 기준점들로부터 상기 시팅평면 또는 상기 탑평면까지의 거리들을 구하는 단계, 그리고 각각의 상기 거리가 기설정된 범위 이내에 포함되는지 여부를 검사하는 단계를 포함한다.
본 발명에 의하면 반도체 칩의 리드 선단부터 상부면까지의 거리를 측정하여 반도체 칩의 인쇄회로기판 상에 안정적으로 실장될 수 있는지 여부를 검사할 수 있다.
반도체 칩, 리드, 토탈하이트, 캘리브레이터, 지그, 카메라, 스탠드오프

Description

반도체 칩 검사 방법 및 반도체 칩의 토탈하이트와 스탠드오프 측정방법{EXAMINATION METHOD FOR OF SEMICONDUCTOR CHIP AND METHOD FOR MEASURING THE TOTAL HEIGHT AND STAND-OFF OF SEMICONDUCTOR CHIP}
도 1은 본 발명의 바람직한 일 예에 따른 검사장치를 개략적으로 보여주는 사시도;
도 2는 도 1의 지그플레이트의 사시도;
도 3a, 도 3b, 그리고 도 3c는 각각 하부카메라, 제 1측부카메라, 그리고 제 2측부카메라의 이미지부에 맺힌 반도체 칩과 지그플레이트의 상을 보여주는 도면들;
도 4는 본 발명의 바람직한 일실시예에 따른 검사방법을 순차적으로 보여주는 플로우차트;
도 5는 캘리브레이터 사시도;
도 6a, 도 6b, 그리고 도 6c는 각각 하부카메라, 제 1측부카메라, 그리고 제 2측부카메라의 이미지부에 맺힌 캘리브레이터의 상을 보여주는 도면들;
도 7a는 기준면으로부터 각각의 리드들의 선단부의 높이를 구하는 방법을 보여주는 도면;
도 7b와 도 7c는 각각 하부카메라와 제 1측부카메라의 이미지부에 맺힌 반도 체 칩의 상을 보여주는 도면들;
도 8은 LMS 평면과 시팅평면을 보여주는 도면;
도 9a는 지그들 선단의 높이를 구하는 방법을 보여주는 도면;
도 9b와 도 9c는 각각 하부카메라와 제 2측부카메라의 이미지부에 맺힌 반도체 칩의 상과 지그플레이트의 상을 보여주는 도면들;
도 10은 기준점을 구하는 방법을 보여주는 도면;
도 11은 반도체 칩의 토탈하이트와 스탠드오프를 보여주는 도면;
도 12는 반도체 칩의 토탈하이트를 구하는 방법을 순차적으로 보여주는 플로우차트;
도 13은 반도체 칩의 스탠드오프를 구하는 방법을 순차적으로 보여주는 플로우차트;
도 14는 반도체 칩의 스탠드오프를 측정하기 위한 검사장치를 개략적으로 보여주는 도면;
도 15a는 도 14의 지그들 선단의 높이를 구하는 방법을 보여주는 도면;
도 15b와 도 15c는 각각 하부카메라와 제 2측부카메라의 이미지부에 맺힌 반도체 칩의 상과 지그플레이트의 상을 보여주는 도면들이다.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 하부카메라 40 : 제 1측부카메라
50 : 제 2측부카메라 100 : 반도체 칩
200 : 지그플레이트 300 : 하부카메라 이미지부
400 : 제 1측부카메라 이미지부 500 : 제 2측부카메라 이미지부
600 : 캘리브레이터 700 : 기준면
본 발명은 반도체 칩을 검사하는 방법에 관한 것으로, 더 상세하게는 반도체 칩의 토탈하이트(total height) 및 스탠드오프(stand-off)를 측정하는 방법 및 반도체 칩이 인쇄회로기판(printed circuit board)과 같은 기판 상에 안정적으로 실장될 수 있는지 여부를 검사하는 방법에 관한 것이다.
반도체 칩은 인쇄회로기판 상에 형성된 패드와 전기적으로 접촉되는 연결부들을 가지며, 이들 연결부들은 크게 칩의 측면에 핀 형상으로 돌출된 리드 타입과 칩의 바닥면에 볼 형상으로 형성된 볼 타입으로 이루어진다.
일반적으로 반도체 칩이 인쇄회로기판 상에 실장되기 전, 반도체 칩의 연결부들에 대해 다양한 검사가 이루어진다. 리드 타입의 반도체 칩들에 대한 검사 중 대표적인 것으로 리드 동일평면성(lead coplanarity), 리드 오프셋(lead offset), 리드 스큐(lead skew), 리드 피치(lead pitch), 그리고 리드 폭(lead width) 등이 있다.
이상적인 경우 리드들은 모두 동일한 길이를 가지며, 모든 리드들의 선단부는 동일평면 상에 위치되고, 이 평면은 반도체 칩의 상부면과 수평을 이루어야 한다. 그러나 실제 리드들의 길이가 상이하므로, 반도체 칩이 인쇄회로기판 상에 장 착될 때 반도체 칩의 상부면은 최초 배치되고자 하는 면보다 상부로 돌출되며, 이로 인해 반도체 칩의 상부면을 덮개로 커버할 수 없는 문제가 발생된다. 상술한 문제는 전자제품의 사이즈가 소형화됨에 따라 더욱 그러하다.
따라서 반도체 칩이 기판에 실장되기 전에 반도체 칩이 실질적으로 놓여지는 평면인 시팅평면(seating plane : 이는 가장 아래로 돌출된 3개의 리드들의 선단부를 지나는 평면)으로부터 반도체 칩의 상부면까지의 거리를 측정하는 검사가 요구된다.
본 발명은 반도체 칩이 실질적으로 놓여지는 평면 상의 복수의 위치들로부터 반도체 칩의 상부면까지의 높이를 검사할 수 있는 반도체 칩 검사방법을 제공하는 것을 목적으로 한다.
본 발명은 반도체 칩의 토탈하이트와 스탠드오프를 측정하는 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여 본 발명인 반도체 칩 검사방법은 반도체 칩의 하부면을 촬상하는 하부 카메라, 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며 상기 반도체 칩의 리드들을 촬상하는 제 1측부카메라, 그리고 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며 상기 반도체 칩의 하부면과 접촉되도록 놓여진 지그플레이트의 지그들을 촬상하는 제 2측부카메라가 제공되는 단계, 복수의 도트들이 형성된 캘리브레이터가 일정위치에 제공되는 단 계, 상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라의 이미지부의 위치와 상기 캘리브레이터의 상부면의 위치에 대해 매칭이 이루어지는 단계, 반도체 칩이 제공되는 단계, 상기 반도체 칩의 연결부들 중 가장 아래로 돌출된 3개의 연결부들의 선단을 지나는 시팅평면을 구하는 단계, 상기 반도체 칩의 상부면을 지나는 탑평면을 구하는 단계, 상기 시팅평면이나 그와 인접하는 부분 또는 상기 탑평면에서 복수의 기준점들을 추출하는 단계, 상기 복수의 기준점들로부터 상기 시팅평면 또는 상기 탑평면까지의 거리들을 구하는 단계, 그리고 각각의 상기 거리가 기설정된 범위 이내에 포함되는지 여부를 검사하는 단계를 포함한다.
상기 캘리브레이션이 수행되는 단계는 상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라로 상기 캘리브레이터를 촬상하는 단계와 상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라 각각의 이미지부에 맺히는 상기 캘리브레이터의 도트들의 위치가 제어부에 기억되는 단계를 포함한다.
상기 시팅평면을 구하는 단계는 상기 하부카메라에 의해 촬상된 이미지와 상기 제 1측부카메라에 의해 촬상된 이미지를 이용하여 상기 반도체 칩의 리드들의 선단부의 위치를 구하는 단계, 상기 리드들의 선단부 위치들을 인접하게 지나는 가상의 평면을 구하는 단계, 상기 리드들의 선단부들 중 상기 가상의 평면으로부터 가장 돌출된 3개의 리드들을 구하는 단계, 그리고 상기 3개의 리드들 선단부를 지나는 평면을 구하고, 이를 시팅평면으로 설정하는 단계를 포함한다.
상기 탑평면을 구하는 단계는 복수의 지그들을 가지는 지그플레이트가 상기 반도체 칩의 상부면과 접촉되도록 제공되는 단계, 상기 하부카메라와 상기 제 2측부카메라의 이미지부에 맺힌 상기 지그플레이트의 상을 이용하여 상기 지그플레이트의 지그 선단의 위치를 구하는 단계, 그리고 상기 지그플레이트의 지그 선단부 위치들을 인접하여 지나는 가상의 평면을 구하고, 상기 가상의 평면을 탑평면으로 설정하는 단계를 포함한다.
상기 복수의 기준점들을 추출하는 단계는 상기 하부카메라의 이미지부에 맺힌 반도체 칩의 상에서 프론트면과 리어면에 해당되는 선분을 각각 연장하고, 상기 반도체 칩의 상의 측면들 각각에서 가장 돌출된 2개의 리드들의 선단부를 직선으로 연결하는 단계, 상기 연장된 선분들과 상기 직선들에 의해 이루어진 사각형의 모서리 위치를 추출하는 단계, 그리고 상기 시팅평면이나 이와 인접하는 위치, 또는 상기 탑평면에서 상기 모서리 위치에 대응되는 위치를 추출하고, 이들을 기준점으로 설정하는 단계를 포함한다.
또한, 본 발명의 반도체 칩의 토탈하이트를 측정하는 방법은 반도체 칩의 하부면을 촬상하는 하부 카메라, 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며, 상기 반도체 칩의 연결부들을 촬상하는 제 1측부카메라, 그리고 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며, 상기 반도체 칩의 상부면과 접촉되도록 놓여진 지그플레이트의 지그들을 촬상하는 제 2측부카메라가 제공되는 단계, 임의의 기준면에 캘리브레이터 제공되는 단계, 상기 기준면 상의 위치와 상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라의 이미지부의 위치를 매칭하는 단계, 상부면에 복수의 지그들을 가지는 지그플레이트가 접촉되어 놓여진 반도체 칩이 검사위치에 제공되는 단계, 상기 하부카메라, 상기 제 1측부카메라, 상기 제 2측부카메라에 의해 상기 반도체 칩과 상기 지그플레이트가 촬상되는 단계, 상기 반도체 칩의 연결부 선단의 위치를 구하는 단계, 상기 하부카메라와 상기 제 1측부카메라의 이미지부에 맺힌 연결부의 상을 이용하여 연결부 선단의 위치를 구하는 단계, 상기 하부카메라와 상기 제 2측부카메라의 이미지부에 맺힌 상기 지그들의 상을 이용하여 상기 지그들의 선단의 위치를 구하는 단계, 상기 지그들의 선단들을 인접하게 지나는 평면인 탑평면을 구하는 단계, 그리고 상기 연결부 선단의 위치로부터 상기 탑평면까지의 거리를 구하는 단계를 포함한다.
또한, 본 발명의 반도체 칩의 스탠드오프(stand off)를 측정하는 방법은 반도체 칩의 하부면을 촬상하는 하부 카메라, 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며 상기 반도체 칩의 연결부들을 촬상하는 제 1측부카메라, 그리고 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며 상기 반도체 칩의 하부면과 접촉되도록 놓여진 지그플레이트의 지그들을 촬상하는 제 2측부카메라가 제공되는 단계, 임의의 기준면에 캘리브레이터 제공되는 단계, 상기 기준면 상의 위치와 상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라의 이미지부의 위치를 매칭하는 단계, 반도체 칩과 그 하부면에 접촉되도록 배치되며 복수의 지그들을 가지는 지그플레이트가 검사위치에 제공되는 단계, 상기 하부카메라, 상기 제 1측부카메라, 상기 제 2측부카메라에 의해 상기 반도체 칩과 상기 지그플레이트가 촬상되는 단계, 상기 반도체 칩의 연결부 선단의 위치를 구하는 단계, 상기 하부카메라와 상기 제 1측부카메라의 이미지부에 맺힌 연결부의 상을 이용하여 연결부 선단의 위치를 구하는 단계, 상기 하부카메라와 상기 제 2측부카메라의 이미지부에 맺힌 상기 지그들의 상을 이용하여 상기 지그들의 상부면 선단의 위치를 구하는 단계, 상기 지그들의 상부면 선단들을 인접하게 지나는 평면인 바텀평면을 구하는 단계, 그리고 상기 연결부 선단의 위치로부터 상기 바텀평면까지의 거리를 구하는 단계를 포함한다.
이하, 본 발명의 실시예를 첨부된 도면 도 1 내지 도 15를 참조하면서 보다 상세히 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.
다음의 실시예에서는 인쇄회로기판(printed circuit board)의 패드와 접촉되는 연결부로서 양측면에 리드(lead)들을 가지는 반도체 칩(100)을 일예로 들어 설명한다. 그러나 본 발명의 검사방법은 상술한 연결부로서 상부면에 볼들을 가지는 반도체 칩에도 적용될 수 있다.
도 1은 본 발명의 바람직한 일예에 따른 검사장치(1)를 개략적으로 보여주는 사시도이다. 도 1을 참조하면, 검사장치(1)는 지그플레이트(zig plate)(200), 반도체 칩(100)의 하부면을 촬상하는 하부카메라(low camera)(30)와 반도체 칩의 리드들(120)을 촬상하는 제 1측부카메라(first side camera)(40), 그리고 반도체 칩의 상부면(111)과 접촉하는 지그플레이트의 지그들(220)을 촬상하는 제 2측부카메라(second side camera)(50)를 가진다.
하부카메라(30)와 제 1측부카메라(40)는 시팅평면(seating plane)을 구하기 위해 사용되며, 하부카메라(30)와 제 2측부카메라(50)는 반도체 칩의 탑평면(top plane)을 구하기 위해 사용된다. 여기서 시팅평면이란 가장 아래로 돌출된 3개의 리드들(120)의 선단부를 지나는 평면이고, 탑평면이란 반도체 칩의 상부면(111)과 가장 인접한 가상의 평면이다.
도 2는 지그플레이트(200)의 사시도이다. 지그플레이트(200)는 그 상부면과 하부면이 평평한 평판으로, 양측에는 각각 바깥쪽으로 돌출된 복수의 지그들(220)을 가진다. 지그플레이트의 지그들(220)은 반도체 칩의 프론트면(113)과 리어면(114)의 방향으로 반도체 칩(100)으로부터 돌출되도록 배치된다. 지그들(220)이 반도체 칩의 측면(115, 116) 방향으로 돌출되도록 배치되면, 제 1측부카메라에 리드들(120)의 영상과 지그들(220)의 영상이 겹쳐지기 때문이다. 지그들(220)은 카메라들(30, 40, 50)에 의해 촬상될 때, 지그플레이트(200)로부터 추출되는 점들의 위치를 제공한다. 지그플레이트의 하부면(212)은 반도체 칩의 상부면(111)과 접촉되도록 배치되며, 지그플레이트의 하부면(212)과 가장 인접한 평면은 상술한 탑평면이 된다.
하부카메라(30)와 제 1, 2측부카메라(40, 50)는 모두 반도체 칩(100)이 놓이는 검사위치의 하부에 배치되며, 하부카메라(30)는 반도체 칩의 하부면(112)이 촬상되도록 수직방향으로 놓이도록 배치된다. 제 1측부카메라(40)는 반도체 칩의 프론트면(113)과 하부면(112)을 바라보도록 경사진 방향으로 설치되며, 반도체 칩의 양측면(115, 116)에 형성된 리드들(120)이 서로 대칭으로 촬상하도록 배치된다. 제 2측부카메라(50)는 반도체 칩의 일측면(115)과 하부면(112)을 바라보도록 경사진 방향으로 설치되며, 반도체 칩의 상부면(111) 상에 놓인 지그플레이트의 지그들(220)이 서로 대칭으로 촬상되도록 배치된다. 바람직하게는 제 1측부카메라(40)와 제 2측부카메라(50)는 각각 수평면으로부터 45° 경사지고, 서로간에 90° 를 유지하도록 배치된다. 카메라들(30, 40, 50)에 반도체 칩의 영상이 뚜렷하게 촬상되도록 반도체 칩(100)이 놓여지는 검사위치의 상부에는 후광(backlight)(도시되지 않음)이 제공된다.
도 3a, 도 3b, 그리고 도 3c는 상술한 바와 같이 카메라들(30, 40, 50)이 배치될 때, 각각 하부카메라(30), 제 1측부카메라(40), 그리고 제 2측부카메라(50)의 이미지부에 맺힌 상을 보여주는 도면이다. 도면에서 인출번호 중 첨자 a, b, c는 대상물이 각각의 카메라의 이미지부에 맺힌 상을 나타낸다. 도 3a를 참조하면, 하부카메라(30)는 반도체 칩(100)의 수직아래에서 반도체 칩(100)을 촬상하므로, 서로 마주보는 위치에 배치된 리드들(120) 및 지그플레이트의 지그들(220)은 서로 대칭이 되도록 그 하부면(122, 222)의 상이 맺힌다.
도 3b를 참조하면, 제 1측부카메라(40)는 반도체 칩의 프론트면(113)과 하부면(112)으로부터 각각 45° 경사진 상태에서 반도체 칩(100)을 촬상하므로, 서로 마주보는 위치에 배치된 리드들(120)은 서로 대칭이 되도록 리드의 하부면(122)과 일측면(124)의 상이 맺히나, 지그들(140)은 서로 비대칭인 상태로 상이 맺힌다. 즉, 제 1측부카메라(40)와 인접한 위치의 지그들(140)은 프론트면(226)과 하부면(222)이 촬상되고, 이와 마주보는 위치의 지그들(220)은 하부면(222)만이 촬상되어 제 1측부카메라의 이미지부(400)에 상이 맺힌다.
도 3c를 참조하면, 제 2측부카메라(50)는 반도체 칩의 일측면(115)과 하부면(112)으로부터 각각 45° 경사진 상태에서 반도체 칩(100)을 촬상하므로, 서로 마주보는 위치에 배치된 지그들(220)은 서로 대칭이 되도록 하부면(222)과 일측면(224)의 상이 맺히나, 리드들(120)은 서로 비대칭인 상태로 상이 맺힌다. 즉, 제 2측부카메라(50)와 인접한 위치의 리드들(120)은 프론트면(126)과 하부면(122)이 촬상되고, 이와 마주보는 위치의 리드들(120)은 하부면(122)만이 촬상되어 제 2측부카메라의 이미지부(500)에 상이 맺힌다.
다음에는 상술한 검사장치를 사용하여 반도체 칩(100)의 높이를 측정하는 방법을 설명한다. 반도체 칩(100)의 높이는 반도체 칩의 실제 놓여지는 평면으로부터 반도체 칩의 상부면(111)까지의 높이이다. 도 4는 본 발명의 바람직한 일실시예에 따른 검사방법을 순차적으로 보여주는 플로우차트이다. 도 4를 참조하여 검사방법을 개략적으로 설명하면, 처음에 각각의 카메라의 이미지부(300, 400, 500) 상의 위치와 기준면(700)상의 좌표를 매칭하는 캘리브레이션(calibration)이 이루어진다(스텝 S10). 기준면(700)이란 반도체 칩(100)의 상부에 위치되는 가상의 수평면이다. 이후, 각각의 리드 선단의 공간좌표를 구한 후, 이들 좌표들을 가장 인접하게 지나는 가상의 평면(이하 LMS 평면, least mean square plane)을 구한다(스텝 S20). 그리고 각각의 리드선단으로부터 LMS 평면까지의 수직거리를 구한 후, LMS 평면보다 가장 아래로 돌출된 3개의 리드(120)를 추출하여 이들 선단을 지나는 시트 평면(seating plane)을 구한다(스텝 S30). 이후 하부카메라와 제 2측부카메라의 이미지부(300, 400)에 맺힌 지그플레이트의 상(200a, 200c)을 이용하여 반도체 칩(100)의 탑평면을 구하고(스텝 S40), 시팅평면에서 기준점들을 추출한 후 이들 기준점들로부터 탑평면까지의 거리를 구한다(스텝 S50, S60). 기준점이란 탑평면까지의 거리 측정이 필요한 임의의 위치이다. 이들 거리가 모두 설정범위 내에 포함되면, 반도체 칩(100)은 양호한 칩으로 인식되고 어느 하나가 설정범위로부터 벗어나면 불량한 칩으로 인식된다(스텝 S70). 이하 각각의 단계를 보다 구체적으로 설명한다.
도 5는 캘리브레이션에 사용된 캘리브레이터(calibrator)(600)의 사시도이다. 캘리브레이터(600)는 사각의 평판으로 그 상부면에는 동일간격으로 배치된 도트들(620)이 형성된다. 캘리브레이터(600)는 상술한 기준면 상의 위치를 카메라들의 이미지부(300, 400, 500) 위치와 매칭하기 위해 사용되는 것으로, 반도체 칩(100)이 놓여지는 검사위치의 상부에 놓여진다. 캘리브레이터(600)의 상부면을 지나는 평면은 상술한 기준면으로 사용된다. 반도체 칩(100)이 검사위치에 놓여지기 전에 각각의 카메라(30, 40, 50)는 설정된 위치에서 캘리브레이터(600)를 촬상한다. 각각의 카메라의 이미지부(300, 400, 500)에는 도트들을 포함한 캘리브레이터의 상(600a, 600b, 600c)이 맺힌다.
도 6a, 도 6b, 그리고 도 6c는 각각 하부카메라, 제 1측부카메라, 그리고 제 2측부카메라의 이미지부(300, 400, 500)에 맺힌 캘리브레이터의 상(600a, 600b, 600c)을 보여준다. 도 6a를 참조하면, 하부카메라(30)는 캘리브레이터(600)의 수직 아래에서 캘리브레이터(600)를 촬상하므로, 하부카메라의 이미지부(300)에 맺힌 도트의 상들(620a)은 모두 등간격을 유지한다. 그러나 도 6b와 도 6c를 참조하면 제 1, 2측부카메라(40, 50)는 캘리브레이터(600)와 경사진 상태에서 캘리브레이터(600)를 촬상하므로, 이들 각각의 이미지부(400, 500)에 맺힌 도트의 상들(620b, 620c)의 간격은 점진적으로 달라진다. 즉, 제 1, 2 측부카메라(40, 50)에서 멀리 위치될수록 도트들의 상(620b, 620c)의 인접거리는 짧아진다.
각각의 카메라(30, 40, 50)에 맺힌 도트들(620a, 620b, 620c)의 위치는 제어부(controller)(도시되지 않음)로 전송된다. 제어부는 각각의 카메라의 이미지부(300, 400, 500)의 임의의 위치를 기준면 상의 대응되는 위치로 매칭한다. 캘리브레이션이 완료되면 캘리브레이터(600)를 제거하고, 각각의 반도체 칩(100)에 대해 검사를 시작한다. 비록 본 실시예에서 캘리브레이터 상에 도트들(620)은 등간격으로 형성되었으나, 카메라의 이미지부(300, 400, 500)의 위치를 기준면(700) 상의 위치로 매칭할 수 있다면 반드시 등간격으로 형성될 필요는 없다. 반도체 칩(100)이 검사위치에 놓여지고, 반도체 칩의 상부면(111)에 지그플레이트(200)가 접촉되도록 놓여지면, 각각의 카메라(30, 40, 50)로 반도체 칩(100)과 지그플레이트(200)를 촬상한다.
도 7a는 기준면(700)으로부터 각각의 리드들(120)의 선단부의 높이를 구하는 방법을 보여주는 도면이고, 도 7b와 도 7c는 각각 하부카메라와 제 1측부카메라의 이미지부(300, 400)를 보여주는 도면들이다. 도면에서 지그플레이트(200) 및 지그플레이트의 상은 설명의 편의를 위해 생략하였다. 도 7a 내지 도 7c를 참조하면, 제 1측부카메라의 이미지부(400)에 맺힌 반도체 칩의 상(100b)에서, 반도체 칩의 측면(116) 일단에 위치된 리드의 선단부의 모서리(이하 '리드 선단'이라 칭한다) 위치인 'A2'점을 추출한다. 이후 하부카메라의 이미지부(300)에서 상술한 'A2'점과 대응되는 위치의 점인 'A1'점을 추출한다. 리드의 상(120b)에서 선단부 중 'B2'점의 경우, 정확한 위치를 추출하기가 어렵고, 'C2'점의 경우 리드의 하부면(222)이 아닌 상부면의 점이므로 부정확한 위치이다. 'A'점은 상술한 'A1'점과 'A2'점에 대응되는 실제 반도체 칩(100)의 위치이다.
하부카메라와 제 1측부카메라의 이미지부(300, 400)에 맺힌 캘리브레이터 상(600a, 600b)에서 'A1'점은 기준면(700) 상의 'ａ1'점의 위치에 대응되고, 'A2 '점은 기준면(700) 상의 'a2'점의 위치에 대응된다. 'A1'점과 'A2'점의 기준면(700)상의 좌표(즉 'a1'과 'a2'의 좌표)는 제어부에 저장된 이미지부의 위치와 대응되는 캘리브레이터 상(700)의 위치로부터 구할 수 있다. 또한 피타고라스의 정리를 이용하면 'a1'점과 'a2'점간의 거리(ℓ1)를 알 수 있고, 제 1측부카메라(400)가 기준면(700)과 이루는 각도(θ1)를 이용하여 실제 리드 선단의 'A'점의 Z축 거리(ℓ1tanθ1)를 구할 수 있다.
상술한 방법을 사용하면 모든 리드들(120)의 리드 선단 좌표들을 알 수 있다. 이상적인 경우 모든 리드들(120)의 선단부는 동일평면상에 배치되어야 하나, 실질적으로 리드들(120)의 길이는 동일하지 않으므로 리드 선단은 동일평면상에 배치되지 않는다. 따라서 이들 리드 선단들에 대해 가장 인접하는 LMS 평면을 구한다. 리드 선단의 일측모서리의 좌표들로부터 이들을 가장 인접하게 지나는 평면을 구하는 방법은 수치해석법을 통해 일반적으로 널리 알려져 있으므로 상세한 설명을 생략한다.
이후 반도체 칩(100)이 실제 놓여지는 평면인 시팅평면을 구한다. 반도체 칩(100)이 놓여질 때, 반도체 칩(100)은 가장 아래로 돌출된 3개의 리드들(120)에 의해 지지되며, 이들 3개의 리드 선단들을 지나는 평면이 시팅평면이 된다. 시팅평면을 구하기 위해 복수의 리드 선단의 좌표들 중 LMS평면으로부터 가장 아래로 돌출된 3개의 리드 선단의 좌표를 추출하고, 이들 3점을 지나는 평면을 구한다. 상술한 방법에 의해 구하여진 LMS 평면과 시팅평면은 도 8에 도시되었다.
다음에는 반도체 칩(100)의 탑평면을 구하는 방법을 설명한다. 탑평면을 구하기 위해 하부카메라와 제 2측부카메라의 이미지부(300, 500)에 맺힌 지그플레이트의 상(200a, 200c)이 사용된다. 도 9a는 각각의 지그들(220) 선단의 높이를 구하는 방법을 보여주는 도면이고, 도 9b와 도 9c는 각각 하부카메라와 제 2측부카메라의 이미지부(300, 500)에 맺힌 반도체 칩의 상(100a, 100c)과 지그플레이트의 상(200a, 200c)을 보여주는 도면이다. 탑평면을 구하는 방법은 상술한 리드들(120)의 LMS평면을 구하는 방법과 유사하다. 먼저 제 2측부카메라의 이미지부(500)에 맺힌 지그플레이트의 상(200c)에서, 지그플레이트(200)의 측면 일단에 형성된 지그(220)의 끝점인 'D2'점을 추출한다. 이후 하부카메라의 이미지부(500)에서 상술한 'D2'점과 대응되는 위치의 점인 'D1'점을 추출한다. 'D'점은 상술한 'D1'점과 'D2'점에 대응되는 지그(220)의 위치이다.
하부카메라와 제 2측부카메라의 이미지부(300, 500)에 맺힌 캘리브레이터 상(600a, 600c)에서 'D1'점은 기준면(700) 상의 'd1'점의 위치에 대응되고, 'D2 '점은 기준면(700) 상의 'd2'점의 위치에 대응된다. 'D1'점과 'D2'점의 기준면(700) 상의 좌표(즉 'd1'과 'd2'의 좌표)는 하부카메라 및 제 2측부카메라의 이미지부(300, 500) 위치와 대응되는 캘리브레이터의 상(600a, 600c)의 위치로부터 구할 수 있다. 또한 피타고라스의 정리를 이용하면 'd1'점과 'd2'점간의 거리(ℓ2)를 알 수 있고, 제 2측부카메라(500)가 기준면(700)과 이루는 각도(θ2)를 이용하여 'D'점의 Z축 거리(ℓ2tanθ2)를 알 수 있다. 상술한 방법을 사용하면 각각의 지그들(220)의 선단의 좌표들을 구한 후, 수지해석을 이용하여 이들 좌표들을 가장 인접하게 지나는 평면인 탑평면을 구한다.
이후 시팅평면 상에서 기준점들을 추출하고, 이들 기준점들로부터 탑평면까지의 거리를 구한다. 시팅평면 상에서 기준점은 다양하게 선택될 수 있다. 일예에 의하면, 도 10에 도시된 바와 같이 하부카메라의 이미지부에 맺힌 반도체 칩의 각각의 측면에 배치되는 리드들의 상 중에서 가장 돌출된 2개의 리드 선단을 지나는 직선들과 반도체 칩의 프론트면과 리어면을 나타내는 선분을 연장한 직선들로부터 사각형 형상을 구한다. 상술한 사각형의 네 모서리 위치와 대응되는 시팅평면 상의 위치를 기준점으로 설정하고, 이들 각각의 기준점으로부터 탑평면까지의 거리를 구한다. 제어부는 각각의 기준점에서 탑평면까지의 모든 거리가 허용범위 이내에 포함되면 반도체 칩(100)을 양호한 칩으로 인식하고, 어느 하나라도 허용범위를 벗어나면 불량 칩으로 인식한다. 이와 달리 시팅평면 상의 다른 점 또는 시팅평면과 인접한 위치의 점 또는 탑평면 상의 점을 기준점으로 설정할 수 있다. 탑평면 상에서 기준점을 추출하는 경우에는 기준점으로부터 시팅평면까지의 거리가 반도체 칩의 높이이다.
반도체 칩(100)의 양호 및 불량은 토탈하이트(total height)를 구하여 판단할 수 있다. 토탈하이트는 각각의 리드 선단으로부터 반도체 칩의 상부면(111)을 지나는 평면까지의 거리로, 토탈하이트와 후술할 스탠드오프는 도 11에 도시되어 있다. 토탈하이트는 각각의 리드 선단의 좌표와 반도체 칩의 상부면(111)을 지나는 평면을 이용하여 구해진다. 반도체 칩의 토탈하이트를 구하는 방법을 순차적으로 보여주는 도 12를 참조하면, 처음에 하부카메라(30), 제 1측부카메라(40), 제 2측부카메라(50)가 제공된다(스텝 S110). 기준면에 캘리브레이터(600)가 제공되고, 기준면 상의 위치와 각각의 카메라의 이미지부(300, 400, 500)의 위치를 매칭하는 캘리브레이션이 행해진다(스텝 S120, S130). 이후 캘리브레이터(600)가 제거되고, 검사위치에 반도체 칩(100)이 놓여진다. 반도체 칩의 상부면(111)에는 지그플레이트(200)가 놓여진다(스텝 S140). 각각의 카메라(30, 40, 50)에 의해 반 도체 칩(100)과 지그플레이트(200)가 촬상된다(스텝 S150). 하부카메라와 제 1측부카메라의 이미지부(300, 400)에 맺힌 리드의 상(120a, 120b)을 이용하여 각각의 리드 선단의 좌표를 구하고, 하부카메라와 제 2측부카메라의 이미지부(300, 500)에 맺힌 지그플레이트의 상(220a, 220c)을 이용하여 탑평면을 구한다(스텝 S160, S170). 각각의 리드 선단들의 좌표를 구하는 방법은 도 7a, 도 7b, 그리고 도 7c를 참조하여 상세히 설명하였고, 반도체 칩의 탑평면을 구하는 방법은 도 9a, 도 9b, 그리고 도 9c를 참조하여 상세히 설명되었다. 이후에 각각의 리드의 끝단으로부터 탑평면까지의 거리를 구한다(스텝 S180). 모든 토탈하이트가 상술한 설정범위 이내에 포함되면, 제어부는 반도체 칩(100)을 양호한 칩으로 인식하고, 어느 하나라도 허용범위를 벗어나면 불량칩으로 인식한다.
다음에는 반도체 칩의 스탠드오프(stand-off)를 구하는 방법을 설명한다. 스탠드오프는 리드의 선단으로부터 반도체 칩의 하부면(112)을 지나는 평면까지의 거리이다. 도 13은 반도체 칩의 스탠드오프를 구하는 방법을 순차적으로 보여주는 플로우차트이다. 도 13을 참조하면, 처음에 하부카메라(30), 제 1측부카메라(40), 제 2측부카메라(50)가 제공된다(스텝 S210). 기준면에 캘리브레이터(600)가 제공되고, 기준면 상의 위치와 각각의 카메라의 이미지부(300, 400, 500)의 위치를 매칭하는 캘리브레이션이 행해진다(스텝 S220, S230). 이후 캘리브레이터(600)가 제거되고, 검사위치에 반도체 칩(100)과 지그플레이트(200)가 놓여진다. 도 14를 참조하면, 토탈하이트를 측정할 때와 반대로 지그플레이트(200)는 그 상부면이 반도체 칩의 하부면(112)과 접하도록 놓여진다(스텝 S240). 각각의 카메라(30, 40, 50)에 의해 반도체 칩(100)과 지그플레이트(200)가 촬상된다(스텝 S250). 하부카메라와 제 1측부카메라의 이미지부(300, 400)에 맺힌 리드의 상(120a, 120b)을 이용하여 각각의 리드 선단의 좌표를 구한다(스텝 S260). 리드 선단들의 좌표를 구하는 방법은 도 7a, 도 7b, 그리고 도 7c를 참조하여 상세히 설명되었다. 다음에는 하부카메라와 제 2측부카메라의 이미지부(300, 500)에 맺힌 지그플레이트의 상(220a, 220c)을 이용하여 바텀평면을 구하고(스텝 S270, S280), 이후에 각각의 리드의 끝단으로부터 바텀평면까지의 거리를 구한다(스텝 S290). 바텀평면이란 반도체 칩의 하부면, 즉 지그플레이트의 상부면과 가장 인접한 평면이다. 바텀평면을 구하는 방법은 도 15a 내지 도 15c를 참조하여 설명한다.
도 15a는 각각의 지그들(220) 선단의 높이를 구하는 방법을 보여주는 도면이고, 도 15b와 도 15c는 각각 하부카메라와 제 2측부카메라의 이미지부(300, 500)에 맺힌 반도체 칩의 상(100a, 100c)과 지그플레이트의 상(200a, 200c)을 보여주는 도면이다. 바텀평면을 구하는 방법은 상술한 탑평면을 구하는 방법과 유사하다. 먼저 제 2측부카메라의 이미지부(500)에 맺힌 지그플레이트의 상(200c)에서, 지그플레이트(200)의 측면 일단에 형성된 지그(220)의 끝점인 'E2'점을 추출한다. 바텀평면은 지그플레이트의 상부면을 인접하게 지나는 평면이므로, E2점은 지그의 상부면 모서리 점이어야 한다. 따라서 E2점이 추출되는 위치인 상술한 탑평면을 구할 때의 D2점과는 다르다. 이후 하부카메라의 이미지부(500)에서 상술한 'E2'점과 대응되는 위치 의 점인 'E1'점을 추출한다. 'E'점은 상술한 'E1'점과 'E2'점에 대응되는 지그(220)의 위치이다.
하부카메라와 제 2측부카메라의 이미지부(300, 500)에 맺힌 캘리브레이터 상(600a, 600c)에서 'E1'점은 기준면(700) 상의 'e1'점의 위치에 대응되고, 'E2 '점은 기준면(700) 상의 'e2'점의 위치에 대응된다. 'E1'점과 'E2'점의 기준면(700) 상의 좌표(즉 'e1'과 'e2'의 좌표)는 하부카메라 및 제 2측부카메라의 이미지부(300, 500) 위치와 대응되는 캘리브레이터의 상(600a, 600c)의 위치로부터 구할 수 있다. 또한 피타고라스의 정리를 이용하면 'e1'점과 'e2'점간의 거리(ℓ3)를 알 수 있고, 제 2측부카메라(500)가 기준면(700)과 이루는 각도(θ3)를 이용하여 'E'점의 Z축 거리(ℓ3tanθ3)를 알 수 있다. 상술한 방법을 사용하면 각각의 지그들(220)의 선단의 좌표들을 구한 후, 수지해석을 이용하여 이들 좌표들을 가장 인접하게 지나는 평면인 바텀평면을 구한다.
본 발명에 의하면, 반도체 칩의 토탈하이트와 스탠드오프를 용이하게 측정할 수 있고, 반도체 칩이 실질적으로 놓여지는 평면 상의 복수의 위치들로부터 반도체 칩의 상부면까지의 높이를 효과적으로 검사할 수 있다.

Claims (16)

  1. 반도체 칩을 검사하는 방법에 있어서,
    반도체 칩이 제공되는 단계와;
    상기 반도체 칩의 연결부들 중 가장 아래로 돌출된 3개의 연결부들의 선단을 지나는 시팅평면(seating plane)과 상기 반도체 칩의 상부면을 지나는 탑평면(top plane)을 구하는 단계와;
    상기 시팅평면이나 그와 인접하는 부분, 또는 상기 탑평면에서 복수의 기준점들을 추출하는 단계와;
    상기 복수의 기준점들로부터 상기 시팅평면 또는 상기 탑평면까지의 거리들을 구하는 단계와; 그리고
    각각의 상기 거리가 기설정된 범위 이내에 포함되는지 여부를 검사하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 검사 방법.
  2. 제 1항에 있어서,
    상기 연결부는 상기 반도체 칩의 측면에 형성된 리드인 것을 특징으로 하는 반도체 칩 검사 방법.
  3. 제 2항에 있어서,
    상기 방법은 반도체 칩이 제공되는 단계 이전에,
    반도체 칩의 하부면을 촬상하는 하부 카메라, 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며 상기 반도체 칩의 리드들을 촬상하는 제 1측부카메라, 그리고 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며 상기 반도체 칩의 상부면과 접촉되도록 놓여진 지그플레이트의 지그들을 촬상하는 제 2측부카메라가 제공되는 단계와;
    복수의 도트들이 형성된 캘리브레이터가 일정위치에 제공되는 단계와;
    상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라의 이미지부의 위치와 상기 캘리브레이터의 상부면의 위치에 대해 매칭이 이루어지는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 검사 방법.
  4. 제 3항에 있어서,
    상기 캘리브레이터에 형성된 도트들은 모두 균등한 간격으로 배치되는 것을 특징으로 하는 반도체 칩 검사 방법.
  5. 제 3항에 있어서,
    상기 캘리브레이션이 수행되는 단계는,
    상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라로 상기 캘리브레이터를 촬상하는 단계와;
    상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라 각각의 이미지부에 맺히는 상기 캘리브레이터의 도트들의 위치가 제어부에 기억되는 단계 를 포함하는 것을 특징으로 하는 반도체 칩 검사 방법.
  6. 제 5항에 있어서,
    상기 시팅평면을 구하는 단계는,
    상기 하부카메라에 의해 촬상된 이미지와 상기 제 1측부카메라에 의해 촬상된 이미지를 이용하여 상기 반도체 칩의 리드 선단부 위치들을 구하는 단계와;
    상기 리드들의 선단부 위치들을 인접하게 지나는 가상의 평면을 구하는 단계와;
    상기 리드들의 선단부들 중 상기 가상의 평면으로부터 가장 돌출된 3개의 리드들을 구하는 단계와; 그리고
    상기 3개의 리드들 선단부를 지나는 평면을 구하고, 이를 시팅평면으로 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 검사방법.
  7. 제 3항 내지 제 6항 중 어느 한 항에 있어서,
    상기 탑평면을 구하는 단계는,
    복수의 지그들을 가지는 지그플레이트가 상기 반도체 칩의 상부면과 접촉되도록 제공되는 단계와;
    상기 하부카메라와 상기 제 2측부카메라의 이미지부에 맺힌 상기 지그플레이트의 상을 이용하여 상기 지그플레이트의 지그 선단의 위치를 구하는 단계와; 그리고
    상기 지그플레이트의 지그 선단부 위치들을 인접하여 지나는 가상의 평면을 구하고, 상기 가상의 평면을 탑평면으로 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 검사 방법.
  8. 제 7항에 있어서,
    상기 리드들은 상기 반도체 칩의 마주보는 양측면에 형성되고,
    상기 지그플레이트의 지그는 상기 반도체 칩의 전면(front face)과 후면(rear face) 방향으로 상기 반도체 칩으로부터 돌출되도록 형성된 것을 특징으로 하는 반도체 칩 검사 방법.
  9. 제 2항 내지 제 6항 중 어느 한 항에 있어서,
    상기 복수의 기준점들을 추출하는 단계는,
    상기 하부카메라의 이미지부에 맺힌 반도체 칩의 상에서 프론트면과 리어면에 해당되는 선분을 각각 연장하고, 상기 반도체 칩의 상의 측면들 각각에서 가장 돌출된 2개의 리드들의 선단부를 직선으로 연결하는 단계와;
    상기 연장된 선분들과 상기 직선들에 의해 이루어진 사각형의 모서리 위치를 추출하는 단계와; 그리고
    상기 시팅평면이나 이와 인접하는 위치, 또는 상기 탑평면에서 상기 모서리 위치에 대응되는 위치를 추출하고, 이들을 기준점으로 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 검사 방법.
  10. 반도체 칩의 토탈하이트(total height)를 측정하는 방법에 있어서,
    반도체 칩의 하부면을 촬상하는 하부 카메라, 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며, 상기 반도체 칩의 연결부들을 촬상하는 제 1측부카메라, 그리고 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며, 상기 반도체 칩의 상부면과 접촉되도록 놓여진 지그플레이트의 지그들을 촬상하는 제 2측부카메라가 제공되는 단계와;
    임의의 기준면에 캘리브레이터가 제공되는 단계와;
    상기 기준면 상의 위치와 각각의 상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라의 이미지부의 위치를 매칭하는 단계와;
    반도체 칩과 그 상부면에 접촉되도록 놓여지며 복수의 지그들을 가지는 지그플레이트가 검사위치에 제공되는 단계와;
    상기 하부카메라, 상기 제 1측부카메라, 상기 제 2측부카메라에 의해 상기 반도체 칩과 상기 지그플레이트가 촬상되는 단계와;
    상기 반도체 칩의 연결부 선단의 위치를 구하는 단계와;
    상기 하부카메라와 상기 제 1측부카메라의 이미지부에 맺힌 연결부의 상을 이용하여 연결부 선단의 위치를 구하는 단계와;
    상기 하부카메라와 상기 제 2측부카메라의 이미지부에 맺힌 상기 지그들의 상을 이용하여 상기 지그들의 하부면 선단의 위치를 구하는 단계와;
    상기 지그들의 하부면 선단들을 인접하게 지나는 평면인 탑평면을 구하는 단 계와; 그리고
    상기 연결부 선단의 위치로부터 상기 탑평면까지의 거리를 구하는 단계를 포함하는 것을 특징으로 하는 반도체 칩의 토탈하이트 측정 방법.
  11. 제 10항에 있어서,
    상기 연결부는 상기 반도체 칩의 측면으로부터 돌출된 리드인 것을 특징으로 하는 반도체 칩의 토탈하이트 측정 방법.
  12. 제 10항 또는 제 11항에 있어서,
    상기 지그플레이트의 지그는 상기 반도체 칩의 상부면 상에 놓여질 때, 상기 반도체 칩의 전면(front face)과 후면(rear face) 방향으로 상기 반도체 칩으로부터 돌출되도록 형성된 것을 특징으로 하는 반도체 칩의 토탈하이트 측정 방법.
  13. 반도체 칩의 스탠드오프(stand off)를 측정하는 방법에 있어서,
    반도체 칩의 하부면을 촬상하는 하부 카메라, 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며 상기 반도체 칩의 연결부들을 촬상하는 제 1측부카메라, 그리고 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며 상기 반도체 칩의 하부면과 접촉되도록 놓여진 지그플레이트의 지그들을 촬상하는 제 2측부카메라가 제공되는 단계와;
    임의의 기준면에 캘리브레이터가 제공되는 단계와;
    상기 기준면 상의 위치와 각각의 상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라의 이미지부의 위치를 매칭하는 단계와;
    반도체 칩과 그 하부면에 접촉되도록 배치되며 복수의 지그들을 가지는 지그플레이트가 검사위치에 제공되는 단계와;
    상기 하부카메라, 상기 제 1측부카메라, 상기 제 2측부카메라에 의해 상기 반도체 칩과 상기 지그플레이트가 촬상되는 단계와;
    상기 반도체 칩의 연결부 선단의 위치를 구하는 단계와;
    상기 하부카메라와 상기 제 1측부카메라의 이미지부에 맺힌 연결부의 상을 이용하여 연결부 선단의 위치를 구하는 단계와;
    상기 하부카메라와 상기 제 2측부카메라의 이미지부에 맺힌 상기 지그들의 상을 이용하여 상기 지그들의 상부면 선단의 위치를 구하는 단계와;
    상기 지그들의 상부면 선단들을 인접하게 지나는 평면인 바텀평면을 구하는 단계와; 그리고
    상기 연결부 선단의 위치로부터 상기 바텀평면까지의 거리를 구하는 단계를 포함하는 것을 특징으로 하는 반도체 칩의 스탠드오프 측정 방법.
  14. 제 13항에 있어서,
    상기 연결부는 상기 반도체 칩의 측면으로부터 돌출된 리드인 것을 특징으로 하는 반도체 칩의 토탈하이트 측정 방법.
  15. 제 13항 또는 제 14항에 있어서,
    상기 지그플레이트의 지그는 상기 반도체 칩의 하부면과 접촉하여 놓여질 때, 상기 반도체 칩의 전면(front face)과 후면(rear face) 방향으로 상기 반도체 칩으로부터 돌출되도록 형성된 것을 특징으로 하는 반도체 칩의 토탈하이트 측정 방법.
  16. 반도체 칩의 높이를 측정하는 방법에 있어서,
    반도체 칩의 하부면을 촬상하는 하부 카메라, 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며, 상기 반도체 칩의 연결부들을 촬상하는 제 1측부카메라, 그리고 상기 반도체 칩의 하부면으로부터 일정각도 경사지도록 배치되며, 상기 반도체 칩의 상부면과 접촉되도록 놓여진 지그플레이트의 지그들을 촬상하는 제 2측부카메라가 제공되는 단계와;
    임의의 기준면에 캘리브레이터가 제공되는 단계와;
    상기 기준면 상의 위치와 각각의 상기 하부카메라, 상기 제 1측부카메라, 그리고 상기 제 2측부카메라의 이미지부의 위치를 매칭하는 단계와;
    상부면에 복수의 지그들을 가지는 지그플레이트가 접촉되어 놓여진 반도체 칩이 검사위치에 제공되는 단계와;
    상기 하부카메라, 상기 제 1측부카메라, 상기 제 2측부카메라에 의해 상기 반도체 칩과 상기 지그플레이트가 촬상되는 단계와;
    가장 아래로 돌출된 세개의 연결부 선단을 지나는 시팅평면을 구하는 단계와;
    상기 하부카메라와 상기 제 2측부카메라의 이미지부에 맺힌 상기 지그들의 상을 이용하여 상기 지그들의 선단의 위치를 구하는 단계와;
    상기 지그들의 선단들을 인접하게 지나는 평면인 탑평면을 구하는 단계와;
    상기 시팅평면이나 그와 인접하는 부분, 또는 상기 탑평면에서 복수의 기준점들을 추출하는 단계와;
    상기 복수의 기준점들로부터 상기 시팅평면 또는 상기 탑평면까지의 거리들을 구하는 단계와; 그리고
    각각의 상기 거리가 기설정된 범위 이내에 포함되는지 여부를 검사하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 검사 방법.
KR1020030052006A 2003-07-28 2003-07-28 반도체 칩 검사 방법 및 반도체 칩의 토탈하이트와스탠드오프 측정방법 KR100552328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030052006A KR100552328B1 (ko) 2003-07-28 2003-07-28 반도체 칩 검사 방법 및 반도체 칩의 토탈하이트와스탠드오프 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030052006A KR100552328B1 (ko) 2003-07-28 2003-07-28 반도체 칩 검사 방법 및 반도체 칩의 토탈하이트와스탠드오프 측정방법

Publications (2)

Publication Number Publication Date
KR20050013379A KR20050013379A (ko) 2005-02-04
KR100552328B1 true KR100552328B1 (ko) 2006-02-20

Family

ID=37224895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052006A KR100552328B1 (ko) 2003-07-28 2003-07-28 반도체 칩 검사 방법 및 반도체 칩의 토탈하이트와스탠드오프 측정방법

Country Status (1)

Country Link
KR (1) KR100552328B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591667B1 (ko) * 2004-06-22 2006-06-19 (주)알티에스 반도체 칩 측정 장치 및 측정 방법
KR20170024744A (ko) 2015-08-26 2017-03-08 성상준 고효율 직류 전동기 및 그 제어방법
CN115069587B (zh) * 2022-06-20 2024-09-03 博睿智造科技(广州)有限公司 一种用于芯片平面度检测的自动化设备及其使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335388A (ja) * 1991-04-30 1993-12-17 Hitachi Ltd 半導体装置のリード平坦度検査方法
JPH0719855A (ja) * 1993-06-30 1995-01-20 Nec Corp 平坦度検査装置
US5489843A (en) * 1991-07-23 1996-02-06 Vlsi Technology, Inc. Apparatus and method for testing the calibration of electronic package lead inspection system
KR19980022945A (ko) * 1996-09-24 1998-07-06 김광호 Ic 패키지의 리드핀 검사방법 및 그 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335388A (ja) * 1991-04-30 1993-12-17 Hitachi Ltd 半導体装置のリード平坦度検査方法
US5489843A (en) * 1991-07-23 1996-02-06 Vlsi Technology, Inc. Apparatus and method for testing the calibration of electronic package lead inspection system
JPH0719855A (ja) * 1993-06-30 1995-01-20 Nec Corp 平坦度検査装置
KR19980022945A (ko) * 1996-09-24 1998-07-06 김광호 Ic 패키지의 리드핀 검사방법 및 그 장치

Also Published As

Publication number Publication date
KR20050013379A (ko) 2005-02-04

Similar Documents

Publication Publication Date Title
US5862973A (en) Method for inspecting solder paste in printed circuit board manufacture
KR101438157B1 (ko) 기판 검사방법
US7026832B2 (en) Probe mark reading device and probe mark reading method
JP4413130B2 (ja) プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置
KR102534983B1 (ko) 전자 부품의 자세 검출 장치 및 자세 검출 방법
US9276369B2 (en) Method of assembling an electric equipment having a first connector and a second connector
JP5411913B2 (ja) 端子のチップ位置設定方法
CN110487189B (zh) 平坦度检测方法、平坦度检测装置及存储介质
JP2011158363A (ja) Ｐｇａ実装基板の半田付け検査装置
KR101132779B1 (ko) 검사방법
US8860456B2 (en) Non-destructive tilt data measurement to detect defective bumps
KR100552328B1 (ko) 반도체 칩 검사 방법 및 반도체 칩의 토탈하이트와스탠드오프 측정방법
JP5787258B2 (ja) 電子部品の接点素子の位置を測定するための方法および装置
KR100591667B1 (ko) 반도체 칩 측정 장치 및 측정 방법
CN109219730B (zh) 使用多视图立体视觉进行引脚角度检查的系统和方法
KR102462567B1 (ko) 와이어 상호 접속부의 높이를 측정하는 방법
KR101126759B1 (ko) 칩 마운터의 부품 정보 티칭방법
WO2020217970A1 (ja) ワイヤ形状測定装置及びワイヤ三次元画像生成方法並びにワイヤ形状測定方法
KR101133968B1 (ko) 브리지 연결불량 검출방법
JP2005274309A (ja) 三次元物体の検査方法および検査装置
TWI812523B (zh) 半導體材料檢查裝置以及利用其的半導體材料檢查方法
US20050018403A1 (en) BGA ball vision enhancement
TWI449119B (zh) Circuit board placement method
JPH0372203A (ja) 半田付け部の外観検査方法
JPH07104136B2 (ja) 端子の傾き検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140210

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee