KR100551411B1 - Method of manufacturing semiconductor - Google Patents

Method of manufacturing semiconductor Download PDF

Info

Publication number
KR100551411B1
KR100551411B1 KR1020040038513A KR20040038513A KR100551411B1 KR 100551411 B1 KR100551411 B1 KR 100551411B1 KR 1020040038513 A KR1020040038513 A KR 1020040038513A KR 20040038513 A KR20040038513 A KR 20040038513A KR 100551411 B1 KR100551411 B1 KR 100551411B1
Authority
KR
South Korea
Prior art keywords
fsg film
film
fsg
semiconductor device
manufacturing
Prior art date
Application number
KR1020040038513A
Other languages
Korean (ko)
Other versions
KR20050113027A (en
Inventor
김광수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040038513A priority Critical patent/KR100551411B1/en
Publication of KR20050113027A publication Critical patent/KR20050113027A/en
Application granted granted Critical
Publication of KR100551411B1 publication Critical patent/KR100551411B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 층간 절연막으로 사용되는 FSG막 상에 잔류하는 수분을 제거함으로써, 상기 수분에 의해 발생할 수 있는 금속 배선의 손상 및 홀 디펙(hole defect)을 방지하는 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판 상에 금속 배선을 형성하는 단계와; 상기 금속 배선을 구비하는 상기 반도체 기판 전면에 FSG막을 형성하는 단계와; 상기 FSG막 상의 이물질을 제거하기 위한 스크러버 세정을 수행하는 단계와; 상기 스크러버 세정이 수행된 FSG막을 열처리하여 상기 FSG막 상에 잔류하는 수분을 제거하는 단계를 포함하는 반도체 소자의 제조 방법을 제공하는 것을 특징으로 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device which prevents damage to metal wiring and hole defects caused by the moisture by removing moisture remaining on an FSG film used as an interlayer insulating film. Forming a metal wiring on the substrate; Forming an FSG film on an entire surface of the semiconductor substrate including the metal wirings; Performing a scrubber cleaning to remove foreign substances on the FSG film; It is characterized in that it provides a method for manufacturing a semiconductor device comprising the step of removing the moisture remaining on the FSG film by heat-treating the FSG film is subjected to the scrubber cleaning.

반도체, 제조 방법, 세정, FSG, 수분, 홀 디펙Semiconductor, Manufacturing Method, Cleaning, FSG

Description

반도체 소자의 제조 방법{Method of manufacturing semiconductor}Method of manufacturing semiconductor device

도 1은 종래의 반도체 소자의 제조 공정 중 홀 디펙이 발생함을 설명하기 위한 단면도. 1 is a cross-sectional view for explaining that hole defects occur during the manufacturing process of a conventional semiconductor device.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도. 2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

(도면의 주요 부위에 대한 부호의 설명)(Explanation of symbols for main parts of drawing)

20; 반도체 기판 21; 금속 배선20; Semiconductor substrate 21; Metal wiring

22; 제 1 층간 절연막 23; 이물질22; A first interlayer insulating film 23; Foreign substance

24; 수분 25; 제 2 층간 절연막24; Moisture 25; 2nd interlayer insulation film

26; 콘택 홀26; Contact hall

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 층간 절연막으로 사용되는 FSG막 상에 잔류하는 수분을 제거함으로써, 상기 수분에 의해 발생할 수 있는 금속 배선의 손상 및 홀 디펙(hole defect)을 방지하는 반도체 소자의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, by removing moisture remaining on an FSG film used as an interlayer insulating film, damage and hole defects of metal wiring caused by the moisture. The present invention relates to a method for manufacturing a semiconductor device.

반도체 소자의 고집적화에 따라 금속 배선의 피치가 점점 감소하게 되고 이에 따른 기생 정전 용량으로 인한 RC 지연과 전력 소모가 커지게 되어 이를 감소시키기 위하여 저유전율을 갖는 금속 배선 층간 절연막의 요구가 절실하게 되었다. As the integration of semiconductor devices increases, the pitch of metal wirings gradually decreases, and accordingly, RC delay and power consumption increase due to parasitic capacitance. Therefore, there is an urgent need for a metal wiring interlayer insulating film having a low dielectric constant in order to reduce them.

이에 따라 상기 층간 절연막 물질로 사용되던 유전상수 4.0 이상인 금속 층간 유전물질(IMD; Inter Metal Dielctric) 대신 3 내지 3.5의 유전상수 값을 갖는 FSG(Fluorine-doped silicon oxide, SiOF)막이 상기 층간 절연막으로 많이 사용되고 있다. Accordingly, instead of the intermetal dielectric material (IMD; Inter Metal Dielctric) having a dielectric constant of 4.0 or more, a Fluorine-doped silicon oxide (FSF) film having a dielectric constant value of 3 to 3.5 is used as the interlayer insulating film. It is used.

특히, 금속 배선 사이의 공간을 채울 수 있는 갭-필(gap fill)능력이 우수한 고밀도 플라즈마 화학 기상 증착법(HDP-CVD; High Density Plasma-Chemical Vapor Deposition)에 의한 FSG(HDP FSG)막이 주로 사용되고 있다. In particular, an FSG (HDP FSG) film by high density plasma chemical vapor deposition (HDP-CVD), which has a good gap fill ability to fill a space between metal wirings, is mainly used. .

이하, 첨부된 도면을 참조하여 종래 기술에 대하여 설명한다. Hereinafter, with reference to the accompanying drawings will be described in the prior art.

도 1은 종래의 반도체 소자의 제조 공정 중 홀 디펙이 발생함을 설명하기 위한 단면도이다. 1 is a cross-sectional view for explaining that hole defects occur during a manufacturing process of a conventional semiconductor device.

도 1을 참조하면, 금속 배선(11)을 구비하는 반도체 기판(10) 전면에 제 1 층간 절연막으로 사용되는 FSG막(Fluorine-doped silicon oxide, SiOF, 12)를 형성한다. Referring to FIG. 1, an FSG film (Fluorine-doped silicon oxide, SiOF, 12), which is used as a first interlayer insulating film, is formed on an entire surface of a semiconductor substrate 10 including a metal wiring 11.

상기 제 1 층간 절연막인 FSG막(12)을 형성한 후, 상기 FSG막(12) 상에 발생할 수 있는 이물질을 제거하기 위하여 세정 공정을 실시한다. 상기 세정 공정은 일반적으로 증류수를 사용하는 스크러버(scrubber) 공정을 통하여 세정 공정을 수행한다. After forming the FSG film 12 as the first interlayer insulating film, a cleaning process is performed to remove foreign matters that may occur on the FSG film 12. The cleaning process is generally performed through a scrubber process using distilled water.

상기 세정 공정을 수행한 후, 상기 FSG막(12) 상에 제 2 층간 절연막(13)을 형성하고, 상기 금속 배선(11)의 일부분을 노출시키는 콘택 홀(14)을 형성한다. After the cleaning process, a second interlayer insulating layer 13 is formed on the FSG film 12, and a contact hole 14 exposing a portion of the metal wire 11 is formed.

이후에는 일반적인 반도체 소자의 제조 공정을 수행하여 반도체 소자를 완성한다. Thereafter, a general semiconductor device manufacturing process is performed to complete a semiconductor device.

그러나, 상기한 바와 같은 반도체 소자는 상기 제 1 층간 절연막으로 사용되는 FSG막(12) 상의 이물질을 제거하기 위한 세정 공정으로 증류수를 사용하는 스크러버 공정을 이용함으로 인해, 상기 FSG막(12) 상에 수분이 상기 FSG막(12)과 흡착하여 잔류할 수 있다. However, the semiconductor device as described above is formed on the FSG film 12 by using a scrubber process using distilled water as a cleaning process for removing foreign matter on the FSG film 12 used as the first interlayer insulating film. Moisture may remain by adsorbing with the FSG film 12.

이러한 상기 FSG막(12) 상에 흡착, 잔류하는 수분은 반도체 소자의 제조 공정 중 도 1에서와 같은 금속 층간에 홀 디펙(15, hole defect)이 발생하게 하는 원인이 된다. The moisture adsorbed and remaining on the FSG film 12 causes hole defects 15 to occur between the metal layers as shown in FIG. 1 during the manufacturing process of the semiconductor device.

또한, 상기 제 1 층간 절연막으로 사용되는 FSG막(12) 상에 흡착, 잔류하는 수분은 상기 FSG막(12)에 포함되어 있는 불소(F)와 결합하여 상기 불산(HF)을 형성하게 되는데, 상기 불산(HF)은 상기 금속 배선(11)에 손상을 입히는 요인으로 작용한다. In addition, moisture adsorbed and remaining on the FSG film 12 used as the first interlayer insulating film is combined with fluorine (F) included in the FSG film 12 to form the hydrofluoric acid (HF). The hydrofluoric acid (HF) acts as a factor of damaging the metal wiring 11.

따라서, 상기한 바와 같이 반도체 소자의 제조 공정 중에 상기 FSG막(12) 상에 수분이 잔류하게 되면, 금속 층간에 홀 디펙(15)이 발생하고, 금속 배선(11)에 손상을 입히게 되어, 반도체 소자의 신뢰성이 저하되는 문제점이 있다.Therefore, as described above, if water remains on the FSG film 12 during the manufacturing process of the semiconductor device, the hole defect 15 is generated between the metal layers, and the metal wiring 11 is damaged, resulting in the semiconductor There is a problem that the reliability of the device is lowered.

본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 FSG막 상에 잔류하는 수분을 제거함으로써, 상기 수분에 의해 발생할 수 있는 금속 배선의 손상 및 홀 디펙(hole defect)을 방지하는 반도체 소자의 제조 방법을 제공하는 데에 그 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, and the present invention removes moisture remaining on the FSG film, thereby preventing damage to the metal wiring and hole defects caused by the moisture. An object of the present invention is to provide a method for manufacturing a semiconductor device to be prevented.

상기한 목적을 달성하기 위한 본 발명은 반도체 기판 상에 금속 배선을 형성하는 단계와; 상기 금속 배선을 구비하는 상기 반도체 기판 전면에 FSG막을 형성하는 단계와; 상기 FSG막 상의 이물질을 제거하기 위한 스크러버 세정을 수행하는 단계와; 상기 스크러버 세정이 수행된 FSG막을 열처리하여 상기 FSG막 상에 잔류하는 수분을 제거하는 단계를 포함하는 반도체 소자의 제조 방법을 제공하는 것을 특징으로 한다. The present invention for achieving the above object comprises the steps of forming a metal wiring on a semiconductor substrate; Forming an FSG film on an entire surface of the semiconductor substrate including the metal wirings; Performing a scrubber cleaning to remove foreign substances on the FSG film; It is characterized in that it provides a method for manufacturing a semiconductor device comprising the step of removing the moisture remaining on the FSG film by heat-treating the FSG film is subjected to the scrubber cleaning.

본 발명의 실시예에 있어서, 상기 FSG막은 PECVD 또는 HDP-CVD 방식을 이용하여 형성되는 것이 바람직하다. In an embodiment of the present invention, the FSG film is preferably formed using PECVD or HDP-CVD.

상기 열처리는 400℃ 이상의 온도를 유지하며, 비활성 분위기에서 실시하는 것이 바람직하며, 더욱 바람직하게는 상기 비활성 분위기는 질소(N2) 분위기인 것이 바람직하다. The heat treatment is maintained at a temperature of 400 ℃ or more, preferably carried out in an inert atmosphere, more preferably the inert atmosphere is nitrogen (N2) atmosphere.

이하 첨부된 도면을 참조하여, 본 발명의 일실시예를 설명한다. Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명의 일실시예에 따른 반도체 소자의 제조 방법은 기판 상의 이물질을 제거하기 위한 세정 공정 이후에 건조 공정을 추가함으로써, 층간 절연막으로 사용되는 FSG막 상의 잔류 수분에 의해 발생할 수 있는 홀 디펙(hole defect) 및 금속 배선의 손상을 방지하여, 반도체 소자의 신뢰성을 향상시킬 수 있다. In the method of manufacturing a semiconductor device according to an embodiment of the present invention, by adding a drying process after a cleaning process for removing foreign matter on a substrate, a hole defect may be generated by residual moisture on an FSG film used as an interlayer insulating film. defects) and damage to the metal wiring, thereby improving the reliability of the semiconductor device.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다. 2A through 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(20), 예를 들면 실리콘 기판을 준비한다. 상기 반도체 기판(20)에는 게이트 전극과 소오스/드레인을 비롯한 다양한 반도체 소자의 구성 요소들이 미리 형성되어 있으며, 상기 반도체 기판(20)의 최상부에는 절연막이 형성되고, 사전에 미리 평탄화되어 있음은 자명한 사실이다. Referring to FIG. 2A, a semiconductor substrate 20, for example, a silicon substrate is prepared. It is apparent that the semiconductor substrate 20 includes components of various semiconductor devices including gate electrodes and sources / drains in advance, and an insulating film is formed on the top of the semiconductor substrate 20 and is planarized in advance. It is true.

그런 다음, 상기 반도체 기판(20) 상에 소정의 금속 물질을 증착하고, 패터닝하여 반도체 소자의 금속 배선(21)을 형성한다. Then, a predetermined metal material is deposited on the semiconductor substrate 20 and patterned to form the metal wiring 21 of the semiconductor device.

상기 금속 배선(21)을 형성한 후, 상기 금속 배선(21)을 포함하는 상기 반도체 기판(20)의 전면에 층간 절연막으로 FSG막(22)을 형성한다. After the metal wiring 21 is formed, the FSG film 22 is formed as an interlayer insulating film on the entire surface of the semiconductor substrate 20 including the metal wiring 21.

이때, 상기 FSG막(22)은 불소가 도핑된 실리콘 산화물막(Fluorine-doped silicon oxide, SiOF)이다. 이는 상기 FSG막(22)이 3 내지 3.5의 유전상수 값을 갖는 저 유전율 물질로써 금속 층간 절연 특성이 우수하여 반도체 소자의 RC 지연을 개선할 수 있으며, 또한, 매립(gap-fill) 특성이 우수하여 하부 구조, 예를 들면, 상기 금속 배선(21)에 의해 발생하는 단차를 완화시켜 주는 평탄화 능력이 우수하기 때문이다. In this case, the FSG film 22 is a fluorine-doped silicon oxide film (SiOF). This is because the FSG film 22 is a low dielectric constant material having a dielectric constant value of 3 to 3.5, and has excellent interlayer metal insulation properties, thereby improving RC delay of a semiconductor device, and also having excellent gap-fill characteristics. This is because the flattening ability to alleviate the step generated by the lower structure, for example, the metal wiring 21 is excellent.

또한, 상기 FSG막(22)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 HDP-CVD(High Density Plasma-Chemical Vapor Deposition) 등의 방법을 통하여 증착되는 것이 바람직하나, 여기서 그 형성 방법을 한정하는 것은 아니다. In addition, the FSG film 22 is preferably deposited through a method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) or HDP-CVD (High Density Plasma-Chemical Vapor Deposition), but is not limited thereto. .

한편, 상기 FSG막(22)은 CVD 등의 증착 공정 불량으로 인하여 중에 상기 FSG 막(22) 상에 이물질(23)이 존재할 수 있다. Meanwhile, the foreign matter 23 may be present on the FSG film 22 during the FSG film 22 due to a poor deposition process such as CVD.

도 2b를 참조하면, 상기 층간 절연막으로 FSG막(22)을 형성한 후, 상기 FSG막(22)의 형성 공정에서 상기 FSG막(22) 상에 발생할 수 있는 이물질(23)을 제거하기 위한 세정 공정을 수행한다. Referring to FIG. 2B, after the FSG film 22 is formed of the interlayer insulating film, the cleaning for removing the foreign matter 23 that may occur on the FSG film 22 in the process of forming the FSG film 22 is performed. Perform the process.

이때, 상기 세정 공정은 일반적으로 스크러버(scrubber) 공정을 통하여 수행된다. 상기 스크러버 공정은 증류수 이용하여 세정하는 방법, 증류수와 브러시를 이용하여 세정하는 방법, 증류수와 초음파를 이용하여 세정하는 방법 등이 있으나, 본 실시예에서 그 세정 방법을 한정하는 것은 아니다. In this case, the cleaning process is generally performed through a scrubber process. The scrubber process may be a method of cleaning using distilled water, a method of cleaning using distilled water and a brush, a method of cleaning using distilled water and ultrasonic waves, etc., but the method of cleaning is not limited in this embodiment.

상기한 바와 같은 세정 공정은 증류수를 이용하여 세정하는 방법으로 그 공정의 특성상 상기 FSG막(22) 상에 수분(24)이 흡착되어 잔류하게 된다. 특히, 상기한 바와 같이, 층간 절연막으로 FSG막(22)을 이용하는 경우, 상기 FSG막(22) 상에 상기 수분(24)이 잔류하게 되면, 상기 수분(24)으로 인하여 반도체 소자의 제조 공정 중에 금속 층간에 홀 디펙(hole defect)을 유발하게 된다. 또한, 상기 FSG막(22) 상의 수분(24)이 상기 FSG막(22)에 포함되어 있는 불소(F)와 결합하여, 불산(HF)을 형성하여 상기 금속 배선(21)에 손상을 입히는 요인으로 작용할 수 있어, 상기 수분(24)의 제거가 필요하다. The cleaning process as described above is a method of cleaning using distilled water. Due to the characteristics of the process, the moisture 24 is adsorbed and remains on the FSG film 22. In particular, as described above, when the FSG film 22 is used as the interlayer insulating film, when the moisture 24 remains on the FSG film 22, the moisture 24 causes the semiconductor device to It will cause hole defects between metal layers. In addition, the moisture 24 on the FSG film 22 combines with fluorine (F) contained in the FSG film 22 to form hydrofluoric acid (HF) to damage the metal wiring 21. It can act as, it is necessary to remove the water (24).

도 2c를 참조하면, 상기 FSG막(22) 상의 이물질(23)을 세정 공정을 통하여 제거한 후, 상기 층간 절연막으로 FSG막(22)이 형성된 상기 반도체 기판(20)을 열처리 공정을 통하여 상기 FSG막(22) 상에 흡착, 잔류하는 수분(24)을 제거한다. Referring to FIG. 2C, after the foreign matter 23 on the FSG film 22 is removed through a cleaning process, the FSG film may be heat-treated on the semiconductor substrate 20 on which the FSG film 22 is formed as the interlayer insulating film. The water 24 adsorbed on the 22 is removed.

이때, 상기 열처리 공정은 질소(N2) 분위기와 같은 비활성 분위기에서 열처 리하여 실시하는 것이 바람직하며, 더욱 바람직하게는 PECVD 챔버 내에서 질소(N2) 가스를 흘러 보내는 질소 분위기에서 400℃ 이상의 온도를 유지하며 실시하는 것이 바람직하다. At this time, the heat treatment step is preferably carried out by heat treatment in an inert atmosphere such as nitrogen (N2) atmosphere, more preferably maintaining a temperature of 400 ℃ or more in a nitrogen atmosphere flowing nitrogen (N2) gas in the PECVD chamber It is preferable to carry out.

도 2d를 참조하면, 상기 FSG막(22) 상에 흡착, 잔류하는 수분(24)을 제거한 후, 상기 FSG막(22) 상에 별도의 층간 절연막, 즉, 상기 FSG막(22)을 제 1 층간 절연막이라 하면, 제 2 층간 절연막(25)을 더 형성할 수도 있다. Referring to FIG. 2D, after the water 24 adsorbed and remaining on the FSG film 22 is removed, a separate interlayer insulating film, that is, the FSG film 22 is first formed on the FSG film 22. If it is an interlayer insulating film, a second interlayer insulating film 25 may be further formed.

이때, 상기 제 2 층간 절연막(25)은 일반적으로 오존-TEOS(Tetra Ethyl Ortho Silicate) 산화막을 3500Å 내지 4500Å 정도의 두께로 증착하여 형성한다. 이는 방습 특성이 있는 오존-TEOS(Tetra Ethyl Ortho Silicate) 산화막을 이용하여 제 2 층간 절연막(25)을 형성함으로써, 상기 제 1 층간 절연막인 FSG막(22)에 외부로부터 수분이 침투하여 상기 FSG막(22)의 불소(F)와 결합하여 상기 금속 배선(21)에 손상을 입히는 것을 방지하기 위한 것이다. In this case, the second interlayer insulating layer 25 is generally formed by depositing an ozone-TEOS (Tetra Ethyl Ortho Silicate) oxide film with a thickness of about 3500 kW to 4500 kW. This is because the second interlayer insulating film 25 is formed by using an ozone-TEOS (Tetra Ethyl Ortho Silicate) oxide film having moisture-proof property, and moisture is penetrated from the outside to the FSG film 22 which is the first interlayer insulating film. This is to prevent damage to the metal wiring 21 by being combined with fluorine (F) of (22).

상기 제 2 층간 절연막(25)을 형성한 후, 상기 반도체 기판(20)을 CMP(Chemical Mechanical Polishing) 처리를 하여 공정 중에 발생할 수 있는 단차를 제거하여 평탄화를 이루도록 한다. After the second interlayer insulating layer 25 is formed, the semiconductor substrate 20 is subjected to CMP (Chemical Mechanical Polishing) to remove the step that may occur during the process to achieve flattening.

도 2e를 참조하면, 상기 반도체 기판(20)을 CMP 처리하여 평탄화 한 후, 상기 제 1 층간 절연막인 FSG막(22) 및 제 2 층간 절연막(25)을 사진 식각하여, 상기 금속 배선(21)의 일부분을 노출시키는 콘택 홀(26)을 형성한다. Referring to FIG. 2E, the semiconductor substrate 20 is planarized by CMP processing, and then the FSG film 22 and the second interlayer insulating film 25, which are the first interlayer insulating film, are photo-etched to form the metal wiring 21. A contact hole 26 is formed that exposes a portion of the.

이후에는 일반적인 반도체 소자의 제조 공정을 수행하여 반도체 소자를 완성한다. Thereafter, a general semiconductor device manufacturing process is performed to complete a semiconductor device.

상기한 바와 같은 반도체 소자의 제조 방법은 상기 제 1 층간 절연막인 FSG막(22)을 형성하고, 상기 FSG막(22) 상의 이물질(23)을 제거하기 위하여 스크러버를 이용하여 세정 공정을 수행한 후, 세정 공정에서 상기 FSG막(22) 상에 흡착, 잔류하게 되는 수분(24)을 열처리 공정을 통하여 제거한다. 따라서, 상기 수분(24)이 상기 FSG막(22) 상에 잔류함으로써 발생할 수 있는 금속 층간의 홀 디펙(hole defect)을 방지할 수 있다. 또한, 상기 수분(24)이 제 1 층간 절연막인 FSG막(22)의 불소(F)와 결합하여 불산(HF)을 형성함으로써, 상기 금속 배선(21)의 손상을 입히는 것을 방지할 수 있다. In the method of manufacturing a semiconductor device as described above, after forming the FSG film 22 which is the first interlayer insulating film and performing a cleaning process using a scrubber to remove the foreign matter 23 on the FSG film 22, In the cleaning process, the water 24 adsorbed and remaining on the FSG film 22 is removed through a heat treatment process. Therefore, it is possible to prevent hole defects between metal layers which may occur due to the moisture 24 remaining on the FSG film 22. In addition, the moisture 24 is bonded to the fluorine (F) of the FSG film 22 as the first interlayer insulating film to form hydrofluoric acid (HF), thereby preventing damage to the metal wiring 21.

따라서, 상기한 바와 같이 제 1 층간 절연막인 FSG막(22) 상에 잔류하는 수분(24)을 제거함으로써, 반도체 소자의 신뢰성을 향상시킬 수 있다. Therefore, by removing the moisture 24 remaining on the FSG film 22 which is the first interlayer insulating film as described above, the reliability of the semiconductor element can be improved.

상기한 바와 같이 본 발명에 따르면, 본 발명은 층간 절연막으로 사용되는 FSG막 상에 잔류하는 수분을 제거함으로써, 상기 수분에 의해 발생할 수 있는 금속 배선의 손상 및 홀 디펙(hole defect)을 방지하는 반도체 소자의 제조 방법을 제공하는 데에 그 목적이 있다. As described above, according to the present invention, the present invention removes the moisture remaining on the FSG film used as the interlayer insulating film, thereby preventing damage to the metal wiring and hole defects caused by the moisture. The object is to provide a method for manufacturing the device.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (4)

반도체 기판 상에 금속 배선을 형성하는 단계와; Forming a metal wiring on the semiconductor substrate; 상기 금속 배선을 구비하는 상기 반도체 기판 전면에 FSG막을 형성하는 단계와; Forming an FSG film on an entire surface of the semiconductor substrate including the metal wirings; 상기 FSG막 상의 이물질을 제거하기 위한 스크러버 세정을 수행하는 단계와; Performing a scrubber cleaning to remove foreign substances on the FSG film; 상기 스크러버 세정이 수행된 FSG막을 열처리하여 상기 FSG막 상에 잔류하는 수분을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. And heat-treating the FSG film on which the scrubber cleaning is performed to remove moisture remaining on the FSG film. 제 1항에 있어서, The method of claim 1, 상기 FSG막은 PECVD 또는 HDP-CVD 방식을 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법. The FSG film is a method of manufacturing a semiconductor device, characterized in that formed by PECVD or HDP-CVD method. 제 1항에 있어서, The method of claim 1, 상기 열처리는 400℃ 이상의 온도를 유지하며, 비활성 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법. The heat treatment is carried out in an inert atmosphere, maintaining the temperature of 400 ℃ or more. 제 3항에 있어서, The method of claim 3, wherein 상기 비활성 분위기는 질소(N2) 분위기인 것을 특징으로 하는 반도체 소자의 제조 방법. The inert atmosphere is a nitrogen (N2) atmosphere manufacturing method of a semiconductor device.
KR1020040038513A 2004-05-28 2004-05-28 Method of manufacturing semiconductor KR100551411B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038513A KR100551411B1 (en) 2004-05-28 2004-05-28 Method of manufacturing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038513A KR100551411B1 (en) 2004-05-28 2004-05-28 Method of manufacturing semiconductor

Publications (2)

Publication Number Publication Date
KR20050113027A KR20050113027A (en) 2005-12-01
KR100551411B1 true KR100551411B1 (en) 2006-02-09

Family

ID=37287813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038513A KR100551411B1 (en) 2004-05-28 2004-05-28 Method of manufacturing semiconductor

Country Status (1)

Country Link
KR (1) KR100551411B1 (en)

Also Published As

Publication number Publication date
KR20050113027A (en) 2005-12-01

Similar Documents

Publication Publication Date Title
KR100624566B1 (en) semiconductor device with flowable dielectric on capacitor and method for fabricating the same
US6319809B1 (en) Method to reduce via poison in low-k Cu dual damascene by UV-treatment
KR100354442B1 (en) Method of forming spin on glass type insulation layer
US7838414B2 (en) Method for manufacturing semiconductor device utilizing low dielectric layer filling gaps between metal lines
US6902440B2 (en) Method of forming a low K dielectric in a semiconductor manufacturing process
US7803713B2 (en) Method for fabricating air gap for semiconductor device
JP2010171081A (en) Semiconductor device and manufacturing method thereof
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
JP5671220B2 (en) Manufacturing method of semiconductor device
JP2008166374A (en) Method for forming insulating film
KR100551411B1 (en) Method of manufacturing semiconductor
KR100445077B1 (en) Manufacturing Method For Semiconductor Device
KR19990061043A (en) Metal wiring formation method of semiconductor device
KR100443148B1 (en) Method For Manufacturing Semiconductor Devices
KR100769205B1 (en) Method for Fabricating of Semiconductor Device
US20090243101A1 (en) Method for forming interconnection levels of an integrated circuit
KR100773754B1 (en) Method of depositing dielectric layer with increased gap-fill ability
KR100866135B1 (en) Method of manufacturing semiconductor device
KR100565758B1 (en) Method for Forming Insulate Layer of Semi-conductor Device
KR100914976B1 (en) Method of manufacturing semiconductor device
KR100540635B1 (en) Method for surface treatment of fluorine doped silicate glass
KR20010010919A (en) A method for forming interlayer dielectric layer
JP2000058541A (en) Manufacture of semiconductor device
KR100277181B1 (en) A manufacturing method of a semiconductor device having an insulating film for multilayer metal wiring
KR100459063B1 (en) Method for manufacturing intermetal dielectric layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee