KR100445077B1 - Manufacturing Method For Semiconductor Device - Google Patents
Manufacturing Method For Semiconductor Device Download PDFInfo
- Publication number
- KR100445077B1 KR100445077B1 KR10-2001-0037808A KR20010037808A KR100445077B1 KR 100445077 B1 KR100445077 B1 KR 100445077B1 KR 20010037808 A KR20010037808 A KR 20010037808A KR 100445077 B1 KR100445077 B1 KR 100445077B1
- Authority
- KR
- South Korea
- Prior art keywords
- florin
- layer
- silicate glass
- diffusion
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01009—Fluorine [F]
Abstract
본 발명은 반도체소자의 제조방법을 개시한다. 이에 의하면, 금속배선이 배열된 반도체기판 상에 플로린(F)을 포함한 플로린 실리케이트 글래스 층을 층간절연막으로서 적층한다. 그런 다음, 상기 플로린의 외확산을 방지하기 위해 상기 플로린 실리케이트 글래스 층의 표면 근처에 실리콘이온과 같은 이온을 이온주입한 실리콘 이온 주입층을 형성한다.The present invention discloses a method for manufacturing a semiconductor device. According to this, a florin silicate glass layer containing florin (F) is laminated on the semiconductor substrate on which the metal wiring is arranged as an interlayer insulating film. Then, in order to prevent the diffusion of the florin, a silicon ion implantation layer in which ions such as silicon ions are ion implanted is formed near the surface of the florin silicate glass layer.
따라서, 실리콘 이온 주입층의 실리콘이온이 플로린과 결합함으로써 플로린의 외확산을 방지함으로써 플로린 실리케이트 글래스 층 상에 형성되는 확산방지막의 부식 방지는 물론 확산방지막 상의 상부 금속배선들의 부식도 방지할 수 있다.Therefore, the silicon ions of the silicon ion implantation layer may be combined with the florin to prevent the diffusion of the florin, thereby preventing corrosion of the diffusion barrier formed on the florin silicate glass layer as well as corrosion of the upper metal wires on the diffusion barrier.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 플로린을 포함한 층간절연막의 표면 근처에 실리콘이온을 이온주입함으로써 플로린의 외확산을 방지하여 층간절연막 상의 금속배선이나 플로린 확산방지막의 부식을 방지하도록 한 반도체소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to prevent the diffusion of florin by ion implantation of silicon ions near the surface of the interlayer insulating film containing florin to prevent corrosion of the metal wiring or the florin diffusion barrier on the interlayer insulating film. The present invention relates to a method for manufacturing a semiconductor device which is prevented.
일반적으로, 반도체소자의 고집적화가 진행됨에 따라 금속배선의 수가 증가하고 반면에 금속배선의 피치(pitch)가 축소되고 있다. 이러한 금속배선의 피치 축소로 인하여 금속배선의 저항이 증가할 뿐만 아니라 반도체소자의 금속배선간을 절연시키는 층간절연막(Intermetal Dielectric: IMD)과 금속배선이 기생 커패시터 구조를 이룸으로써 반도체소자의 특성에 악영향을 미친다. 즉, 반도체소자의 응답속도를 결정하는 RC 상수가 증가하고 전력 소모도 증가한다.In general, as the integration of semiconductor devices proceeds, the number of metal interconnections increases and the pitch of metal interconnections decreases. As the pitch of the metal wiring is reduced, not only the resistance of the metal wiring is increased but also the intermetal dielectric (IMD) and the metal wiring which form the parasitic capacitor structure to insulate the metal wiring of the semiconductor device adversely affect the characteristics of the semiconductor device. Crazy That is, the RC constant for determining the response speed of the semiconductor device increases and power consumption also increases.
이러한 점 때문에 반도체소자의 고집적화에 적합한 저 유전율의 층간절연막이 절실히 요망되어 왔고, 최근에 들어 저 유전율의 층간절연막으로서 플로린 실리케이트 글래스(Fluorine Silicate Glass: FSG)가 이용되기 시작하였다. 그러나, 플로린 실리케이트 글래스는 플로린(Fluorine)의 농도가 낮을수록 유전율이 낮아지나 플로린의 농도가 높을수록 수분과의 결합도가 증가하여 금속배선의 부식을 일으키는 트레이드오프(trade off)가 존재한다. 따라서, 유전율이 비교적 높은 3.5 정도의 플로린 실리케이트 글래스가 사용되는 것이 통상적이다.For this reason, an interlayer insulating film having a low dielectric constant suitable for high integration of semiconductor devices has been desperately desired, and in recent years, Florin Silicate Glass (FSG) has been used as an interlayer insulating film having a low dielectric constant. However, the lower the concentration of fluorine, the lower the dielectric constant of the fluorine silicate glass, but the higher the concentration of fluorine, the higher the bond with water. Therefore, it is common to use a Florin silicate glass of about 3.5 having a relatively high permittivity.
종래의 반도체소자에서는 도 1에 도시된 바와 같이, 반도체기판(10) 상에 층간절연막(12)이 적층되고, 상기 반도체기판(10)과의 전기적 콘택을 위한 콘택 플러그들(14)이 상기 층간절연막(12)의 비아홀(Via Hole)(13)내에 형성되고, 상기 층간절연막(12) 상에 금속배선들(16)이 상기 콘택 플러그들(14)과의 전기적 연결을 이루며 배열되고, 상기 금속배선들(16) 및 층간절연막(12) 상에 장벽막(18)이 적층되고, 상기 장벽막(18) 상에 플로린을 포함한 층간절연막인 플로린 실리케이트 글래스 층(20)이 적층되고, 플로린 실리케이트 글래스 층(20) 상에 확산방지막(22)이적층된다. 여기서, 상기 장벽막(18)은 플로린 실리케이트 글래스 층(20)에 의해 금속배선들(16)이 손상되는 것으로부터 보호하는 역할을 하고, 상기 확산방지막(22)은 플로린 실리케이트 글래스 층(20)의 플로린이 인접 막으로 확산하는 것을 방지하는 역할을 한다. 상기 장벽막(18) 및 확산방지막(22)은 모두 도핑되지 않은 실리게이트 글래스(Undoped Silicate Glass USG) 층으로 이루어진다.In a conventional semiconductor device, as shown in FIG. 1, an interlayer insulating film 12 is stacked on a semiconductor substrate 10, and contact plugs 14 for electrical contact with the semiconductor substrate 10 are interlayered. It is formed in the via hole 13 of the insulating film 12, the metal wires 16 are arranged on the interlayer insulating film 12 to form an electrical connection with the contact plugs 14, the metal A barrier film 18 is laminated on the wirings 16 and the interlayer insulating film 12, and a florine silicate glass layer 20, which is an interlayer insulating film containing florin, is laminated on the barrier film 18, and the florine silicate glass is laminated. A diffusion barrier 22 is deposited on the layer 20. Here, the barrier film 18 serves to protect the metal wires 16 from being damaged by the florin silicate glass layer 20, and the diffusion barrier 22 is formed of the florin silicate glass layer 20. Prevents the diffusion of florin into adjacent membranes. The barrier layer 18 and the diffusion barrier layer 22 are both made of an undoped Silicate Glass USG layer.
그러나, 이와 같이 플로린 실리케이트 글래스 층(20) 상에 확산방지막(22)이 적층된 구조를 갖는 종래의 반도체소자의 경우, 플로린 실리케이트 글래스 층(20)의 플로린은 외확산(Out-diffusion)하여 상기 확산방지막(22) 내의 흡습된 수분과 반응하기 쉽다. 이로써, 확산방지막(22) 내에 불산(HF)이 형성되는데 이는 확산방지막(22)을 부식시키고 나아가 확산방지막(22) 내에 바늘눈(Needle eye) 모양의 빈 공간인 보이드(void)(23)를 발생시키거나 상기 확산방지막(22) 상에 형성될 상부 금속배선들(도시 안됨)의 계면에서 상기 상부 금속배선들의 부식과 같은 계면 불량을 유발시키고 또한 상기 상부 금속배선들의 표면에 불화물을 형성시켜 상기 상부 금속배선의 패드(Pad) 부분이 와이어본딩(Wire Bonding) 때에 예를 들어 금(Au) 재질의 와이어(wire)와 접착 불량을 유발시키기도 한다. 이러한 불량 현상은 플로린 실리케이트 글래스 층(20)의 고 유전율을 얻기 위해 플로린의 농도를 증가시킴에 따라 더욱 심화된다.However, in the case of a conventional semiconductor device having a structure in which the diffusion barrier 22 is laminated on the florin silicate glass layer 20, the florin of the florin silicate glass layer 20 is out-diffused to the outside. It is easy to react with moisture absorbed in the diffusion barrier film 22. As a result, hydrofluoric acid (HF) is formed in the diffusion barrier 22, which corrodes the diffusion barrier 22 and further forms voids 23, which are empty spaces of needle eye shape, in the diffusion barrier 22. At the interface of the upper metal wires (not shown) to be generated or formed on the diffusion barrier layer 22, causing an interface defect such as corrosion of the upper metal wires, and forming fluoride on the surface of the upper metal wires. The pad portion of the upper metal wiring may cause poor adhesion with a wire made of, for example, gold during wire bonding. This failure is further aggravated by increasing the concentration of florin in order to obtain a high dielectric constant of the florin silicate glass layer 20.
결국, 이러한 불량 현상은 확산방지막(22)의 절연 특성을 저하시켜 확산방지막(22)의 신뢰도나 전기적 특성에 악영향을 미친다. 또한, 확산방지막(22) 내에 형성된 보이드(23)가 후속 공정에서의 결함(Defect)의 발생원으로 작용하여 반도체소자의 신뢰도 저하 및 수율 저하를 가져온다.As a result, such a bad phenomenon lowers the insulating properties of the diffusion barrier 22 and adversely affects the reliability and electrical characteristics of the diffusion barrier 22. In addition, the voids 23 formed in the diffusion barrier film 22 serve as sources of defects in subsequent steps, resulting in lower reliability and lower yield of semiconductor devices.
또한, 플로린의 확산을 효과적으로 방지하기 위해서는 별도의 층간절연막을 추가로 적층하여야 하고 열처리공정을 추가로 실시하여야 하는데 이는 원가 부담으로 작용한다.In addition, in order to effectively prevent the diffusion of florin, a separate interlayer insulating film must be additionally laminated and a heat treatment process must be additionally performed, which is a cost burden.
따라서, 본 발명의 목적은 플로린을 포함한 층간절연막의 플로린이 외확산하는 것을 방지하도록 한 반도체소자의 제조방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a method for manufacturing a semiconductor device which prevents the diffusion of florin in an interlayer insulating film including florin.
본 발명의 다른 목적은 플로린을 포함한 층간절연막으로 인한 불량 현상을 방지하여 신뢰도 및 수율을 향상시키도록 한 반도체소자의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a manufacturing method of a semiconductor device to improve the reliability and yield by preventing a defect caused by the interlayer insulating film containing florin.
도 1은 종래 기술에 의한 반도체소자를 나타낸 단면 구조도.1 is a cross-sectional structural view showing a semiconductor device according to the prior art.
도 2는 본 발명의 실시예에 의한 반도체소자의 단면 구조도.2 is a cross-sectional structural view of a semiconductor device according to an embodiment of the present invention.
도 3 내지 도 6은 본 발명의 실시예에 의한 반도체소자의 제조방법을 나타낸 단면 공정도.3 to 6 are cross-sectional process diagrams illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 7 및 도 8은 본 발명의 다른 실시예에 의한 반도체소자의 제조방법을 나타낸 단면 공정도.7 and 8 are cross-sectional process diagrams showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.
이와 같은 목적을 달성하기 위한 본 발명의 실시예에 의한 반도체소자의 제조방법은 반도체기판 상에 금속배선들을 형성하는 단계;와, 상기 금속배선들 및 상기 반도체기판 상에 플로린(Fluorine)에 의한 상기 금속배선들의 손상을 방지하기 위한 장벽막을 형성하는 단계;와, 상기 장벽막 상에 플로린 실리케이트 글래스(Fluorine Silicate Glass)로 이루어진 층간절연막을 형성하는 단계;와, 상기 층간절연막의 표면 근처에 상기 플로린의 외확산을 방지하기 위해 실리콘 이온을 이온주입하여 실리콘 이온 주입층을 형성하는 단계를 포함한다.바람직하게는, 상기 실리콘 이온 주입층 상에 상기 플로린의 외확산을 방지하기 위한 확산방지막을 형성하는 단계를 포함한다.바람직하게는, 상기 실리콘이온을 400℃ 이하의 온도에서 열처리한다.또한, 이와 같은 목적을 달성하기 위한 본 발명의 다른 실시예에 의한 반도체소자의 제조방법은 반도체기판 상에 금속배선들을 형성하는 단계;와, 상기 금속배선들 및 상기 반도체기판 상에 플로린에 의한 상기 금속배선들의 손상을 보호하기 위한 장벽막을 형성하는 단계;와, 상기 장벽막 상에 플로린 실리케이트 글래스로 이루어진 층간절연막을 형성하는 단계;와, 상기 층간절연막 상에 상기 플로린의 외확산을 방지하기 위한 확산방지막을 형성하는 단계; 및 상기 층간절연막의 표면 근처에 상기 플로린의 외확산을 방지하기 위해 실리콘 이온을 이온주입하여 실리콘 이온 주입층을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method comprising: forming metal wires on a semiconductor substrate; and by the fluorine on the metal wires and the semiconductor substrate. Forming a barrier film for preventing damage to metal wires; and forming an interlayer insulating film made of Flororine Silicate Glass on the barrier film; and forming a florin near the surface of the interlayer insulating film. Forming a silicon ion implantation layer by implanting silicon ions to prevent external diffusion. Preferably, forming a diffusion barrier on the silicon ion implantation layer to prevent external diffusion of the florin. Preferably, the silicon ions are heat-treated at a temperature of 400 ° C. or lower. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including: forming metal wires on a semiconductor substrate; and protecting the metal wires and damage of the metal wires by florin on the semiconductor substrate. Forming an interlayer insulating film made of florin silicate glass on the barrier film; and forming a diffusion barrier layer on the interlayer insulating film to prevent external diffusion of the florin; And forming a silicon ion implantation layer by implanting silicon ions into the vicinity of a surface of the interlayer insulating layer to prevent external diffusion of the florin.
이하, 본 발명의 실시예에 의한 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part of the same structure and the same action as the conventional part.
도 2는 본 발명의 실시예에 의한 반도체소자를 나타낸 단면 구조도이다. 도 2에 도시된 바와 같이, 본 발명의 반도체소자에서는 반도체기판(10) 상에 트랜지스터의 게이트전극이나 비트라인과 같은 하부 구조(도시 안됨)가 형성된다. 물론, 트랜지스터의 소오스영역이나 드레인영역과 같은 확산영역(도시 안됨)이 반도체기판(10) 내에 형성된다. 상기 반도체기판(10) 상에 층간절연막(12)이 적층되고, 상기 하부 구조와의 전기적 콘택을 위한 콘택 플러그들(14)이 상기 층간절연막(12) 의 비아홀(Via Hole)(13)내에 형성된다. 상기 콘택 플러그들(14)과의 전기적 연결이 이루어지며 상기 층간절연막(12) 상에 금속배선들(16)이 배열된다. 상기 금속배선들(16) 및 층간절연막(12) 상에 장벽막(18)이 적층된다. 상기 장벽막(18) 상에 플로린을 포함한 층간절연막인 플로린 실리케이트 글래스 층(20)이 적층된다. 플로린 실리케이트 글래스 층(20)의 상층부에 실리콘 이온주입층과 같은 실리콘 이온 주입층(30)이 이온주입된다. 여기서, 상기 장벽막(18)은 플로린 실리케이트 글래스 층(20)에 의해 금속배선들(16)이 손상되는 것으로부터 보호하는 역할을 하고, 상기 실리콘 이온 주입층(30)은 플로린 실리케이트 글래스 층(20)의 플로린이 인접막으로 확산하는 것을 방지하는 역할을 한다. 즉, 실리콘 이온 주입층(30)의 실리콘 본딩(bonding)은 플로린과의 결합함으로써 플로린이 외확산하는 것을 방지하고 나아가 외부의 수분과의 반응을 방지할 수 있다. 따라서, 플로린 실리케이트 글래스 층(20) 상에 종래의 확산방지막(22)을 적층할 필요가 없다.2 is a cross-sectional structural view showing a semiconductor device according to an embodiment of the present invention. As shown in FIG. 2, in the semiconductor device of the present invention, a lower structure (not shown) such as a gate electrode or a bit line of a transistor is formed on the semiconductor substrate 10. Of course, a diffusion region (not shown) such as a source region or a drain region of the transistor is formed in the semiconductor substrate 10. An interlayer insulating layer 12 is stacked on the semiconductor substrate 10, and contact plugs 14 for electrical contact with the underlying structure are formed in a via hole 13 of the interlayer insulating layer 12. do. The electrical connection with the contact plugs 14 is made, and metal wires 16 are arranged on the interlayer insulating layer 12. The barrier film 18 is stacked on the metal wires 16 and the interlayer insulating film 12. On the barrier film 18, a florin silicate glass layer 20, which is an interlayer insulating film containing florin, is laminated. A silicon ion implantation layer 30, such as a silicon ion implantation layer, is ion implanted into the upper layer of the florin silicate glass layer 20. Here, the barrier film 18 serves to protect the metal wires 16 from being damaged by the florin silicate glass layer 20, and the silicon ion implantation layer 30 is a florin silicate glass layer 20. ) Prevents the diffusion of florin into adjacent membranes. That is, the silicon bonding of the silicon ion implanted layer 30 may be prevented from diffusing out of the florin by bonding with the florin and further preventing the reaction with the external moisture. Therefore, it is not necessary to laminate the conventional diffusion barrier film 22 on the florin silicate glass layer 20.
한편, 도면에 도시된 바와 같이, 플로린의 외확산을 더욱 확실히 방지하기 위해 확산방지막(40)이 실리콘 이온주입층(30) 상에 추가로 적층될 수 있다. 상기 장벽막(18) 및 확산방지막(40)은 모두 USG층으로 이루어질 수 있다.On the other hand, as shown in the figure, the diffusion barrier layer 40 may be further laminated on the silicon ion implantation layer 30 to more securely prevent the external diffusion of florin. The barrier layer 18 and the diffusion barrier layer 40 may both comprise a USG layer.
이하, 본 발명의 실시예에 의한 반도체소자의 제조방법을 도 3 내지 도 6을 참조하여 상세히 설명하기로 한다. 도 2의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described in detail with reference to FIGS. 3 to 6. The same code | symbol is attached | subjected to the part of the same structure and the same effect | action as the part of FIG.
도 3을 참조하면, 먼저, 통상적인 공정을 이용하여 반도체기판(10) 내에 트랜지스터의 소오스영역이나 드레인영역과 같은 확산영역(도시 안됨)을 형성하고 또한, 반도체기판(10) 상에 트랜지스터의 게이트 전극이나 비트라인과 같은 하부 구조(도시 안됨)를 형성한다. 그런 다음, 사진식각공정을 이용하여 상기 반도체기판(10) 상에 USG층과 같은 층간절연막(12)을 적층하고 상기 확산영역이나 하부 구조와의 전기적 연결을 위한 비아홀들(13)을 상기 층간절연막(12)에 형성한다. 이어서, 비아홀들(13) 내에만 완전히 채워진 텅스텐 실리사이드층과 같은 콘택 플러그들(14)을 형성한다. 이후, 콘택 플러그들(14)에 각각 전기적으로 연결되는 금속배선들(16)을 형성한다.Referring to FIG. 3, first, a diffusion region (not shown) such as a source region or a drain region of a transistor is formed in the semiconductor substrate 10 using a conventional process, and the gate of the transistor is formed on the semiconductor substrate 10. It forms substructures (not shown) such as electrodes or bit lines. Then, an interlayer insulating film 12, such as a USG layer, is stacked on the semiconductor substrate 10 using a photolithography process, and via holes 13 are formed in the interlayer insulating film for electrical connection with the diffusion region or the underlying structure. It forms in (12). Subsequently, contact plugs 14 such as a tungsten silicide layer completely filled only in the via holes 13 are formed. Thereafter, metal wires 16 are formed to be electrically connected to the contact plugs 14, respectively.
상기 금속배선들(16)의 형성이 완료되고 나면, 후속의 공정에서 형성될 플로린을 포함한 층간절연막인 플로린 실리케이트 글래스 층(20)에 의한 손상으로부터 보호하기 위해 장벽막(18)을 적층한다. 이를 좀 더 상세히 언급하면, 고밀도 플라즈마 화학기상증착공정을 이용하여 실렌(SiH4)과 산소(O2)의 가스분위기에서 금속배선들(16) 및 층간절연막(12) 상에 장벽막(18)을 적층할 수 있다. 이때, 장벽막(18)의 두께는 비교적 두꺼운 500∼1000Å의 범위로 결정하는 것이 바람직한데 이는 후속의 공정에서 형성될 도 4의 플로린 실리케이트 글래스층(20)과 금속배선들(16)의 접촉을 방지하여 금속배선들(16)을 보호하여 주기 위함이다.After the formation of the metal wires 16 is completed, the barrier film 18 is laminated to protect it from damage by the florin silicate glass layer 20, which is an interlayer insulating film containing florin to be formed in a subsequent process. In more detail, the barrier film 18 is formed on the metallization lines 16 and the interlayer insulating film 12 in a gas atmosphere of silane (SiH 4 ) and oxygen (O 2 ) using a high density plasma chemical vapor deposition process. Can be laminated. At this time, it is preferable to determine the thickness of the barrier film 18 to be in a relatively thick range of 500 to 1000 GPa, which is in contact with the florin silicate glass layer 20 and the metal wires 16 of FIG. This is to prevent and protect the metal wires 16.
도 4를 참조하면, 상기 장벽막(18)의 형성이 완료되고 나면, 상기 장벽막(18) 상에 플로린을 포함한 층간절연막, 예를 들어 플로린 실리케이트 글래스 층(20)을 적층한다.Referring to FIG. 4, after the formation of the barrier film 18 is completed, an interlayer insulating film including florin, for example, a florine silicate glass layer 20, is stacked on the barrier film 18.
이를 좀 더 상세히 언급하면, 고밀도 플라즈마 화학기상증착공정을 이용하여 실렌(SiH4)과 산소(O2) 및 SiF4의 가스분위기에서 장벽막(18) 상에 플로린 실리케이트 글래스 층(20)을 두껍게 적층할 수 있다. 여기서, 플로린 실리케이트 글래스 층(20)은 5∼15%의 플로린 농도를 갖도록 하여 충간절연막의 유전율이 3.5 이하의 낮은 수준을 확보하는 것이 바람직하다. 이때, 플로린 실리케이트 글래스 층(20)은 표면 평탄화를 위해 금속배선들(16)보다 훨씬 두꺼운 두께로 적층하는 것이 바람직하다.In more detail, a high density plasma chemical vapor deposition process is used to thicken the layer of florin silicate glass 20 on the barrier layer 18 in the gas atmosphere of silane (SiH 4 ), oxygen (O 2 ) and SiF 4 . It can be laminated. Here, it is preferable that the florin silicate glass layer 20 has a florin concentration of 5 to 15% to ensure a low dielectric constant of 3.5 or less. At this time, it is preferable to stack the florin silicate glass layer 20 to a thickness much thicker than the metal wires 16 for the planarization of the surface.
도 5를 참조하면, 상기 플로린 실리케이트 글래스 층(20)의 적층이 완료되고 나면, 상기 플로린 실리케이트 글래스 층(20) 내의 플로린이 외확산하는 것을 방지하기 위해 상기 플로린 실리케이트 글래스 층(20)의 표면 근처에 소정의 이온, 예를 들어 실리콘 이온을 이온주입하여 실리콘 이온 주입층(30)을 형성한다.Referring to FIG. 5, after the lamination of the florin silicate glass layer 20 is completed, the surface of the florin silicate glass layer 20 near the surface of the florin silicate glass layer 20 is prevented to prevent the diffusion of florin in the florin silicate glass layer 20. Predetermined ions, for example silicon ions, are implanted into the silicon ions to form the silicon ion implanted layer 30.
그런 다음, 상기 이온주입된 실리콘이온을 열처리공정에 의해 열처리한다. 물론, 상기 이온주입된 실리콘이온의 열처리공정을 생략하여도 무방하다.Then, the ion implanted silicon ions are heat treated by a heat treatment process. Of course, the heat treatment step of the ion implanted silicon ions may be omitted.
여기서, 실리콘 이온 주입층(30)에 고밀도의 실리콘 본딩이 존재하므로 상기 플로린 이온이 Si-F의 형태로 결합함으로써 플로린 이온의 외확산이 방지될 수 있다. 따라서, 상기 실리콘 이온 주입층(30) 상에 형성될 상부 금속배선들(도시 안됨)의 경우, 상기 플로린 이온에 의한 상기 상부 금속배선들의 계면에서의 부식과 같은 계면 불량 현상이 방지될 수 있다.Here, since high density silicon bonding exists in the silicon ion implantation layer 30, the diffusion of the florin ions may be prevented by combining the florin ions in the form of Si-F. Therefore, in the case of upper metal wires (not shown) to be formed on the silicon ion implanted layer 30, an interface failure phenomenon such as corrosion at the interface of the upper metal wires by the florin ions may be prevented.
또한, 상기 플로린 실리케이트 글래스 층(20) 상에 종래의 확산방지막(22)을 적층할 필요가 없으므로 확산방지막(22)의 적층공정이 생략될 수 있다.In addition, since the conventional diffusion barrier 22 is not required to be laminated on the florin silicate glass layer 20, the stacking process of the diffusion barrier 22 may be omitted.
도 6을 참조하면, 상기 실리콘 이온 주입층(30)의 형성이 완료되고 나면, 상기 플로린 실리케이트 글래스 층(20)의 플로린 이온의 외확산을 더욱 효과적으로 방지하기 위해 실리콘 이온 주입층(30) 상에 USG층과 같은 확산방지막(40)을 추가로 적층하는 것도 가능하다. 이때, 상기 플로린 이온에 의한 확산방지막(40)의 부식성 보이드의 발생이 방지될 수 있다.Referring to FIG. 6, after formation of the silicon ion implantation layer 30 is completed, the silicon oxide implantation layer 30 may be formed on the silicon ion implantation layer 30 in order to more effectively prevent external diffusion of florine ions of the florine silicate glass layer 20. It is also possible to further laminate a diffusion barrier 40, such as a USG layer. At this time, the generation of corrosive voids of the diffusion barrier 40 by the florin ions can be prevented.
따라서, 플로린 실리케이트 글래스 층의 플로린에 의한 플로린 실리케이트 글래스 층 상의 확산방지막의 부식이 방지되고, 확산방지막 상의 상부 금속배선의 부식이 방지될 수 있다. 이는 후속공정에서의 결함 발생원을 미연에 방지하여 반도체소자의 신뢰도 및 수율을 향상시킬 수 있다.Therefore, the corrosion of the diffusion barrier film on the florin silicate glass layer by the florin of the florine silicate glass layer can be prevented, and the corrosion of the upper metal wiring on the diffusion barrier film can be prevented. This can prevent the source of defects in the subsequent process to improve the reliability and yield of the semiconductor device.
이하, 본 발명의 다른 실시예에 의한 반도체소자의 제조방법을 설명하기로 한다. 도 3 내지 도 6의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.Hereinafter, a method of manufacturing a semiconductor device according to another embodiment of the present invention will be described. The same code | symbol is attached | subjected to the part of the same structure and the same operation | movement as the part of FIGS.
도 7을 참조하면, 먼저, 도 3 및 도 4의 과정을 동일하게 실시한다. 즉, 반도체기판(10) 상에 층간절연막(12)을 형성하고, 층간절연막(12)의 비아홀(13)에 콘택 플러그들(14)을 형성하고, 층간절연막(12) 상에 콘택 플러그들(14)에 각각 전기적으로 연결되는 금속배선들(16)을 형성한다. 그런 다음, 상기 결과의 구조 상에 장벽막(18)과 층간절연막인 플로린 실리케이트 글래스 층(20)을 적층한다.Referring to FIG. 7, first, the processes of FIGS. 3 and 4 are performed in the same manner. That is, the interlayer insulating film 12 is formed on the semiconductor substrate 10, the contact plugs 14 are formed in the via hole 13 of the interlayer insulating film 12, and the contact plugs ( 14 to form metal wires 16 electrically connected to each other. Then, a barrier film 18 and a florin silicate glass layer 20 that is an interlayer insulating film are laminated on the resultant structure.
상기 플로린 실리케이트 글래스 층(20)이 적층되고 나면, 상기 플로린 실리케이트 글래스 층(20) 상에 USG층과 같은 확산방지막(40)을 적층한다.After the florin silicate glass layer 20 is stacked, a diffusion barrier 40 such as a USG layer is stacked on the florin silicate glass layer 20.
도 8을 참조하면, 상기 확산방지막(40)의 적층이 완료되고 나면, 상기 플로린 실리케이트 글래스 층(20)의 플로린의 외확산을 방지하기 위한 이온, 예를 들어 실리콘이온을 상기 플로린 실리케이트 글래스 층(20)의 표면 근처에 이온주입하여 실리콘 이온 주입층(30)을 형성한다.Referring to FIG. 8, after lamination of the diffusion barrier film 40 is completed, ions, for example, silicon ions, may be added to the florin silicate glass layer to prevent outdiffusion of florin of the florin silicate glass layer 20. Ion implantation near the surface of 20) forms the silicon ion implantation layer 30.
이와 같은 방법에 의한 본 발명의 다른 실시예서도 이미 언급한 실시예에서와 동일한 효과를 얻을 수 있다. 설명의 편의상 설명의 중복을 피하기 위해 이에 대한 상세한 설명은 생략하기로 한다.Another embodiment of the present invention by this method can also achieve the same effect as in the above-mentioned embodiment. For convenience of description, detailed description thereof will be omitted in order to avoid duplication of description.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체소자의 제조방법은 금속배선이 배열된 반도체기판 상에 플로린을 포함한 플로린 실리케이트 글래스 층을 층간절연막으로서 적층한다. 그런 다음, 상기 플로린의 외확산을 방지하기 위해 상기 플로린 실리케이트 글래스 층의 표면 근처에 실리콘이온과 같은 이온을 이온주입한 실리콘 이온 주입층을 형성한다.As described in detail above, in the method of manufacturing a semiconductor device according to the present invention, a florin silicate glass layer containing florin is laminated as an interlayer insulating film on a semiconductor substrate on which metal wiring is arranged. Then, in order to prevent the diffusion of the florin, a silicon ion implantation layer in which ions such as silicon ions are ion implanted is formed near the surface of the florin silicate glass layer.
따라서, 실리콘 이온 주입층의 실리콘이온이 플로린과 결합함으로써 플로린의 외확산을 방지함으로써 플로린 실리케이트 글래스 층 상에 형성되는 확산방지막의 부식 방지는 물론 확산방지막 상의 상부 금속배선들의 부식도 방지할 수 있다.Therefore, the silicon ions of the silicon ion implantation layer may be combined with the florin to prevent the diffusion of the florin, thereby preventing corrosion of the diffusion barrier formed on the florin silicate glass layer as well as corrosion of the upper metal wires on the diffusion barrier.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0037808A KR100445077B1 (en) | 2001-06-28 | 2001-06-28 | Manufacturing Method For Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0037808A KR100445077B1 (en) | 2001-06-28 | 2001-06-28 | Manufacturing Method For Semiconductor Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030001937A KR20030001937A (en) | 2003-01-08 |
KR100445077B1 true KR100445077B1 (en) | 2004-08-21 |
Family
ID=27712017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0037808A KR100445077B1 (en) | 2001-06-28 | 2001-06-28 | Manufacturing Method For Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100445077B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100760923B1 (en) | 2006-08-30 | 2007-09-21 | 동부일렉트로닉스 주식회사 | Semiconductor devic having fluorine diffusion barrier layer and method for manufacturing the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4727948B2 (en) * | 2004-05-24 | 2011-07-20 | 東京エレクトロン株式会社 | Multilayer substrate used for probe card |
KR100591185B1 (en) * | 2004-12-23 | 2006-06-19 | 동부일렉트로닉스 주식회사 | Method for forming metal wiring in semiconductor device and semiconductor device therefore |
KR100769133B1 (en) * | 2005-12-30 | 2007-10-22 | 동부일렉트로닉스 주식회사 | Method for Forming Copper Line of Semiconductor |
KR100815952B1 (en) * | 2006-08-22 | 2008-03-21 | 동부일렉트로닉스 주식회사 | Method for forming intermetal dielectric in semiconductor device |
KR100898438B1 (en) * | 2007-10-25 | 2009-05-21 | 주식회사 동부하이텍 | Semiconductor device and method of manufacturing the semiconductor device |
KR101017160B1 (en) * | 2008-06-17 | 2011-02-25 | 주식회사 동부하이텍 | method for forming Fluorine Barrier layer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980060596A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Method of forming interlayer insulating film of semiconductor device |
KR100228348B1 (en) * | 1996-06-28 | 1999-11-01 | 김영환 | Semiconductor apparatus and its fabricating method |
-
2001
- 2001-06-28 KR KR10-2001-0037808A patent/KR100445077B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100228348B1 (en) * | 1996-06-28 | 1999-11-01 | 김영환 | Semiconductor apparatus and its fabricating method |
KR19980060596A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Method of forming interlayer insulating film of semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100760923B1 (en) | 2006-08-30 | 2007-09-21 | 동부일렉트로닉스 주식회사 | Semiconductor devic having fluorine diffusion barrier layer and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20030001937A (en) | 2003-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100812731B1 (en) | Interconnects with harmonized stress and methods for fabricating the same | |
KR101674057B1 (en) | Semiconductor chip structure having a complex reinforced insulator and method of fabricating the same | |
US20080293230A1 (en) | Method of manufacturing a semiconductor device | |
US20100224922A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2012212752A (en) | Semiconductor device and manufacturing method of the same | |
KR100445077B1 (en) | Manufacturing Method For Semiconductor Device | |
CN1230790A (en) | Semiconductor device with conductor flug and fabrication method thereof | |
KR100815952B1 (en) | Method for forming intermetal dielectric in semiconductor device | |
CN1714452A (en) | Semiconductor device and its production | |
KR100680499B1 (en) | Semiconductor device and manufacturing method therof | |
KR100540635B1 (en) | Method for surface treatment of fluorine doped silicate glass | |
US6972990B2 (en) | Ferro-electric memory device and method of manufacturing the same | |
CN1320645C (en) | Semiconductor device and its making method | |
KR100443148B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR20050050875A (en) | Semiconductor device and manufacturing method thereof | |
US11658110B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
CN111312689B (en) | Top copper process structure of integrated circuit and manufacturing method thereof | |
US20230386907A1 (en) | Dielectric silicon nitride barrier deposition process for improved metal leakage and adhesion | |
US20080290523A1 (en) | Semiconductor device including barrier metal and coating film and method for manufacturing same | |
US6852628B2 (en) | Method of insulating interconnects, and memory cell array with insulated interconnects | |
KR20070048820A (en) | Wiring structure in a semiconductor device and method of manufacturing the same | |
KR100551411B1 (en) | Method of manufacturing semiconductor | |
KR20230090634A (en) | Semiconductor device and method for fabricating the same | |
US7002196B2 (en) | Ferroelectric capacitor devices and FeRAM devices | |
KR100582438B1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |