KR100551158B1 - HDLC communication device in base station of mobile communication system and communication method thereof - Google Patents
HDLC communication device in base station of mobile communication system and communication method thereof Download PDFInfo
- Publication number
- KR100551158B1 KR100551158B1 KR1019980062783A KR19980062783A KR100551158B1 KR 100551158 B1 KR100551158 B1 KR 100551158B1 KR 1019980062783 A KR1019980062783 A KR 1019980062783A KR 19980062783 A KR19980062783 A KR 19980062783A KR 100551158 B1 KR100551158 B1 KR 100551158B1
- Authority
- KR
- South Korea
- Prior art keywords
- packet
- error
- transmission
- hdlc
- card
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/08—Access point devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W92/00—Interfaces specially adapted for wireless communication networks
- H04W92/04—Interfaces between hierarchically different network devices
- H04W92/12—Interfaces between hierarchically different network devices between access points and access point controllers
Abstract
본 발명은 이동통신시스템의 HDLC 통신장치 및 그 통신방법, 특히, 통신시스템 내에서 불필요한 HDLC 형식의 패킷이 시스템 내, 외부로 출입하는 것을 CPU의 로드없이 하드웨어적으로 차단하고자 하는 경우, 다수의 노드간 HDLC 형식의 패킷통신을 하고자 하는 경우 또는 HDLC 통신경로 중 송, 수신경로를 메인버스 하나로 공유하고자 할 때 적용되는 이동통신시스템의 기지국 내 HDLC 통신장치 및 그 통신방법에 관한 것으로써, 본 발명에 의한 이동 통신시스템의 기지국 내 HDLC 통신장치 및 그 통신방법에 의하면, 중재회로부와 HDLC 수신기의 어드레스필터를 이용하여 노드간의 송, 수신 경로를 메인버스로 공유하는 것을 가능하게 하고, 송, 수신속도는 기존과 동일하면서 회로를 단순화 시킬 수 있으며, 트렁크의 수신단과 트렁크로의 송신단에 송, 수신 에러패킷 삭제수단을 두어 기지국의 트렁크 수신단에 에러패킷 또는 불필요한 패킷이 유입되는 것을 방지하는 동시에, 기지국에서 제어국으로 불필요한 패킷이 전송되는 것을 방지함으로써 CPU에 부하를 주지않아 시스템이 안정화 된다는 뛰어난 효과가 있다.The present invention relates to a HDLC communication apparatus of a mobile communication system and a method of communication thereof, in particular, a plurality of nodes when trying to block an unnecessary HDLC type packet in and out of a system without hardware load in the communication system. The present invention relates to an HDLC communication apparatus and a communication method in a base station of a mobile communication system, which are applied when packet communication in HDLC format is desired or when a transmission / reception path of an HDLC communication path is shared by one main bus. According to the HDLC communication apparatus in the base station of the mobile communication system and the communication method thereof, it is possible to share the transmission and reception paths between the nodes to the main bus using the address filter of the arbitration circuit unit and the HDLC receiver. The circuit can be simplified while being the same as the existing one. By providing a packet deleting means, an error packet or unnecessary packets are prevented from entering the trunk receiving end of the base station, and an unnecessary effect is prevented from being transmitted from the base station to the control station. Thus, the system is stabilized without putting a load on the CPU. .
Description
본 발명은 이동통신시스템의 HDLC(HIGH LEVEL DATE LINK CONTROL; 이하 HDLC라 명명함) 통신장치 및 통신방법에 관한 것으로, 특히, 통신시스템 내에서 불필요한 HDLC 형식의 패킷이 시스템 내, 외부로 출입하는 것을 CPU(CENTRAL PROCESSING UNIT; 이하 CPU라 명명함)의 로드(LOAD)없이 하드웨어적으로 차단하고자 하는 경우, 다수의 노드간 HDLC 형식의 패킷통신을 하고자 하는 경우 또는 HDLC 통신경로 중 송, 수신경로를 메인버스 하나로 공유하고자 할 때 적용되는 이동통신시스템의 기지국 내 HDLC 통신장치 및 그 통신방법에 관한 것이다.The present invention relates to an HDLC communication apparatus and a communication method of a mobile communication system. In particular, an unnecessary HDLC type packet in a communication system is introduced into or out of the system. If you want to block in hardware without load of CPU (Central Processing Unit), if you want to do HDLC packet communication between multiple nodes, or send / receive path among HDLC communication path The present invention relates to an HDLC communication apparatus and a communication method in a base station of a mobile communication system to be applied when sharing one bus.
일반적으로 HDLC 통신절차는 임의의 비트길이의 정보를 프레임이라고 부르는 전송제어 단위로 분할하여 프레임내의 제어정보에 포함되는 명령과 응답을 이용하여 연속적인 정보를 전송하게 하는 전송제어절차이다.In general, an HDLC communication procedure is a transmission control procedure for dividing an arbitrary bit length information into a transmission control unit called a frame so that continuous information is transmitted using a command and a response included in the control information in the frame.
상기 HDLC 통신절차를 이용한 기존의 통신시스템은 송, 수신 경로가 분리되어 있고, 노드간의 데이터 송, 수신시 데이터와 함께 송, 수신클럭을 함께 전송 하는 구조이므로 신호 흐름이 복잡하였고, 불필요한 패킷이나 에러패킷이 시스템 내, 외부로 출입되는 것을 차단하지 못하므로 시스템 내에 흘러 다니다가 시스템에 악 영향을 줄 수 있었으며, 그 패킷을 수신한 최하위단의 CPU는 패킷을 제거하기 위해 로드가 걸리게 되었다. 그리고 노드간 통신시 송, 수신 중재회로인 라우터(ROUTER)가 필요하게 된다는 문제점이 있었다. In the existing communication system using the HDLC communication procedure, the transmission and reception paths are separated, and when the data transmission and reception are performed between nodes, the transmission and reception clocks are transmitted together with the data. Since the packets could not be blocked in and out of the system, they could flow into the system and adversely affect the system, and the lowest CPU that received the packet was loaded to remove the packet. In addition, there is a problem that a router (ROUTER), which is a transmission and reception arbitration circuit, is required for communication between nodes.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 노드간의 송, 수신 경로를 메인버스로 공유하는 것을 가능하게 하고, 송, 수신 속도는 기존과 동일하면서 회로를 단순화 시키도록 하는 이동통신시스템의 기지국 내 HDLC 통신장치 및 그 통신방법을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to share the transmission and reception paths between nodes to the main bus, and to simplify the circuit while the transmission and reception speeds are the same as before. The present invention provides an HDLC communication apparatus and a communication method in a base station of a mobile communication system.
또 다른 목적은 기지국의 트렁크 수신단에 에러패킷 또는 불필요한 패킷이 유입되는 것을 방지하는 동시에, 제어국으로 불필요한 패킷이 전송되는 것을 방지하도록 하는 이동통신시스템의 기지국 내 HDLC 통신장치 및 그 통신방법을 제공하는 데 있다.Another object of the present invention is to provide an HDLC communication apparatus and a communication method in a base station of a mobile communication system which prevents an error packet or unnecessary packets from flowing into a trunk receiving end of a base station and prevents unnecessary packets from being transmitted to a control station. There is.
상기와 같은 목적을 달성하기 위해 본 발명의 이동통신시스템의 기지국 내 HDLC 통신장치는 기지국과 제어국을 인터페이스 시키는 트렁크와, 상기 트렁크를 통해 입력되는 패킷의 수신 적합성을 판단하여 비적합시에는 수신패킷을 제거하는 한편, 적합시에는 그 패킷을 메인버스로 출력하는 수신에러 패킷 삭제수단과, 상기 메인버스에 각각 연결되어 입력되는 패킷을 채널별로 할당하는 동시에 패킷을 상기 메인버스로 출력하는 다수의 채널카드와, 상기 메인버스에서 입력되는 패킷의 수신적합성을 판단하여 비 적합시에는 수신패킷을 제거하는 한편, 적합시에는 그 패킷을 상기 트렁크로 출력하는 송신에러패킷 삭제수단과, 상기 다수의 채널카드에서 출력되는 패킷의 순서를 제어하고, 상기 송, 수신에러패킷 삭제수단을 초기화하는 동시에 감시하는 제어카드와, 상기 송, 수신에러패킷 삭제수단, 채널카드 및 제어카드에 패킷송신의 중재를 위한 중재클럭과 주기적으로 카운터의 동기를 맞춰주기주기 위한 중재 동기클럭을 공급하는 중재회로부로 이루어진 것을 특징으로 한다.In order to achieve the above object, the HDLC communication apparatus in the base station of the mobile communication system of the present invention determines the reception suitability of the trunk interface between the base station and the control station and the packet input through the trunk. On the other hand, if appropriate, receiving error packet deleting means for outputting the packet to the main bus and a plurality of channels for allocating packets to be connected to the main bus for each channel and outputting packets to the main bus. Card and a transmission error packet deleting means for determining the reception suitability of the packet inputted from the main bus and removing the reception packet when it is not suitable, and outputting the packet to the trunk when it is suitable, and the plurality of channel cards. Controls the order of packets output from the system, initializes and deletes the transmission and reception error packets And an arbitration circuit unit for supplying the transmission and reception error packet deleting means, the channel card and the control card with an arbitration clock for arbitration of packet transmission and an arbitration synchronization clock for synchronizing the counter periodically. It features.
그리고, 상기 이동통신 시스템의 기지국 내 HDLC 통신장치를 이용한 통신방법에 있어서, 트렁크에서 수신에러삭제수단 및 메인버스를 통해 채널카드 또는 제어카드로 패킷을 전송하는 방법은, 트렁크가 트렁크 클럭의 하강모서리에 동기시켜 패킷을 송신하는 제 1단계와, 수신에러패킷삭제수단이 트렁크 클럭의 상승모서리에 동기시켜 패킷을 래치하고, 패킷의 어드레스와 자체어드레스가 일치하는 지의 여부를 판단하는 제 2단계와, 상기 제 2단계에서 두 어드레스가 일치하면 상기 수신에러패킷삭제수단은 상기 패킷이 에러패킷인지의 여부를 판단하는 제 3단계와, 상기 제 3단계에서 상기 패킷이 정상적인 패킷이면 상기 수신에러패킷삭제수단은 자체 수신카운터를 증가시키는 동시에 자체 DPRAM에 패킷을 저장하고, 상기 수신카운터값이 자체 송신카운터값 보다 크면 내보낼 패킷이 존재한다고 판단하여 자체 송신중재카운터값과 수신에러패킷 삭제수단 고유의 할당된 노드값이 일치하는 지의 여부를 판단하여 두 값이 같으면 메인버스로 버스중재신호를 출력하는 제 4단계와, 수신에러패킷삭제수단이 자체 DPRAM에서 해당패킷을 읽어들여 중재클럭의 하강모서리에 동기시켜 메인버스로 출력하고 패킷전송이 완료되면 버스중재신호를 풀어주는 제 5단계와, 각 채널카드 및 제어카드가 중재클럭의 상승모서리에 동기시켜 패킷을 래치하고, 패킷어드레스와 자체어드레스가 일치하는지의 여부를 판단하는 제 6단계와, 상기 제 6단계에서 두 어드레스가 일치하면 상기 패킷어드레스와 일치하는 채널카드 또는 제어카드는 패킷이 에러패킷인지의 여부를 판단하는 제 7단계와, 상기 제 7단계에서 전송패킷이 정상적인 패킷이면, 상기 어드레스 일치 카드는 자체의 수신카운터를 증가시키는 동시에 자체 DPRAM에 패킷을 저장하고, 자체 CPU에 인터럽트를 발생하는 제 8단계와, 상기 어드레스 일치 카드내의 CPU는 DPRAM에 저장된 해당 패킷을 읽어오고, 패킷의 전송이 완료되면 인터럽트를 해제하는 제 9단계로 이루어진 것을 특징으로 한다.In the communication method using the HDLC communication device in the base station of the mobile communication system, a method of transmitting a packet from the trunk to the channel card or the control card through the reception error deleting means and the main bus, the trunk is the falling edge of the trunk clock A first step of transmitting a packet in synchronization with the second packet; a second step of receiving error packet deleting means latching the packet in synchronization with the rising edge of the trunk clock, and determining whether or not the address of the packet matches its own address; The receiving error packet deleting means determines whether the packet is an error packet if the two addresses match in the second step; and if the packet is a normal packet in the third step, the receiving error packet deleting means. Increases the receive counter and at the same time stores the packet in its own DPRAM, and the receive counter value transmits itself. If it is greater than the counter value, it is determined that there is a packet to be exported, and it is determined whether or not its own transmission mediation counter value and the allocated node value unique to the reception error packet deleting means match. Step 4, the receiving error packet deleting means reads the packet from its own DPRAM, outputs it to the main bus in synchronization with the falling edge of the arbitration clock, and releases the bus arbitration signal when the packet transmission is completed. And a sixth step in which the control card latches the packet in synchronization with the rising edge of the arbitration clock, and determines whether the packet address matches the own address; and if the two addresses match in the sixth step, the packet address matches the packet address. The channel card or the control card may determine whether the packet is an error packet, and transmits it in the seventh step. If the kit is a normal packet, the address matching card increases its reception counter and simultaneously stores the packet in its own DPRAM, generates an interrupt to its own CPU, and the CPU in the address matching card is stored in the DPRAM. The ninth step of reading the packet and releasing the interrupt when the transmission of the packet is completed is characterized in that it comprises a.
또한, 상기 이동통신 시스템의 기지국 내 HDLC 통신장치를 이용한 통신방법에 있어서, 채널카드 또는 제어카드에서 메인버스 및 송신에러삭제수단을 통해 트렁크로 패킷을 전송하는 방법은, 채널카드와 제어카드 중 어느한 카드의 자체 CPU가 자체 DPRAM내에 패킷을 저장하면서 CPU카운터를 증가시키는 제 1'단계와, 상기 카드가 상기 CPU 카운터값이 자체 송신카운터값 보다 클 때 자체 송신중재카운터값과 카드고유의 할당노드값이 같은 지의 여부를 판단하는 제 2'단계와, 상기 제 2'단계에서 송신중재카운터값과 카드고유의 할당노드값이 같으면 상기 카드가 버스중재신호를 메인버스로 송신하는 제 3'단계와, 상기 카드가 자체 DPRAM 내에 저장된 해당 패킷을 읽어들여 중재클럭의 하강모서리에 동기시켜 메인버스로 송신하고, 패킷전송이 완료되면 버스중재신호를 풀어주는 제 4'단계와, 송신에러패킷 삭제수단이 중재클럭의 상승모서리에 동기하여 패킷을 래치하는 제 5'단계와, 상기 송신에러 패킷삭제수단이 전송된 패킷의 어드레스와 자체어드레스가 일치하는 지의 여부를 판단하는 제 6'단계와, 상기 제 6'단계에서 상기 두 어드레스가 일치하면 상기 송신에러 패킷삭제수단은 전송된 패킷이 에러패킷인지의 여부를 판단하는 제 7'단계와, 상기 제 7'단계에서 상기 패킷이 정상적인 패킷이면 상기 송신에러 패킷삭제수단은 자체 수신카운터를 증가 시키고 자체 DPRAM에 패킷을 저장하는 제 8'단계와, 송신에러 패킷삭제수단이 상기 수신카운터값이 자체 송신카운터값 보다 클 때 해당 패킷을 트렁크클럭의 하강모서리에 동기시켜 송신하는 제 9'단계로 이루어진 것을 특징으로 한다.In addition, in the communication method using the HDLC communication apparatus in the base station of the mobile communication system, a method of transmitting a packet from the channel card or the control card to the trunk via the main bus and the transmission error deletion means, any of the channel card and the control card A first step in which a CPU of a card increases the CPU counter while storing packets in its own DPRAM, and the card assigns its own transmission mediation counter value and the card-specific allocation node when the CPU counter value is greater than its transmission counter value. A second 'step of determining whether or not the values are the same; and a third' step of transmitting, by the card, a bus arbitration signal to the main bus if the transmission arbitration counter value and the card-specific allocation node value are the same in the second 'step. The card reads the corresponding packet stored in its own DPRAM and transmits it to the main bus in synchronization with the falling edge of the arbitration clock. A fourth 'step of releasing the arbitration signal, a fifth' step of the transmission error packet deleting means latching the packet in synchronization with the rising edge of the arbitration clock, and an address and an own address of the packet transmitted by the transmission error packet deleting means. The sixth step of determining whether or not is identical to the sixth step; and if the two addresses match in the sixth step, the transmission error packet deleting means determines whether the transmitted packet is an error packet; In step 7 ', if the packet is a normal packet, the transmission error packet deleting means increases its own reception counter and stores the packet in its own DPRAM. It is characterized in that it comprises a ninth step of transmitting the packet in synchronization with the falling edge of the trunk clock when larger than its own transmission counter value.
그리고, 상기 이동통신 시스템의 기지국 내 HDLC 통신장치를 이용한 통신방법에 있어서, 다수의 채널카드 간 또는 채널카드와 제어카드 간 메인버스를 통한 패킷전송 방법은, 채널카드와 제어카드 중 어느 한 카드의 자체 CPU가 자체 DPRAM내에 패킷을 저장하면서 CPU 카운터를 증가시키는 제 1"단계와, 상기 카드가 상기 CPU 카운터값이 자체 송신카운터값 보다 클 때 자체 송신중재카운터값과 카드고유의 할당노드값이 같은 지의 여부를 판단하는 제 2"단계와, 상기 제 2"단계에서 송신중재카운터값과 카드고유의 할당노드값이 같으면 상기 카드가 버스중재신호를 메인버스로 송신하는 제 3"단계와, 상기 카드가 자체 DPRAM 내에 저장된 해당 패킷을 읽어들여 중재클럭의 하강모서리에 동기시켜 메인버스로 송신하고, 패킷전송이 완료되면 버스중재신호를 풀어주는 제 4"단계와, 상기 카드를 제외한 채널카드 및 제어카드가 중재클럭의 상승모서리에 동기시켜 패킷을 래치하고, 패킷어드레스와 자체어드레스가 일치하는지의 여부를 판단하는 제 5"단계와, 상기 제 5"단계에서 두 어드레스가 일치하면 상기 패킷어드레스와 일치하는 채널카드 또는 제어카드는 전송된 패킷이 에러패킷인지의 여부를 판단하는 제 6"단계와, 상기 제 6"단계에서 전송된 패킷이 정상적인 패킷이면, 상기 어드레스 일치 카드는 자체의 수신카운터를 증가시키는 동시에 자체 DPRAM에 패킷을 저장하고, 자체 CPU에 인터럽트를 발생하는 제 7"단계와, 상기 어드레스 일치 카드내의 CPU는 DPRAM에 저장된 해당 패킷을 읽어오고, 패킷전송이 완료되면 인터럽트를 해제하는 제 8"단계로 이루어진 것을 특징으로 한다.In the communication method using the HDLC communication device in the base station of the mobile communication system, a packet transmission method through a main bus between a plurality of channel cards or between a channel card and a control card may be performed by any one of a channel card and a control card. A first " step of incrementing the CPU counter while the CPU stores the packet in its own DPRAM; and when the CPU counter value is greater than its transmission counter value, the card has the same allocation node value as its own transmission mediation counter value. A third " step of determining whether a card is assigned; and a third " step of transmitting a bus arbitration signal to the main bus by the card if the transmission arbitration counter value and the card-specific allocation node value in the second step are the same; Reads the packet stored in its own DPRAM and transmits it to the main bus in synchronization with the falling edge of the arbitration clock. A fourth "step", a fifth "step in which the channel card except the card and the control card latch the packet in synchronization with the rising edge of the arbitration clock, and judge whether the packet address and the own address match each other; If the two addresses match in the fifth step, the channel card or the control card matching the packet address determines whether the transmitted packet is an error packet or not, and the packet transmitted in the sixth step. If this is a normal packet, the address matching card increases its reception counter and simultaneously stores the packet in its own DPRAM, generates an interrupt to its own CPU, and the CPU in the address matching card is stored in the DPRAM. Read the packet, and when the packet transmission is complete, characterized in that the eighth step to release the interrupt.
이하, 본 발명의 일실시예에 의한 이동통신시스템의 기지국 내 HDLC 통신장치 및 그 통신방법에 대하여 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an HDLC communication apparatus in a base station and a communication method thereof of a mobile communication system according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 의한 이동통신 시스템의 기지국 내 HDLC 통신장치에 대한 제어블록도이고, 도 2는 도 1의 수신에러패킷삭제수단의 상세블록도, 도 3은 도 1의 송신에러패킷삭제수단의 상세블록도이다.1 is a control block diagram of an HDLC communication apparatus in a base station of a mobile communication system according to an embodiment of the present invention, FIG. 2 is a detailed block diagram of the reception error packet deleting means of FIG. 1, and FIG. 3 is a transmission diagram of FIG. Detailed block diagram of error packet deleting means.
본 발명의 일실시예에 의한 이동통신시스템의 기지국 내 HDLC 통신장치는 도 1 내지 도 3에 도시한 바와같이 트렁크(100), 수신에러패킷삭제수단(200), 다수의 채널카드(300), 송신에러패킷삭제수단(500), 제어카드(400), 중재회로부(800) 및 제 1, 2 루프백제어부(600, 700)로 구성되어 있다.HDLC communication apparatus in the base station of the mobile communication system according to an embodiment of the present invention is a trunk 100, receiving error packet deletion means 200, a plurality of channel cards 300, The transmission error packet deleting means 500, the control card 400, the arbitration circuit section 800, and the first and second loopback control section 600, 700.
상기 트렁크(100)는 기지국(1)과 제어국(미도시됨)을 인터페이스 하는 장치로서 트렁크 클럭을 발생하며 패킷의 송, 수신이 상기 트렁크 클럭에 동기하여 이루어진다.The trunk 100 is a device for interfacing the base station 1 with a control station (not shown). The trunk 100 generates a trunk clock and transmits and receives packets in synchronization with the trunk clock.
그리고, 상기 수신에러패킷삭제수단(200)은 상기 트렁크(100)를 통해 입력되는 패킷의 수신 적합성을 판단하여 비적합시에는 수신패킷을 제거하는 한편, 적합시에는 그 패킷을 메인버스(10)로 출력하는 역할을 한다.Then, the reception error packet deletion means 200 determines the reception suitability of the packet input through the trunk 100 to remove the reception packet when it is not suitable, and if necessary, the main bus 10 It plays a role as output.
또한, 상기 수신에러패킷삭제수단(200)은 좀더 상세하게는 상기 트렁크(100)에서 패킷을 입력받아 후술되는 제 1 DPRAM(220)을 향해 통과시키면서 자신의 기지국 패킷인지의 여부를 판단하는 동시에 패킷의 에러를 검출하여 정상적인 패킷이 아니면 패킷에 에러표시를 하고 카운트하지 않는 한편, 정상적인 패킷일 때는 카운트하는 제 1 HDLC 수신기(210)와, 상기 제 1 HDLC 수신기(210)에서 패킷을 입력받아 저장하고 후술되는 제 1 HDLC 송신기(230)의 요구시 출력하는 제 1 DPRAM(220)과, 상기 HDLC 수신기(200)의 카운터 값 발생시 상기 제 1 DPRAM(220)에서 패킷을 읽어들여 메인버스(10)로 출력하는 제 1 HDLC 송신기(230)로 구성되어 있다.In addition, the reception error packet deletion means 200 more specifically receives the packet from the trunk 100 and passes through the first DPRAM 220 to be described later while determining whether it is a base station packet of the packet at the same time If an error is detected and the packet is not a normal packet, an error is indicated and the packet is not counted. If the packet is a normal packet, the packet is received and stored by the first HDLC receiver 210 and the first HDLC receiver 210. A first DPRAM 220 to be output when requested by the first HDLC transmitter 230 to be described later, and a packet is read from the first DPRAM 220 when the counter value of the HDLC receiver 200 is generated to the main bus 10. It consists of a first HDLC transmitter 230 for outputting.
상기 제 1 HDLC 수신기(210)는 상기 트렁크(100)에서 입력된 패킷의 어드레스가 자체 어드레스가 동일한지의 여부를 판단하여, 즉 입력된 패킷이 자신의 기지국 패킷인지의 여부를 판단하여 자신의 기지국 패킷이 아니면 전송되는 패킷에 일정길이의 에러 표시를 하는 제 1 어드레스필터(211)와, 상기 입력 패킷의 에러발생 여부를 판단하여 에러가 발생되면 카운터 중지신호를 출력하는 한편, 정상적인 패킷이면 카운터 동작신호를 후술되는 제 1 수신카운터(215)에 출력하는 제 1 에러검출부(213)와, 상기 트렁크(100)에서 발생되는 트렁크 클럭을 입력받아 카운트하며, 특히, 상기 제 1 에러검출부(213)에서 카운터 제어신호를 입력받아 카운트 동작이 제어되는 제 1 수신카운터(215)를 구비하고 있다.The first HDLC receiver 210 determines whether an address of a packet input from the trunk 100 is the same as its own address, that is, whether the input packet is its own base station packet to determine whether the received packet is its base station packet. Otherwise, the first address filter 211 displays error messages of a predetermined length on the transmitted packet, and determines whether an error occurs in the input packet, and outputs a counter stop signal when an error occurs. The first error detection unit 213 for outputting to the first reception counter 215 to be described later and the trunk clock generated from the trunk 100 is received and counted, in particular, the first error detection unit 213 And a first receiving counter 215 for receiving a control signal and controlling a count operation.
그리고, 상기 제 1 HDLC 송신기(230)는 상기 중재회로부(800)에서 중재클럭을 입력받아 카운트하며, 특히 송신되는 패킷을 카운트 하는 제 1 송신카운터(231)와, 상기 중재회로부(800)에서 중재클럭을 입력받아 카운트하며, 특히, 패킷송신 전에 메인보드(10)로 버스중재신호를 발생하는 제 1 송신중재카운터(233)로 구성되어 있다.In addition, the first HDLC transmitter 230 receives and counts an arbitration clock from the arbitration circuit unit 800, and in particular, a first transmission counter 231 for counting packets transmitted and arbitration in the arbitration circuit unit 800. A clock is received and counted, and in particular, it comprises a first transmission mediation counter 233 which generates a bus mediation signal to the main board 10 before packet transmission.
또한, 상기 각 채널카드(300)는 상기 메인버스(10)에 연결되어 입력되는 패킷을 채널별로 할당하는 동시에 상기 메인버스(10)와 송, 수신하는 역할을 하며, 그 구성은 한쌍의 제 2 HDLC 송, 수신기(310, 320)와, 제 2 DPRAM(330) 및 제 1 CPU(340)로 이루어져 있다.In addition, each channel card 300 is connected to the main bus 10 to allocate the input packet for each channel at the same time, and transmits and receives with the main bus 10, the configuration is a pair of second HDLC songs, receivers 310 and 320, a second DPRAM 330 and a first CPU 340.
상기 제 2 HDLC 수신기(320)는 상기 제 1 HDLC 수신기(200)와 같이 어드레스필터(미도시됨) 및 에러검출부(미도시됨)와 수신카운터(미도시됨)가 구비되어 있으며, 메인버스(10)에서 패킷이 입력되면 상기 중재회로부(800)에서 출력되는 중재클럭에 의해 샘플링하고, 상기 어드레스 필터에 의해 자신의 패킷인지의 여부를 판단하며, 상기 에러검출부에 의해 패킷에 에러가 발생하는 지의 여부를 판단하여 정상적인 패킷이면, 직렬 데이터를 병렬 데이터로 변환시켜 출력하는 동시에 상기 수신카운터값을 증가시키고 후술되는 제 1 CPU(340)로 인터럽터를 발생하는 한편, 비정상적인 패킷이면 수신카운터 값을 증가 시키지 않는 역할을 한다.The second HDLC receiver 320 is provided with an address filter (not shown), an error detector (not shown), and a reception counter (not shown) like the first HDLC receiver 200. 10, if a packet is inputted, it is sampled by an arbitration clock outputted from the arbitration circuit unit 800, it is determined whether the packet is its own packet by the address filter, and whether an error occurs in the packet by the error detection unit. If it is determined that the packet is a normal packet, the serial data is converted into parallel data and output, and at the same time, the reception counter value is increased and an interrupt is generated to the first CPU 340 described later. If the packet is abnormal, the reception counter value is not increased. Does not play a role.
그리고, 상기 제 2 DPRAM(330)은 절반으로 나누어 상위셀은 수신용으로 사용되고, 하위셀은 송신용으로 사용되며, 상기 제 2 HDLC 수신기(320)에서 패킷을 입력받아 저장하고, 제 1 CPU(340)의 요구시 패킷을 출력하는 한편, 상기 제 1 CPU(340)에서 출력된 패킷을 저장한 후 제 2 HDLC 송신기(310)의 요구시 패킷을 출력하는 역할을 한다.In addition, the second DPRAM 330 is divided into half, and the upper cell is used for reception, the lower cell is used for transmission, and the second HDLC receiver 320 receives and stores a packet, and the first CPU ( 340 outputs the packet upon request, and stores the packet output from the first CPU 340 and outputs the packet upon request of the second HDLC transmitter 310.
또한, 상기 제 1 CPU(340)는 상기 제 2 DPRAM(330)을 통해 패킷을 입력받는 동시에 상기 제 2 DPRAM(330)에 패킷을 송신하며, 송신시 송신카운터값을 발생하는 CPU 카운터(미도시됨)가 내장되어 있다.In addition, the first CPU 340 receives the packet through the second DPRAM 330 and at the same time transmits the packet to the second DPRAM 330, and generates a transmission counter value (not shown) Is built-in.
그리고, 상기 제 2 HDLC 송신기(310)는 상기 제 1 HDLC 송신기(230)와 같이 송신카운터(미 도시됨) 및 송신중재카운터(미 도시됨)가 내장되어 있으며, 상기 제 1 CPU(340)가 상기 제 2 DPRAM(330)에 패킷을 기록할 때, 상기 CPU 카운터값과 자체 송신카운터값을 비교하여 상기 CPU 카운터 값이 클 때 송신 패킷이 존재하는 지를 인식하여 이때, 상기 제 2 DPRAM(330)에서 해당패킷을 읽어들여 메인버스(10)로 송신하는 역할을 한다.In addition, the second HDLC transmitter 310 includes a transmission counter (not shown) and a transmission mediation counter (not shown), such as the first HDLC transmitter 230, and the first CPU 340 is embedded in the second HDLC transmitter 310. When the packet is written to the second DPRAM 330, the CPU counter value is compared with its own transmission counter value to recognize whether a transmission packet exists when the CPU counter value is large. At this time, the second DPRAM 330 Reads the corresponding packet from and transmits the packet to the main bus 10.
또한, 상기 제어카드(400)는 상기 채널카드(300)와 동일구조를 가지며 그 구성은 한쌍의 제 3 HDLC 송, 수신기(420), 제 3 DPRAM(430) 및 제 3 CPU(440)로 이루어지며, 상기 다수의 채널카드(300)에서 출력되는 패킷의 순서를 제어하고, 상기 송, 수신에러패킷 삭제수단(500, 200)을 초기화 하는 동시에 감시하는 역할을 한다.In addition, the control card 400 has the same structure as the channel card 300, and its configuration is composed of a pair of third HDLC songs, a receiver 420, a third DPRAM 430, and a third CPU 440. It controls the order of packets output from the plurality of channel cards 300, and initializes and monitors the transmission and reception error packet deleting means (500, 200).
그리고, 상기 송신에러패킷삭제수단(500)은 상기 메인버스(10)에서 입력되는 패킷의 수신적합성을 판단하여 비 적합시에는 수신패킷을 제거하는 한편, 적합시에는 그 패킷을 상기 트렁크(100)로 출력하는 역할을 하며, 제 4 HDLC 수신기(510), 제 4 DPRAM(520) 및 제 4 HDLC 송신기(530)를 구비하고 있다. In addition, the transmission error packet deleting means 500 determines the reception suitability of the packet input from the main bus 10 to remove the reception packet when it is not suitable, and if necessary, the packet 100 is removed from the trunk 100. And a fourth HDLC receiver 510, a fourth DPRAM 520, and a fourth HDLC transmitter 530.
상기 제 4 HDLC 수신기(510)는 메인버스(10)를 통해 입력되는 패킷을 상기 중재클럭에 의해 샘플링하고 그 패킷이 받아들여야 하는 패킷인지의 여부와 패킷의 에러여부를 판단하여 정상적인 패킷이면 직렬데이터를 병렬데이터로 변환하여 출력하면서 카운터값을 증가시키는 한편, 비 정상적인 패킷이면 전송패킷에 에러표시를 하는 동시에 카운터값을 증가시키지 않는 역할을 한다. The fourth HDLC receiver 510 samples the packet input through the main bus 10 by the arbitration clock and determines whether the packet is a packet to be accepted and whether or not the packet is an error. The counter value is increased while converting the data into parallel data. If the packet is abnormal, an error message is displayed on the transmission packet and the counter value is not increased.
그리고, 상기 제 4 HDLC 수신기(510)의 구성은 상기 메인버스(10)에서 입력되는 패킷의 어드레스가 자체 어드레스와 일치하는 지의 여부를 판단하여 상기 두 어드레스가 일치하지 않으면 전송되는 패킷에 에러표시를 하는 제 4 어드레스필터(515)와, 상기 제 4 어드레스필터(515)를 통해 입력되는 패킷의 에러발생 여부를 판단하여 에러가 발생되면 카운터 중지신호를 출력하는 한편, 정상적인 패킷이면 카운터동작신호를 출력하는 제 4 에러검출부(511)와, 상기 중재회로부(800)에서 발생되는 중재클럭을 입력받아 카운트하며, 특히, 상기 제 4 에러검출부(511)에서 카운터제어신호를 입력받아 카운터동작이 제어되는 제 4 수신카운터(513)로 이루어져 있다.In addition, the configuration of the fourth HDLC receiver 510 determines whether the address of the packet input from the main bus 10 matches its own address, and if the two addresses do not match, an error indication is given to the transmitted packet. It is determined whether an error occurs in the packet inputted through the fourth address filter 515 and the fourth address filter 515 and outputs a counter stop signal when an error occurs, and outputs a counter operation signal when the packet is a normal packet. The fourth error detection unit 511 and the arbitration clock generated by the arbitration circuit unit 800 are received and counted. In particular, the fourth error detection unit 511 receives a counter control signal to control the counter operation. It consists of four reception counters (513).
또한, 상기 제 4 DPRAM(520)은 상기 제 4 HDLC 수신기(510)에서 패킷을 입력받아 저장하고, 상기 제 4 HDLC 송신기(530)에서 요구시 패킷을 출력하는 역할을 한다.In addition, the fourth DPRAM 520 receives the packet from the fourth HDLC receiver 510 and stores the packet, and outputs the packet when requested by the fourth HDLC transmitter 530.
그리고, 상기 제 4 HDLC 송신기(530)는 상기 제 4 HDLC 수신기(510)의 카운터값과 자체의 카운터값을 비교하여 송신하기 위한 패킷이 존재하는 지의 여부를 판단하여 자체의 카운터값 보다 상기 제 4 HDLC 수신기(510)의 카운터 값이 크면, 상기 제 4 DPRAM(520)에서 해당 패킷을 읽어들여 상기 트렁크클럭에 동기시켜 상기 트렁크(100)로 송신하는 역할을 한다.The fourth HDLC transmitter 530 compares the counter value of the fourth HDLC receiver 510 with the counter value of the fourth HDLC receiver 510 to determine whether there is a packet for transmission, and determines whether the packet exists for transmission. If the HDLC receiver 510 has a large counter value, the fourth DPRAM 520 reads the packet and transmits the packet to the trunk 100 in synchronization with the trunk clock.
또한, 상기 제 4 HDLC 송신기(500)는 상기 트렁크(100)에서 트렁크 클럭을 입력받아 카운트하며, 특히 송신되는 패킷을 카운트하는 제 4 송신카운터(531)를 구비하고 있다.In addition, the fourth HDLC transmitter 500 includes a fourth transmission counter 531 which receives the trunk clock from the trunk 100 and counts the count, and particularly counts the packets to be transmitted.
그리고, 상기 제 2 루프백제어부(700)는 상기 제어카드(400)와 상기 수신에러패킷삭제수단(200)사이의 통신경로를 시험하기위한 회로 로서 상기 제어카드(400)의 CPU(440)에 의해 제어된다.The second loopback control unit 700 is a circuit for testing a communication path between the control card 400 and the reception error packet deleting means 200 by the CPU 440 of the control card 400. Controlled.
또한, 상기 제 1 루프백제어부(600)는 상기 제어카드(400)와 상기 송신에러패킷삭제수단(500) 및 수신에러패킷삭제수단(200)사이의 통신경로를 시험하기 위한 회로 로서 상기 제어카드(400)의 제 3 CPU(440)에 의해 제어된다.In addition, the first loopback control unit 600 is a circuit for testing a communication path between the control card 400, the transmission error packet deletion means 500 and the reception error packet deletion means 200, the control card ( Controlled by the third CPU 440 of the processor 400;
한편, 본 장치에서 패킷의 송, 수신은 트렁크(100)에서 발생되는 트렁크클럭 또는 중재회로부(800)에서 발생되는 중재클럭에 동기하여 이루어 지며, 특히, 도 4에 도시한 바와같이 패킷의 송신시는 송신하는 패킷을 상기 클럭의 하강모서리에 동기시키는 반면, 패킷의 수신시는 수신하는 패킷을 상기 클럭의 상승모서리에 동기시킨다.On the other hand, the transmission and reception of the packet in the present apparatus is made in synchronization with the trunk clock generated in the trunk 100 or the arbitration clock generated in the arbitration circuit unit 800, in particular, as shown in FIG. Synchronizes the transmitting packet to the falling edge of the clock, while synchronizing the receiving packet to the rising edge of the clock upon receipt of the packet.
상기와 같은 구성을 가지는 이동통신 시스템의 기지국 내 HDLC 통신장치를 이용한 통신방법에 대해 첨부된 도면을 참조하여 설명하기로 한다.A communication method using an HDLC communication device in a base station of a mobile communication system having the above configuration will be described with reference to the accompanying drawings.
이동통신 시스템의 기지국 내 HDLC 통신방법은 크게 3가지로 분류할 수 있으며, 구체적으로는 트렁크(100)에서 수신에러패킷삭제수단(200) 및 메인버스(10)를 통해 채널카드(300) 또는 제어카드(400)로 패킷을 전송하는 방법과, 채널카드(300) 또는 제어카드(400)에서 메인버스(10) 및 송신에러패킷삭제수단(500)을 통해 트렁크(100)로 패킷을 전송하는 방법과, 다수의 채널카드(300)간 또는 채널카드(300)와 제어카드(400)간 메인버스(10)를 통한 패킷전송방법으로 분류될 수 있다. 따라서, 상기 3가지 통신방법에 대해 각각 분류하여 설명하기로 한다.The HDLC communication method in the base station of the mobile communication system can be largely classified into three types, specifically, the channel 100 (300) or control through the receiving error packet deletion means 200 and the main bus 10 in the trunk (100) Method of transmitting a packet to the card 400, and a method of transmitting a packet from the channel card 300 or the control card 400 to the trunk 100 via the main bus 10 and the transmission error packet deleting means 500. And, it can be classified as a packet transmission method through the main bus 10 between the plurality of channel cards 300 or between the channel card 300 and the control card 400. Therefore, each of the three communication methods will be described in detail.
도 5a 및 도 5b는 본 발명의 일실시예에 의한 이동통신 시스템의 기지국 내 HDLC 통신방법 중 트렁크(100)에서 수신에러패킷삭제수단(200) 및 메인버스(10)를 통해 채널카드(300) 또는 제어카드(400)로 패킷을 전송하는 방법을 도시한 동작플로우챠트로서, 여기서 S는 스텝(STEP)을 나타낸다.5a and 5b is a channel card 300 through the receiving error packet deletion means 200 and the main bus 10 in the trunk 100 of the HDLC communication method in the base station of the mobile communication system according to an embodiment of the present invention Or an operation flowchart showing a method of transmitting a packet to the control card 400, where S denotes a step.
먼저, 트렁크(100)가 트렁크 클럭의 하강모서리에 동기시켜 패킷을 송신하면(1), 수신에러패킷삭제수단(200)의 제 1 HDLC 수신기(210)에서 트렁크 클럭의 상승모서리에 동기시켜 패킷을 래치하고(S2), 제 1 HDLC 수신기(210)는 래치된 패킷의 어드레스와 자체어드레스가 일치하는 지의 여부를 판단한다(S3).First, when the trunk 100 transmits a packet in synchronization with the falling edge of the trunk clock (1), the packet is synchronized with the rising edge of the trunk clock by the first HDLC receiver 210 of the reception error packet deleting means 200. After latching (S2), the first HDLC receiver 210 determines whether the address of the latched packet and its own address match (S3).
상기 스텝(S3)에서 두 어드레스가 일치하면(YES) 제 1 HDLC 수신기(210)는 그 패킷이 에러패킷인지의 여부를 판단한다(S4).If the two addresses match at step S3 (YES), the first HDLC receiver 210 determines whether the packet is an error packet (S4).
상기 스텝(S4)에서 상기 패킷이 정상적인 패킷이면(NO), 제 1 HDLC 수신기(210)내의 수신카운트값을 증가시키는 동시에 제 1 DPRAM(220)에 패킷을 저장한다(S5).In step S4, if the packet is a normal packet (NO), the reception count value in the first HDLC receiver 210 is increased and the packet is stored in the first DPRAM 220 (S5).
이어서, 제 1 HDLC 송신기(230)는 상기 제 1 HDLC 수신기(210)내의 수신카운터값이 자체 송신카운터값 보다 큰 지의 여부를 판단한다(S6).Subsequently, the first HDLC transmitter 230 determines whether the reception counter value in the first HDLC receiver 210 is larger than its own transmission counter value (S6).
만약, 상기 스텝(S6)에서 수신카운터값이 송신카운터값 보다 크지 않으면(NO), 본 스텝(S6)을 반복수행하고, 반면에, 수신카운터값이 송신카운터값 보다 크면(YES), 내보낼 패킷이 존재한다고 판단하여 제 1 HDLC 송신기(230)는 자체 송신중재카운터값과 수신에러패킷삭제수단(200) 고유의 할당된 노드값이 일치하는 지의 여부를 판단한다(S7).If the reception counter value is not greater than the transmission counter value in step S6 (NO), the step S6 is repeated. On the other hand, if the reception counter value is larger than the transmission counter value (YES), the packet to be exported is performed. The first HDLC transmitter 230 determines whether there exists the same, and determines whether or not its own transmission mediation counter value and the allocated node value unique to the reception error packet deleting means 200 are identical (S7).
상기 스텝(S7)에서 만약, 두 값이 서로 다르면(NO) 본 스텝(S7)을 반복수행하고, 반면에, 상기 두 값이 서로 같으면(YES) 제 1 HDLC 송신기(230)는 메인버스(10)로 버스중재신호를 출력한다(S8).In step S7, if the two values are different from each other (NO), the present step S7 is repeatedly performed, while if the two values are the same (YES), the first HDLC transmitter 230 receives the main bus 10; Outputs the bus arbitration signal (S8).
이어서, 제 1 HDLC 송신기(230)가 제 1 DPRAM(220)에서 해당패킷을 읽어들여 중재클럭의 하강모서리에 동기시켜 메인버스(10)로 출력하고(S9), 패킷전송이 완료되는 지의 여부를 판단한다(S10).Subsequently, the first HDLC transmitter 230 reads the packet from the first DPRAM 220 and outputs the packet to the main bus 10 in synchronization with the falling edge of the arbitration clock (S9). Determine (S10).
상기 스텝(S10)에서, 패킷전송이 완료되지 않으면(NO), 상기 스텝(S9)로 진행되고, 반면에, 패킷전송이 완료되면(YES), 상기 제 1 HDLC 송신기(230)가 버스중재신호를 풀어준다(S11).In step S10, if the packet transmission is not completed (NO), the process proceeds to the step S9, while if the packet transmission is completed (YES), the first HDLC transmitter 230 is a bus arbitration signal. Release (S11).
이어서, 각 채널카드(300) 및 제어카드(400) 내의 HDLC 수신기가 중재클럭의 상승모서리에 동기시켜 패킷을 래치하고(S12), 패킷어드레스와 자체어드레스가 일치하는지의 여부를 판단한다(S13).Subsequently, the HDLC receiver in each channel card 300 and the control card 400 latches the packet in synchronization with the rising edge of the arbitration clock (S12), and determines whether or not the packet address and the own address match (S13). .
상기 스텝(S13)에서 두 어드레스가 일치하면(YES) 상기 패킷어드레스와 일치하는 채널카드 또는 제어카드(여기서는 예를 들어 채널카드라 가정함)내의 제 2 HDLC 수신기(320)는 패킷이 에러패킷인지의 여부를 판단한다(S14).If the two addresses match at step S13 (YES), the second HDLC receiver 320 in the channel card or control card (here, for example, assumed to be a channel card) matching the packet address may determine whether the packet is an error packet. It is determined whether (S14).
상기 스텝(S14)에서 만약, 전송패킷이 정상적인 패킷이면(NO), 상기 채널카드(300)의 제 2 HDLC 수신기(320)의 자체 수신카운터값을 증가시키는 동시에 제 2 DPRAM(330)에 패킷을 저장하고, 제 1 CPU(340)에 인터럽트를 발생한다(S15).In step S14, if the transmission packet is a normal packet (NO), the packet is transmitted to the second DPRAM 330 while increasing its own reception counter value of the second HDLC receiver 320 of the channel card 300. It stores and generates an interrupt to the first CPU 340 (S15).
이어서, 제 1 CPU(340)는 제 2 DPRAM(330)에 저장된 해당 패킷을 읽어오고(S16), 제 2 HDLC 수신기(320)는 패킷의 전송이 완료되는 지의 여부를 판단한다(S17).Subsequently, the first CPU 340 reads the corresponding packet stored in the second DPRAM 330 (S16), and the second HDLC receiver 320 determines whether the transmission of the packet is completed (S17).
상기 스텝(S17)에서 패킷의 전송이 완료되지 않으면(NO) 상기 스텝(S16)으로 진행되는 반면에, 패킷의 전송이 완료되면(YES), 제 2 HDLC 수신기(320)는 인터럽트를 해제하고(S18), 종료한다.If the transmission of the packet is not completed in step S17 (NO), the process proceeds to the step S16, while if the transmission of the packet is completed (YES), the second HDLC receiver 320 releases the interrupt ( S18), it ends.
한편, 상기 스텝(S3)에서 패킷어드레스와 자체 어드레스가 일치하지 않으면(NO), 제 1 HDLC 수신기(210)는 전송패킷에 일정길이의 에러를 표시하고(S19), 상기 스텝(S4)으로 진행된다.On the other hand, if the packet address and its own address do not match in step S3 (NO), the first HDLC receiver 210 displays an error of a predetermined length in the transmission packet (S19), and proceeds to step S4. do.
그리고, 상기 스텝(S4)에서 전송패킷이 에러패킷이면(YES), 제 1 HDLC 수신기(210)는 자체 수신카운터값을 증가시키지 않고(S20), 상기 스텝(S2)으로 진행된다.If the transmission packet is an error packet (YES) in step S4, the first HDLC receiver 210 proceeds to step S2 without increasing its own reception counter value (S20).
또한, 스텝(S13)에서 패킷어드레스와 자체어드레스가 일치하지 않으면(NO), 제 2 HDLC 수신기(320)는 전송패킷에 일정길이의 에러를 표시하고(S21), 상기 스텝(S14)로 진행된다.If the packet address and the self address do not coincide at step S13 (NO), the second HDLC receiver 320 displays an error of a predetermined length in the transmission packet (S21), and proceeds to step S14. .
그리고, 상기 스텝(S14)에서 전송패킷이 에러패킷이면(YES), 제 2 HDLC 수신기(320)는 자체 수신카운터값을 증가시키지 않고(S22), 상기 스텝(S12)으로 진행된다.If the transmission packet is an error packet (YES) in step S14, the second HDLC receiver 320 proceeds to step S12 without increasing its own reception counter value (S22).
도 6a 및 도 6b는 본 발명의 일실시예에 의한 이동통신 시스템의 기지국 내 HDLC 통신방법 중 채널카드(300)에서 메인버스(10) 및 송신에러삭제수단(500)을 통해 트렁크(100)로 패킷을 전송하는 방법을 도시한 동작플로우챠트로서, 여기서 S는 스텝(STEP)을 나타낸다.6A and 6B illustrate a trunk 100 through a main bus 10 and a transmission error deletion means 500 in a channel card 300 of an HDLC communication method in a base station of a mobile communication system according to an embodiment of the present invention. As an operational flowchart illustrating a method of transmitting a packet, S denotes a step.
먼저, 채널카드와 제어카드 중 어느한 카드(여기서는 예를 들어 채널카드라 가정한다.)의 제 1 CPU(340)가 제 2 DPRAM(330)에 패킷을 저장하면서 자체 CPU 카운터값을 증가시킨다(S1').First, the first CPU 340 of one of the channel card and the control card (which is assumed to be a channel card, for example) increases its CPU counter value while storing the packet in the second DPRAM 330 ( S1 ').
이어서, 제 2 HDLC 송신기(310)는 상기 제 1 CPU(340)의 자체 CPU 카운터값이 자체 송신카운터값 보다 큰지의 여부를 판단한다(S2').Subsequently, the second HDLC transmitter 310 determines whether its own CPU counter value of the first CPU 340 is greater than its own transmission counter value (S2 ′).
상기 스텝(S2')에서 CPU 카운터값이 송시카운터값 보다 크지 않으면(NO), 본스탭(S2')을 반복수행하고, 반면에, CPU 카운터값이 송신카운터값 보다 크면(YES), 제 2 HDLC 송신기(310)내의 자체 송신중재카운터값과 채널카드 고유의 할당노드값이 일치하는 지의 여부를 판단한다(S3').In the step S2 ', if the CPU counter value is not larger than the send counter value (NO), the main step S2' is repeatedly performed, while if the CPU counter value is larger than the send counter value (YES), the second step is performed. It is determined whether or not the self-transmission arbitration counter value in the HDLC transmitter 310 and the assigned node value unique to the channel card match (S3 ').
상기 스텝(S3')에서 송신중재카운터값과 카드고유의 할당노드값이 일치하지 않으면(NO), 본 스텝(S3')을 반복수행하고, 반면에 송신중재카운터값과 카드고유의 할당노드값이 일치하면(YES), 제 2 HDLC 송신기(310)가 버스중재신호를 메인버스(10)로 송신한다(S4').In step S3 ', if the transmission arbitration counter value and the card-specific allocation node value do not match (NO), this step S3' is repeated, while the transmission mediation counter value and the card-specific allocation node value are repeated. If this matches (YES), the second HDLC transmitter 310 transmits the bus arbitration signal to the main bus 10 (S4 ').
이어서, 상기 제 2 HDLC 송신기(310)는 제 2 DPRAM(330) 내에 저장된 해당 패킷을 읽어들여 중재클럭의 하강모서리에 동기시켜 메인버스(10)로 송신하고(S5'), 패킷전송이 완료되는 지의 여부를 판단한다(S6').Subsequently, the second HDLC transmitter 310 reads the corresponding packet stored in the second DPRAM 330 and transmits the packet to the main bus 10 in synchronization with the falling edge of the arbitration clock (S5 '). It is determined whether or not (S6 ').
상기 스텝(S6')에서 패킷전송이 완료되지 않으면(NO), 상기 스텝(S5')으로 진행되고, 반면에, 패킷전송이 완료되면(YES), 상기 제 2 HDLC 송신기(310)는 버스중재신호를 풀어준다(S7').If the packet transmission is not completed at step S6 '(NO), the process proceeds to the step S5', while if the packet transmission is completed (YES), the second HDLC transmitter 310 is bus-mediated. Release the signal (S7 ').
이어서, 송신에러패킷삭제수단(500)의 제 4 HDLC 수신기(510)는 중재클럭의 상승모서리에 동기하여 패킷을 래치하고(S8'), 래치된 패킷의 어드레스와 자체 어드레스가 일치하는 지의 여부를 판단한다(S9').Subsequently, the fourth HDLC receiver 510 of the transmission error packet deleting means 500 latches the packet in synchronization with the rising edge of the arbitration clock (S8 ′), and determines whether the address of the latched packet matches its own address. Determine (S9 ').
상기 스텝(S9')에서 상기 두 어드레스가 일치하면(YES), 제 4 HDLC 수신기(510)는 전송된 패킷이 에러패킷인지의 여부를 판단하여(S10'), 상기 패킷이 정상적인 패킷이면(NO), 자체 수신카운터값을 증가 시키고 제 4 DPRAM(520)에 패킷을 저장한다(S11').If the two addresses match at step S9 '(YES), the fourth HDLC receiver 510 determines whether the transmitted packet is an error packet (S10'), and if the packet is a normal packet (NO) In step S11 ′, the self reception counter value is increased and the packet is stored in the fourth DPRAM 520.
이어서, 제 4 HDLC 송신기(530)는 상기 수신카운터값이 자체 송신카운터값 보다 큰지의 여부를 판단하여(S12'), 수신카운터값이 송신카운터값 보다 크지 않으면(NO), 본 스텝(S12')을 반복수행하고, 반면에, 수신카운터값이 송신카운터값 보다 크면(YES), 제 4 DPRAM(520)에서 해당 패킷을 래치하여 트렁크(100)로 트렁크클럭의 하강모서리에 동기시켜 송신하고(S13'), 종료한다.Subsequently, the fourth HDLC transmitter 530 determines whether the reception counter value is larger than its own transmission counter value (S12 '), and if the reception counter value is not larger than the transmission counter value (NO), this step S12' On the other hand, if the reception counter value is larger than the transmission counter value (YES), the corresponding packet is latched by the fourth DPRAM 520 and transmitted to the trunk 100 in synchronization with the falling edge of the trunk clock ( S13 '), it ends.
한편, 상기 스텝(S9')에서 패킷어드레스와 자체어드레스가 일치하지 않으면(NO), 제 4 HDLC 수신기(510)는 전송패킷에 일정길이의 에러표시를 하고(S14'), 상기 스텝(S10')으로 진행된다.On the other hand, if the packet address and the self address do not coincide at step S9 '(NO), the fourth HDLC receiver 510 displays an error length of a predetermined length on the transmission packet (S14'), and at step S10 ' Proceeds to).
그리고, 상기 스텝(S10')에서 전송패킷이 에러패킷이면(YES), 제 4 HDLC 수신기(510)는 자체 수신카운터값을 증가시키지 않고(S15'), 상기 스텝(S8')으로 진행된다.If the transmission packet is an error packet (YES) in step S10 ', the fourth HDLC receiver 510 proceeds to step S8' without increasing its own reception counter value (S15 ').
도 7a 및 도 7b는 본 발명의 일실시예에 의한 이동통신 시스템의 기지국 내 HDLC 통신방법 중 다수의 채널카드 간 또는 채널카드와 제어카드 간 메인버스를 통한 패킷전송 방법을 도시한 동작플로우챠트로서, 여기서 S는 스텝(STEP)을 나타낸다.7A and 7B are flowcharts illustrating a method of transmitting a packet through a main bus between a plurality of channel cards or between a channel card and a control card in an HDLC communication method in a base station of a mobile communication system according to an embodiment of the present invention. Where S represents a step.
먼저, 채널카드와 제어카드 중 어느한 카드(여기서는 예를 들어 채널카드라 가정함)의 제 1 CPU(340)가 제 2 DPRAM(330)에 패킷을 저장하면서 자체 CPU 카운터값을 증가시킨다(S1").First, the first CPU 340 of one of the channel card and the control card (assuming a channel card, for example) increases its CPU counter value while storing the packet in the second DPRAM 330 (S1). ").
이어서, 제 2 HDLC 송신기(310)는 상기 제 1 CPU(340)의 자체 CPU 카운터값이 자체 송신카운터값 보다 큰지의 여부를 판단한다(S2").Subsequently, the second HDLC transmitter 310 determines whether its own CPU counter value of the first CPU 340 is greater than its own transmission counter value (S2 ″).
상기 스텝(S2")에서 CPU 카운터값이 송시카운터값 보다 크지 않으면(NO), 본스탭(S2")을 반복수행하고, 반면에, CPU 카운터값이 송신카운터값 보다 크면(YES), 제 2 HDLC 송신기(310)내의 자체 송신중재카운터값과 채널카드 고유의 할당노드값이 일치하는 지의 여부를 판단한다(S3").In step S2 ", if the CPU counter value is not larger than the send counter value (NO), the main step S2" is repeatedly performed. On the other hand, if the CPU counter value is larger than the send counter value (YES), the second step is performed. It is determined whether the transmission arbitration counter value in the HDLC transmitter 310 and the allocation node value unique to the channel card match (S3 ").
상기 스텝(S3")에서 송신중재카운터값과 카드고유의 할당노드값이 일치하지 않으면(NO), 본 스텝(S3")을 반복수행하고, 반면에 송신중재카운터값과 카드고유의 할당노드값이 일치하면(YES), 제 2 HDLC 송신기(310)가 버스중재신호를 메인버스(10)로 송신한다(S4").If the transmission arbitration counter value and the card-specific allocation node value do not match (NO) in step S3 ", this step (S3") is repeated, while the transmission mediation counter value and the card-specific allocation node value are repeated. If this matches (YES), the second HDLC transmitter 310 transmits the bus arbitration signal to the main bus 10 (S4 ").
이어서, 상기 제 2 HDLC 송신기(310)는 제 2 DPRAM(330) 내에 저장된 해당 패킷을 읽어들여 중재클럭의 하강모서리에 동기시켜 메인버스(10)로 송신하고(S5"), 패킷전송이 완료되는 지의 여부를 판단한다(S6").Subsequently, the second HDLC transmitter 310 reads the corresponding packet stored in the second DPRAM 330 and transmits the packet to the main bus 10 in synchronization with the falling edge of the arbitration clock (S5 ″). It is judged whether or not (S6 ").
상기 스텝(S6")에서 패킷전송이 완료되지 않으면(NO), 상기 스텝(S5")으로 진행되고, 반면에, 패킷전송이 완료되면(YES), 상기 제 2 HDLC 송신기(310)는 버스중재신호를 풀어준다(S7").If the packet transmission is not completed at step S6 "(NO), the process proceeds to the step S5", while if the packet transmission is completed (YES), the second HDLC transmitter 310 is bus-mediated. Release the signal (S7 ").
이어서, 상기 채널카드(300)를 제외한 채널카드 및 제어카드(400) 내의 HDLC 수신기가 중재클럭의 상승모서리에 동기시켜 패킷을 래치하고(S8"), 패킷어드레스와 자체어드레스가 일치하는지의 여부를 판단한다(S9").Subsequently, the HDLC receivers in the channel card and the control card 400 except for the channel card 300 latch the packet in synchronization with the rising edge of the arbitration clock (S8 ″), and it is determined whether or not the packet address and the own address match. (S9 ").
상기 스텝(S9")에서 두 어드레스가 일치하면(YES), 상기 패킷어드레스와 일치하는 채널카드 또는 제어카드(여기서는 예를 들어 제어카드라 가정함)내의 제 3 HDLC 수신기(420)는 패킷이 에러패킷인지의 여부를 판단한다(S10").If the two addresses match (YES) in the step S9 ", the third HDLC receiver 420 in the channel card or control card (which is assumed to be a control card, for example) that matches the packet address has a packet error. Whether it is a packet is determined (S10 ").
상기 스텝(S10")에서 만약, 전송패킷이 정상적인 패킷이면(YES), 상기 제어카드(400)의 제 3 HDLC 수신기(420)의 자체 수신카운터값을 증가시키는 동시에 제 3 DPRAM(430)에 패킷을 저장하고, 제 3 CPU(440)에 인터럽트를 발생한다(S11").In step S10 ″, if the transmission packet is a normal packet (YES), the packet is transmitted to the third DPRAM 430 while increasing its own reception counter value of the third HDLC receiver 420 of the control card 400. In operation S11 ", an interrupt is generated in the third CPU 440.
이어서, 제 3 CPU(440)는 제 3 DPRAM(430)에 저장된 해당 패킷을 읽어오고(S12"), 제 3 HDLC 수신기(420)는 패킷의 전송이 완료되는 지의 여부를 판단한다(S13").Subsequently, the third CPU 440 reads the corresponding packet stored in the third DPRAM 430 (S12 ″), and the third HDLC receiver 420 determines whether the transmission of the packet is completed (S13 ″). .
상기 스텝(S13")에서 패킷의 전송이 완료되지 않으면(NO) 상기 스텝(S12")으로 진행되는 반면에, 패킷의 전송이 완료되면(YES), 제 3 HDLC 수신기(420)는 인터럽트를 해제하고(S14"), 종료한다.If the transmission of the packet is not completed in step S13 "(NO), the process proceeds to the step S12", whereas if the transmission of the packet is completed (YES), the third HDLC receiver 420 releases the interrupt. (S14 "), and it ends.
한편, 스텝(S9")에서 패킷어드레스와 자체어드레스가 일치하지 않으면(NO), 제 3 HDLC 수신기(420)는 전송패킷에 일정길이의 에러를 표시하고(S15"), 상기 스텝(S10")로 진행된다.On the other hand, if the packet address and the self address do not match in step S9 "(NO), the third HDLC receiver 420 displays an error of a predetermined length in the transmission packet (S15"), and in step S10 ". Proceeds.
그리고, 상기 스텝(S10")에서 전송패킷이 에러패킷이면(NO), 제 3 HDLC 수신기(420)는 자체 수신카운터값을 증가시키지 않고(S16"), 상기 스텝(S8")으로 진행된다.If the transmission packet is an error packet (NO) in step S10 ″, the third HDLC receiver 420 proceeds to step S8 ″ without increasing its reception counter value (S16 ″).
상술한 바와 같이 본 발명에 의한 이동 통신시스템의 기지국 내 HDLC 통신장치 및 그 통신방법에 의하면, 중재회로부와 HDLC 수신기의 어드레스필터를 이용하여 노드간의 송, 수신 경로를 메인버스로 공유하는 것을 가능하게 하고, 송, 수신속도는 기존과 동일하면서 회로를 단순화 시킬 수 있다는 뛰어난 효과가 있다.As described above, according to the HDLC communication apparatus and the communication method of the base station of the mobile communication system according to the present invention, it is possible to share the transmission and reception paths between nodes to the main bus using the address filter of the arbitration circuit unit and the HDLC receiver. In addition, the transmission and reception speeds are the same as before, and the circuit can be simplified.
또다른 효과는 트렁크의 수신단과 트렁크로의 송신단에 송, 수신 에러패킷 삭제수단을 두어 기지국의 트렁크 수신단에 에러패킷 또는 불필요한 패킷이 유입되는 것을 방지하는 동시에, 기지국에서 제어국으로 불필요한 패킷이 전송되는 것을 방지함으로써 CPU에 부하를 주지않아 시스템이 안정화 된다는 뛰어난 효과가 있다.Another effect is to provide transmission and reception error packet deletion means at the receiving end of the trunk and the transmitting end to the trunk to prevent the introduction of error packets or unnecessary packets at the trunk receiving end of the base station, and to transmit unnecessary packets from the base station to the control station. This prevents the CPU from overloading and stabilizes the system.
도 1은 본 발명의 일실시예에 의한 이동통신 시스템의 기지국 내 HDLC 통신장치에 대한 제어블록도,1 is a control block diagram of an HDLC communication apparatus in a base station of a mobile communication system according to an embodiment of the present invention;
도 2는 도 1의 수신에러 패킷삭제수단의 상세블록도,2 is a detailed block diagram of a reception error packet deleting unit of FIG. 1;
도 3은 도 1의 송신에러 패킷삭제수단의 상세블록도,3 is a detailed block diagram of transmission error packet deleting means of FIG. 1;
도 4는 도 1의 장치내에서 트렁크 클럭 또는 중재클럭에 동기하여 패킷의 송, 수신이 이루어짐을 도시한 도면,4 is a diagram illustrating packet transmission and reception in synchronization with a trunk clock or an arbitration clock in the apparatus of FIG. 1;
도 5a 및 도 5b는 본 발명의 일실시예에 의한 이동통신 시스템의 기지국 내 HDLC 통신방법 중 트렁크에서 수신에러삭제수단 및 메인버스를 통해 채널카드 또는 제어카드로 패킷을 전송하는 방법을 도시한 동작플로우챠트,5A and 5B illustrate an operation of transmitting a packet to a channel card or a control card through a reception error deleting means and a main bus in a trunk of an HDLC communication method in a base station of a mobile communication system according to an embodiment of the present invention; Flowchart,
도 6a 및 도 6b는 본 발명의 일실시예에 의한 이동통신 시스템의 기지국 내 HDLC 통신방법 중 채널카드에서 메인버스 및 송신에러삭제수단을 통해 트렁크로 패킷을 전송하는 방법을 도시한 동작플로우챠트,6A and 6B are flowcharts illustrating a method of transmitting a packet from a channel card to a trunk through a main bus and a transmission error deletion means in a base station HDLC communication method according to an embodiment of the present invention;
도 7a 및 도 7b는 본 발명의 일실시예에 의한 이동통신 시스템의 기지국 내 HDLC 통신방법 중 다수의 채널카드 간 또는 채널카드와 제어카드 간 메인버스를 통한 패킷전송 방법을 도시한 동작플로우챠트.7A and 7B are flowcharts illustrating a method of transmitting a packet through a main bus between a plurality of channel cards or between a channel card and a control card in an HDLC communication method in a base station of a mobile communication system according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 트렁크 200 : 수신에러패킷삭제수단100: trunk 200: receiving error packet deletion means
300 : 채널카드 400 : 제어카드300: channel card 400: control card
500 : 송신에러패킷삭제수단 600 : 제 1 루프백제어부500: transmission error packet deleting means 600: first loopback control unit
700 : 제 2 루프백제어부 800 : 중재회로부700: second loopback control unit 800: arbitration circuit unit
Claims (22)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062783A KR100551158B1 (en) | 1998-12-31 | 1998-12-31 | HDLC communication device in base station of mobile communication system and communication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062783A KR100551158B1 (en) | 1998-12-31 | 1998-12-31 | HDLC communication device in base station of mobile communication system and communication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000046107A KR20000046107A (en) | 2000-07-25 |
| KR100551158B1 true KR100551158B1 (en) | 2006-05-25 |
Family
ID=19569399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980062783A KR100551158B1 (en) | 1998-12-31 | 1998-12-31 | HDLC communication device in base station of mobile communication system and communication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100551158B1 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000046137A (en) * | 1998-12-31 | 2000-07-25 | 김영환 | Apparatus and method for removing packet error in hdlc router |
| KR20010027336A (en) * | 1999-09-13 | 2001-04-06 | 박종섭 | Hdlc communication router |
| KR100414367B1 (en) * | 1999-12-29 | 2004-01-07 | 엘지전자 주식회사 | Apparatus and method for detecting data conversion error in mobile switching system |
| KR100489038B1 (en) * | 2000-12-27 | 2005-05-11 | 엘지전자 주식회사 | Cell Routing Apparatus and Method in Base Station Channel |
| KR100504466B1 (en) * | 2000-12-30 | 2005-08-03 | 엘지전자 주식회사 | arbitration system of base station |
| KR100469427B1 (en) | 2002-06-24 | 2005-02-02 | 엘지전자 주식회사 | Video reproducing method for mobile communication system |
| KR102550625B1 (en) * | 2021-05-03 | 2023-07-05 | 한전케이디엔주식회사 | Apparatus and method for detecting redundant measuring instrument |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970055737A (en) * | 1995-12-21 | 1997-07-31 | 양승택 | Interconnection network management device of mobile communication system |
| KR970060783A (en) * | 1996-01-29 | 1997-08-12 | 김광호 | H.D.L./S.D.L. (HDLC / SDLC) switching device and control method of asynchronous transmission system |
| KR970068369A (en) * | 1996-03-21 | 1997-10-13 | 김광호 | High-level data communication control (HDLC) communication device |
| KR19980047248A (en) * | 1996-12-14 | 1998-09-15 | 양승택 | Real time processing method of traffic data in mobile communication base station |
| KR19980057724A (en) * | 1996-12-30 | 1998-09-25 | 이우복 | Wireless communication method using modified HDLC frame |
-
1998
- 1998-12-31 KR KR1019980062783A patent/KR100551158B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970055737A (en) * | 1995-12-21 | 1997-07-31 | 양승택 | Interconnection network management device of mobile communication system |
| KR970060783A (en) * | 1996-01-29 | 1997-08-12 | 김광호 | H.D.L./S.D.L. (HDLC / SDLC) switching device and control method of asynchronous transmission system |
| KR970068369A (en) * | 1996-03-21 | 1997-10-13 | 김광호 | High-level data communication control (HDLC) communication device |
| KR19980047248A (en) * | 1996-12-14 | 1998-09-15 | 양승택 | Real time processing method of traffic data in mobile communication base station |
| KR19980057724A (en) * | 1996-12-30 | 1998-09-25 | 이우복 | Wireless communication method using modified HDLC frame |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000046107A (en) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3879710A (en) | Data processor for a loop data communications system | |
| RU2642389C2 (en) | Methods and identification hardware of communication protocol, used in process control system | |
| JPH0832644A (en) | Signal receiving device | |
| JPH02156750A (en) | Multiplex access control method and multiplex access control system executing same | |
| KR100551158B1 (en) | HDLC communication device in base station of mobile communication system and communication method thereof | |
| JP2000049823A (en) | Transmitter, receiver and multi-rate transmission system using them | |
| CA2016639C (en) | Sonet h4 byte generator | |
| CN112653638B (en) | Device for switching routes of multiple paths of intermediate frequencies and baseband at high speed and communication method thereof | |
| CN110572294B (en) | SSM information processing time delay testing method | |
| US4811339A (en) | Non-coded information and companion data switching mechanism | |
| KR100257883B1 (en) | High level data link control method of communication packet destination and packet type detection device and method | |
| CN105718401B (en) | The multiplexing method and system of a kind of multichannel SMII signals to MII signals all the way | |
| JPH09181729A (en) | Time sharing multiplex communication control circuit for atm terminal equipment | |
| KR20020055358A (en) | Media access control device with QoS of a network system introduce a way of wavelength division multiplexing | |
| JPH11243402A (en) | Method and instrument for measurement of data communication network | |
| JPH08340338A (en) | Data transmitter and data transmission controller | |
| JP4654650B2 (en) | Wireless transmission system, wireless transmission device, and wireless transmission method used therefor | |
| KR100285731B1 (en) | Apparatus and method for allocating time slot using fifo(first in first out) memory | |
| EP1432211B1 (en) | Efficient non-user data transmission method | |
| KR100286748B1 (en) | Channel tester between lower control system and device in exchange system | |
| KR20010017640A (en) | Utopia interface unit having self loop-back test mode | |
| JP2978911B1 (en) | Line load distribution means and line load distribution method | |
| KR20010056663A (en) | HDLC communication apparatus in base station of communication system using packet router | |
| KR960002686B1 (en) | Module communication receiver of dual-ring structure | |
| JPH063916B2 (en) | Network node |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |