KR100548574B1 - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR100548574B1
KR100548574B1 KR1020030094098A KR20030094098A KR100548574B1 KR 100548574 B1 KR100548574 B1 KR 100548574B1 KR 1020030094098 A KR1020030094098 A KR 1020030094098A KR 20030094098 A KR20030094098 A KR 20030094098A KR 100548574 B1 KR100548574 B1 KR 100548574B1
Authority
KR
South Korea
Prior art keywords
film
field oxide
silicon
oxide film
trench
Prior art date
Application number
KR1020030094098A
Other languages
Korean (ko)
Other versions
KR20050063045A (en
Inventor
은용석
김봉수
지연혁
김형균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030094098A priority Critical patent/KR100548574B1/en
Publication of KR20050063045A publication Critical patent/KR20050063045A/en
Application granted granted Critical
Publication of KR100548574B1 publication Critical patent/KR100548574B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 실리콘 에피택셜 성장(Si Epitaxial Growth) 공정을 이용한 액티브 영역 및 소자분리막을 형성하는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 제조방법은, 실리콘 기판 상에 필드산화막을 성장시키는 단계; 상기 필드산화막을 식각하여 기판 액티브 영역을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치에 의해 노출된 기판 표면 상에 실리콘 에피택셜 성장 공정에 따라 필드산화막 보다 낮은 높이로 실리콘막을 성장시키는 단계; 상기 실리콘막 및 필드산화막 상에 감광막을 도포하는 단계; 및 상기 실리콘막이 노출되도록 실리콘막의 상부 일부를 포함한 감광막 및 필드산화막을 화학적기계연마하여 액티브 영역 및 소자분리막을 형성하는 단계를 포함한다. The present invention discloses a method of fabricating a semiconductor device for forming an active region and a device isolation film using a silicon epitaxial growth process. A method of manufacturing a semiconductor device according to the present invention, comprising: growing a field oxide film on a silicon substrate; Etching the field oxide layer to form a trench to expose a substrate active region; Growing a silicon film on the substrate surface exposed by the trench at a height lower than that of a field oxide film according to a silicon epitaxial growth process; Coating a photoresist film on the silicon film and the field oxide film; And chemically mechanically polishing the photoresist film and the field oxide film including the upper portion of the silicon film to expose the silicon film to form an active region and a device isolation film.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}Method of manufacturing semiconductor device

도 1a 및 도 1b는 종래 실리콘 에피택셜 성장 공정을 이용한 소자분리막 형성방법을 설명하기 위한 단면도. 1A and 1B are cross-sectional views illustrating a method of forming a device isolation film using a conventional silicon epitaxial growth process.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도. 2A through 2E are cross-sectional views of processes for describing a method of manufacturing a semiconductor device, according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도. 3 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : 실리콘기판 22 : 필드산화막21 silicon substrate 22 field oxide film

23 : 트렌치 24 : 실리콘막23 trench 24 silicon film

25 : 감광막 30 : 액티브 영역25 photosensitive film 30 active region

32 : 소자분리막32: device isolation film

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 실리콘 에피택셜 성장(Si Epitaxial Growth) 공정을 이용한 액티브 영역 및 소자분리막 형 성방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming an active region and a device isolation film using a silicon epitaxial growth process.

현재 반도체 메모리 소자의 개별 셀(cell)들간의 절연은 STI(Shallow Trench Isolation) 공정으로 진행하고 있다. 또한, STI 공정을 진행함에 있어서 소자의 미세화가 야기하는 리프레쉬 시간(refresh time)의 감소를 극복하기 위해 트렌치 매립산화막의 증착 전 선형질화막(liner nitride film)을 형성해주는 기술이 도입되었다. Insulation between individual cells of a semiconductor memory device is currently progressing through a shallow trench isolation (STI) process. In addition, in order to overcome the reduction of the refresh time caused by the miniaturization of the device in the STI process, a technique of forming a linear nitride film before deposition of the trench buried oxide film has been introduced.

이하에서는 종래의 STI 공정에 따른 소자분리막 형성방법을 간략하게 설명하도록 한다.Hereinafter, a device isolation film forming method according to a conventional STI process will be briefly described.

먼저, 기판 상에 패드산화막 및 패드질화막을 차례로 형성한 후, 상기 패드질화막을 식각하여 소자분리막이 형성될 영역을 한정한다. 그런다음, 패드질화막을 식각마스크로 이용해서 패드산화막과 기판을 식각하여 트렌치를 형성한다. First, a pad oxide film and a pad nitride film are sequentially formed on a substrate, and then the pad nitride film is etched to define a region where the device isolation film is to be formed. Then, using the pad nitride film as an etching mask, the pad oxide film and the substrate are etched to form trenches.

이어서, 셀 대 셀 누설(cell to cell leakage) 및 접합 누설 전류(junction leakage current)를 방지하기 위해 열산화막을 성장시킨 후, 후속 HDP-CVD 산화막 증착시 발생될 수 있는 표면 어택(surface attack)을 억제시키기 위해 선형질화막을 얇게 증착한다. The thermal oxide is then grown to prevent cell to cell leakage and junction leakage current, and then surface attack that can occur during subsequent HDP-CVD oxide deposition. A thin film of linear nitride is deposited to suppress.

그 다음, 상기 선형질화막 상에 선형산화막을 증착한 후, 트렌치를 매립하도록 HDP-CVD 산화막을 증착한다. 여기서, 선형질화막과 HDP-CVD 산화막은 스트레스 물성이 서로 반대이므로 직접 콘택되면 버블(Bubble) 형태의 디펙트(defect)가 발생될 수 있다. 따라서, 이러한 버블 디펙트의 발생을 방지하기 위해 상기 선형질화막과 HDP-CVD 산화막 사이에 상기 선형산화막을 개재시키는 것이다. Then, after depositing a linear oxide film on the linear nitride film, an HDP-CVD oxide film is deposited to fill the trench. Here, since the stress properties of the linear nitride film and the HDP-CVD oxide film are opposite to each other, defects in the form of bubbles may occur when directly contacted. Therefore, in order to prevent the occurrence of such bubble defects, the linear oxide film is interposed between the linear nitride film and the HDP-CVD oxide film.

다음으로, 상기 HDP-CVD 산화막을 CMP(Chemical Mechanical Polishing)하고, 그런다음, 패드질화막을 제거하여 소자분리막의 형성을 완성한다. Next, the mechanical mechanical polishing (CMP) of the HDP-CVD oxide film is performed, and then the pad nitride film is removed to complete the formation of the device isolation film.

그러나, 전술한 STI 공정을 이용한 소자분리막 형성방법은 선형 물질로 이중층을 사용하고 있고, 특히, 선형질화막은 FLP(Furnace Low Pressure)-CVD 공정에 따라 증착하고 있는 것과 관련해서 웨이퍼 후면에 질화막이 증착되어 후속 패드질화막의 제거시 인산(H3PO4)에의 침지 시간(Dip time)을 증가시키게 되므로, 결국, 모트(moat) 특성을 열화시키는 주요 원인이 되고 있다. However, the device isolation film forming method using the STI process described above uses a double layer as a linear material, and in particular, the nitride film is deposited on the back surface of the wafer in connection with the deposition of the linear nitride film by the FLP (Furnace Low Pressure) -CVD process This increases the dipping time in phosphoric acid (H3PO4) upon subsequent removal of the pad nitride film, which in turn is a major cause of deterioration of moat properties.

또한, 선형 물질로 사용중인 질화막/산화막 적층 구조의 실제 두께가 로딩 이펙트(loading effect)로 인해 부분적으로 얇게 증착되어 후속하는 HDP-CVD 산화막의 증착시 플라즈마에 의한 데미지를 견디지 못하고 유실(loss)되는 현상이 발생되는 바, 모트가 커지는 현상을 유발됨은 물론 기대했던 소자의 리프레쉬 특성의 개선 효과가 제거되는 결과가 초래되고 있다. In addition, the actual thickness of the nitride / oxide layer structure used as the linear material is partially thinly deposited due to the loading effect so that it is not able to withstand the damage caused by plasma during the deposition of the subsequent HDP-CVD oxide layer. As a result of this phenomenon, the mote becomes larger and the effect of improving the refresh characteristics of the device expected is removed.

결국, 반도체 소자의 집적도가 높아짐에 따라 모트 심화에 의해 발생되는 셀 문턱전압 드롭 및 험프 현상, 그리고, 게이트 식각시 잔류물에 의한 브릿지 등을 해결하고, 반도체 소자의 리프레쉬 특성을 개선할 수 있는 새로운 소자분리 공정에 대한 요구가 커지고 있다. As a result, as the degree of integration of semiconductor devices increases, the cell threshold voltage drop and hump phenomenon caused by the deepening of motes, bridges due to residues during gate etching, and the like can be solved, thereby improving the refresh characteristics of semiconductor devices. There is a growing demand for device isolation processes.

한편, 상기와 같은 문제를 개선할 수 있는 종래의 다른 기술로서 주조형 소자분리막 형성방법이 제안되었다. 이러한 주조형 소자분리막 형성방법은 다음과 같다. On the other hand, as another conventional technique that can improve the above problems has been proposed a casting device isolation film forming method. The casting device isolation film forming method is as follows.

먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(1)상에 필드산화막(2)을 성장 시킨 후, 액티브 영역이 될 필드산화막 부분을 마스킹 및 식각 공정을 통해 제거한다. First, as shown in FIG. 1A, after growing the field oxide film 2 on the silicon substrate 1, the field oxide film portion to be the active region is removed through a masking and etching process.

그런다음, 도 1b에 도시된 바와 같이, 필드산화막(2)이 제거된 기판 액티브 영역 상에 실리콘 에피택셜 성장(Si Epitaxial Growth : 이하, SEG) 공정으로 실리콘막(3)을 증착한다. Then, as illustrated in FIG. 1B, the silicon film 3 is deposited by a Si epitaxial growth (SEG) process on the substrate active region from which the field oxide film 2 is removed.

이어서, 도시되지는 않았으나, 필드산화막(2)이 노출되도록 실리콘막(3)의 표면을 CMP하고, 이를 통해, 소자분리 구조를 완성한다. Subsequently, although not shown, the surface of the silicon film 3 is CMP so that the field oxide film 2 is exposed, thereby completing the device isolation structure.

그러나, 상기 SEG 공정을 이용한 주조형 소자분리막 형성방법은 액티브 영역을 완전히 채운 후, CMP 공정으로 액티브 영역 및 소자분리막을 정의하게 되는 바, 실리콘 성장에 많은 시간이 소요되며, 그래서, 생산성에 측면에서 바람직하지 못하다. However, in the method of forming a cast-type device isolation layer using the SEG process, the active region and the device isolation layer are defined by the CMP process after the active region is completely filled, and therefore, it takes a long time to grow silicon, and thus, in terms of productivity Not desirable

여기서, 실리콘 성장 시간에 많은 시간이 소요되는 것은 액티브 영역을 완전히 매립시키기 위해서는 실리콘막을 소자분리용 산화막 보다 두껍게 성장시켜야 하기 때문이다. The time required for the silicon growth time is that the silicon film must be thicker than the oxide film for device isolation in order to completely fill the active region.

따라서, 본 발명은 상기와 같은 종래의 문제점들을 해결하기 위해 안출된 것으로서, SEG 공정을 이용하되 실리콘 성장 시간을 줄일 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device that can reduce the silicon growth time while using the SEG process, which has been devised to solve the conventional problems as described above.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 실리콘 기판 상의 전면에 필드산화막을 성장시키는 단계; 상기 필드산화막을 상기 실리콘 기판의 액티브 영역이 노출되도록 식각하여 트렌치를 형성하는 단계; 상기 실리콘 기판을 시드로 하여 상기 트렌치 내에 실리콘막을 상부 표면이 상기 필드산화막의 상부 표면 보다 낮은 높이를 갖도록 에피택셜 성장하는 단계; 상기 실리콘막 및 필드산화막 상에 감광막을 도포하는 단계; 및 상기 실리콘막이 노출되도록 상기 실리콘막의 상부 일부를 포함하여 상기 감광막 및 필드산화막을 화학적기계연마하여 액티브 영역 및 소자분리영역을 한정하는 단계를 포함한다.Method of manufacturing a semiconductor device according to the present invention for achieving the above object comprises the steps of growing a field oxide film on the entire surface of the silicon substrate; Etching the field oxide layer to expose the active region of the silicon substrate to form a trench; Epitaxially growing a silicon film in the trench with the silicon substrate as a seed so that an upper surface thereof has a lower height than an upper surface of the field oxide film; Coating a photoresist film on the silicon film and the field oxide film; And chemically polishing the photosensitive film and the field oxide film including an upper portion of the silicon film to expose the silicon film, thereby defining an active region and a device isolation region.

여기서, 상기 필드산화막은 2000∼5000Å 두께로 성장시키며, 상기 필드산화막을 형성하기 위한 필드산화 공정은 900∼1175℃의 온도에서 건식, 습식, 또는, 건식과 습식의 혼합 방식 중에서 어느 하나의 방식으로 수행한다. 또한, 상기 필드산화막을 형성하기 위한 필드산화 공정은 금속성 불순물(metallic impurity)에 의한 오염을 제어하기 위해 TCA 또는 HCl을 첨가하여 수행한다. Here, the field oxide film is grown to a thickness of 2000 ~ 5000Å, the field oxidation process for forming the field oxide film is any one of dry, wet, or dry and wet mixing method at a temperature of 900 ~ 1175 ℃. Perform. In addition, the field oxidation process for forming the field oxide film is performed by adding TCA or HCl to control contamination by metallic impurity.

상기 트렌치를 형성하는 단계 후, 그리고, 상기 실리콘막을 성장시키는 단계 전, 상기 트렌치에 의해 노출된 기판 표면의 자연산화막이 제거되도록 H2 베이킹 및 HF 증기 처리를 수행하는 단계를 더 포함하며, 상기 H2 베이킹은 700∼1200℃에서 10초 이상 수행하고, 상기 HF 증기 처리는 25초 이하로 수행한다. Performing H2 baking and HF steaming to remove the native oxide film on the substrate surface exposed by the trench after forming the trench and before growing the silicon film, wherein the H2 baking Is performed at 700 to 1200 ° C. for at least 10 seconds, and the HF vapor treatment is performed at 25 seconds or less.

상기 실리콘 에피택셜 성장 공정에 따른 실리콘막의 성장은 소오스로서 DCS, HCl, H2 또는 Si2H4, Cl의 혼합 가스를 사용하고, 온도를 700∼1200℃로 하며, 장비의 베이스 압력을 10E-6∼10E-8 Torr의 저압으로 하고, 공정 압력을 ∼10E-5 Torr로 하여 수행하며, 상기 실리콘막은 필드산화막 두께의 50∼95%에 해당하는 두 께로 성장시킨다. The growth of the silicon film according to the silicon epitaxial growth process is performed using a mixed gas of DCS, HCl, H2 or Si2H4, Cl as a source, the temperature is 700 ~ 1200 ℃, the base pressure of the equipment 10E-6 ~ 10E- A low pressure of 8 Torr and a process pressure of -10E-5 Torr were carried out, and the silicon film was grown to a thickness corresponding to 50 to 95% of the thickness of the field oxide film.

또한, 본 발명은, 실리콘 기판 상의 전면에 필드산화막을 성장시키는 단계; 상기 필드산화막을 상기 실리콘 기판의 액티브 영역이 노출되도록 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 의해 노출된 상기 실리콘 기판 표면의 자연산화막을 H2 베이킹 및 HF 증기 처리로 제거하는 단계; 상기 실리콘 기판을 시드로 하여 상기 트렌치 내에 실리콘막을 상부 표면이 상기 필드산화막의 상부 표면 보다 낮은 높이를 갖도록 에피택셜 성장하는 단계; 상기 실리콘막 및 필드산화막 상에 감광막을 도포하는 단계; 상기 실리콘막의 상부에서 멈추는 것을 타켓으로 상기 감광막 및 필드산화막을 화학적기계연마하여 액티브 영역 및 소자분리영역을 한정하는 단계; 및 상기 실리콘막 상에 잔류하는 감광막을 제거하는 단계를 포함한다.In addition, the present invention comprises the steps of growing a field oxide film on the entire surface of the silicon substrate; Etching the field oxide layer to expose the active region of the silicon substrate to form a trench; Removing the native oxide film on the surface of the silicon substrate exposed by the trench by H2 baking and HF steam treatment; Epitaxially growing a silicon film in the trench with the silicon substrate as a seed so that an upper surface thereof has a lower height than an upper surface of the field oxide film; Coating a photoresist film on the silicon film and the field oxide film; Defining an active region and an isolation region by chemical mechanical polishing of the photoresist layer and the field oxide layer with a target of stopping at an upper portion of the silicon layer; And removing the photoresist film remaining on the silicon film.

여기서, 상기 필드산화막은 2000∼5000Å 두께로 성장시키며, 상기 실리콘막은 필드산화막 두께의 50∼95%에 해당하는 두께로 성장시킨다. Here, the field oxide film is grown to a thickness of 2000 to 5000 microns, and the silicon film is grown to a thickness corresponding to 50 to 95% of the thickness of the field oxide film.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 설명하면 다음과 같다. First, the technical principle of the present invention will be described.

본 발명은 SEG 공정을 이용하여 주조형 소자분리막을 형성함에 있어서 필드산화막 보다 낮은 두께로 실리콘막을 성장시킨 후, 상기 실리콘막 및 필드산화막 상에 감광막을 도포하고, 그런다음, 실리콘막이 노출될 때까지 상기 감광막 및 필드산화막을 CMP하여 액티브 영역을 정의함과 동시에 소자분리막의 형성을 완성한 다.In the present invention, in forming a cast device isolation layer using a SEG process, a silicon film is grown to a thickness lower than that of a field oxide film, and then a photosensitive film is coated on the silicon film and the field oxide film, and then, until the silicon film is exposed. The photosensitive film and the field oxide film are CMP to define an active region and to form a device isolation film.

이 경우, SEG 공정에 따른 실리콘막을 필드산화막 보다 두껍게 성장시킬 필요가 없으므로, 상기 실리콘막의 성장 시간을 종래의 그것과 비교해서 대폭 줄일 수 있으며, 그래서, 종래 생산성의 문제를 해결할 수 있게 된다. In this case, it is not necessary to grow the silicon film according to the SEG process thicker than the field oxide film, so that the growth time of the silicon film can be drastically reduced as compared with the conventional one, and thus the problem of conventional productivity can be solved.

자세하게, 도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.In detail, FIGS. 2A to 2E are cross-sectional views of processes for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 2a를 참조하면, 실리콘 기판(21) 상에 필드산화(field oxidation) 공정을 통해 필드산화막(22)을 성장시킨다. 이때, 상기 필드산화막(22)의 두께는 셀 대 셀 및 접합 누설 전류를 억제할 수 있을 정도의 두께, 예컨데, 2000∼5000Å 정도로 성장시킨다. Referring to FIG. 2A, a field oxide film 22 is grown on a silicon substrate 21 through a field oxidation process. At this time, the thickness of the field oxide film 22 is grown to a thickness such that the cell-to-cell and junction leakage currents can be suppressed, for example, about 2000 to 5000 mA.

그리고, 상기 필드산화는 900∼1175℃ 정도의 온도로 수행하며, 아울러, 건식(dry), 습식(wet) 또는 건식과 습식의 혼합 방식으로 수행하고, 게다가, 금속성 불순물(metallic impurity)에 의한 오염을 제어하기 위해 TCA 또는 HCl을 첨가하여 진행할 수 있다. In addition, the field oxidation is carried out at a temperature of about 900 to 1175 ° C, and also in a dry, wet, or dry and wet mixing mode, and furthermore, contamination by metallic impurity. It can be proceeded by adding TCA or HCl to control.

도 2b를 참조하면, 필드산화막(22) 상에 공지의 포토리소그라피 공정에 따라 액티브 영역을 노출시키는 감광막 패턴(도시안됨)을 형성한 상태에서, 이러한 감광막 패턴을 이용한 필드산화막(22)의 식각을 행하여 기판 액티브 영역을 노출시키는 트렌치(23)를 형성한다. 이후, 상기 감광막 패턴을 제거한다. Referring to FIG. 2B, in the state in which a photoresist pattern (not shown) is formed on the field oxide layer 22 according to a known photolithography process, the etching of the field oxide layer 22 using the photoresist pattern is performed. To form a trench 23 that exposes the substrate active region. Thereafter, the photoresist pattern is removed.

도 2c를 참조하면, 상기 트렌치(23)에 의해 노출된 기판 표면에 대해 H2 베이킹(baking) 및 HF 증기(vapor) 처리를 행하여 그 표면에서의 자연산화막(native oxide)을 제거한다. 이때, 상기 H2 베이킹은 700∼1200℃에서 10초 이상 수행하며, 이후 상기 HF 증기 처리는 25초 이하 동안 수행한다. Referring to FIG. 2C, the substrate surface exposed by the trench 23 is subjected to H 2 baking and HF vapor to remove native oxide from the surface. At this time, the H2 baking is performed for 10 seconds or more at 700 ~ 1200 ℃, after which the HF steam treatment is performed for 25 seconds or less.

그 다음, 상기 트렌치(23)에 의해 노출되어 H2 베이킹 및 HF 증기 처리에 의해 실리콘의 에피택셜 성장이 가능하도록 처리된 단결정인 실리콘 기판(21) 상에 SEG 공정으로 실리콘막(24)을 성장시킨다. 여기서, 상기 SEG 공정시 소오스로는 DCS, HCl, H2 또는 Si2H4, Cl의 혼합 가스를 사용하며, 온도는 700∼1200℃ 정도로 하고, 장비의 베이스 압력은 10E-6∼10E-8 Torr 정도의 저압으로 하며, 공정 압력은 ∼10E-5 Torr 정도로 한다. 특히, 상기 실리콘막(24)의 성장 두께는 필드산화막 (22) 두께의 50∼95%에 해당하는 두께로 한다. Next, the silicon film 24 is grown by the SEG process on the single crystal silicon substrate 21 exposed by the trench 23 and processed to enable epitaxial growth of silicon by H2 baking and HF steam treatment. . Here, in the SEG process, a mixed gas of DCS, HCl, H2 or Si2H4, Cl is used as the source, the temperature is about 700 to 1200 ° C, and the base pressure of the equipment is about 10E-6 to 10E-8 Torr. The process pressure is about 10E-5 Torr. In particular, the growth thickness of the silicon film 24 is set to 50-95% of the thickness of the field oxide film 22.

도 2d를 참조하면, 실리콘막(24)을 포함한 필드산화막(22) 상에 감광막(25)을 도포한다. 이 때, 감광막(25)은 필드산화막(22)과 실리콘막(24)의 단차를 극복하고 표면이 평탄하게 형성된다.Referring to FIG. 2D, a photosensitive film 25 is coated on the field oxide film 22 including the silicon film 24. At this time, the photosensitive film 25 overcomes the step difference between the field oxide film 22 and the silicon film 24 and is formed to have a flat surface.

도 2e를 참조하면, 실리콘막(24)이 노출되도록 상기 실리콘막(24)의 일부분을 포함한 감광막(25) 및 필드산화막(22)을 CMP하고, 이 결과로서, 실리콘막(24)이 형성된 액티브 영역(30)과 소자분리막(32)이 형성된 소자분리영역을 동시에 한정한다. 이 때, 감광막(25)의 표면이 평탄하므로 연마되어 노출되는 실리콘막(24)과 소자분리막(32)의 표면도 단차나 모트 등이 발생되는 것이 방지된다.Referring to FIG. 2E, the photosensitive film 25 including the portion of the silicon film 24 and the field oxide film 22 are CMP so that the silicon film 24 is exposed, and as a result, the active silicon film 24 is formed. The device isolation region in which the region 30 and the device isolation layer 32 are formed is simultaneously defined. At this time, since the surface of the photosensitive film 25 is flat, the surface of the silicon film 24 and the element isolation film 32 that are polished and exposed are also prevented from generating a step or a mote.

이후, 공지된 일련의 후속 공정들을 진행하여 본 발명의 반도체 소자를 제조한다. Thereafter, a series of well-known subsequent processes are performed to manufacture the semiconductor device of the present invention.

전술한 바와 같은 본 발명의 방법에 따르면, SEG 공정을 이용하여 실리콘막을 성장시키되, 상기 실리콘막을 필드산화막 보다 두껍게 성장시키는 것이 아니하므로, 상기 실리콘막 성장 시간을 종래에 비해 대략 10∼30% 정도 줄일 수 있으며, 이에 따라, 생산성을 개선시킬 수 있다. According to the method of the present invention as described above, the silicon film is grown by using the SEG process, but the silicon film is not grown thicker than the field oxide film, and thus the silicon film growth time is reduced by about 10 to 30% compared with the conventional method. In this way, productivity can be improved.

한편, 전술한 본 발명의 실시예에 있어서는 CMP 공정을 실리콘막 상부 일부까지 제거되도록 하는 것을 타겟(target)으로 하여 진행하였지만, 본 발명의 다른 실시예로서 감광막 및 필드산화막에 대한 CMP 공정을, 도 3에 도시된 바와 같이, 실리콘막(24)의 상부에서 멈추는 것을 타겟으로 하여 진행할 수도 있다. Meanwhile, in the above-described embodiment of the present invention, the CMP process is performed by removing the CMP process to a part of the upper part of the silicon film. However, as another embodiment of the present invention, the CMP process for the photoresist film and the field oxide film is illustrated. As shown in Fig. 3, the target may be a target that stops at the top of the silicon film 24.

이 경우, 전술한 실시예에서는 액티브 영역과 소자분리막이 동일 높이를 가지므로 후속 세정(cleaning) 공정에서 소자분리막의 손실(loss)이 일어날 수 있고, 이에 따라, 모트가 발생될 가능성이 있지만, 이 실시예에서는 실리콘막의 상부에서 CMP가 종료되는 것과 관련해서 소자분리막이 액티브 영역 보다 높이가 높으므로 후속 세정 공정에서 소자분리막의 일부가 손실되더라도 모트의 발생은 방지할 수 있으며, 그래서, 공정 마진(process margin)을 갖게 된다. In this case, in the above-described embodiment, since the active region and the device isolation film have the same height, a loss of the device isolation film may occur in a subsequent cleaning process, and thus, a mort may be generated. In the embodiment, since the device isolation film has a higher height than the active region in relation to the termination of the CMP on the upper part of the silicon film, even if a part of the device isolation film is lost in the subsequent cleaning process, the generation of mort can be prevented. margin).

물론, 이 실시예에서는 실리콘막 상에 감광막이 잔류될 수 있으므로, 후속에서 감광막 스트립 공정을 추가해 주어야만 한다. Of course, in this embodiment, since the photoresist film may remain on the silicon film, a photoresist strip process must be added later.

이상에서와 같이, 본 발명은 SEG 공정을 이용하여 주조형 소자분리막을 형성함으로써 모트의 발생을 근본적으로 방지할 수 있어 소자 특성 및 신뢰성을 향상시킬 수 있다. As described above, the present invention can fundamentally prevent the generation of mort by forming the cast type device isolation layer using the SEG process, thereby improving device characteristics and reliability.

또한, 본 발명은 SEG 공정을 이용하여 실리콘막을 성장시키되, 상기 실리콘막을 필드산화막의 상부 표면 보다 낮게 성장시킨 후, 감광막의 전면 도포 및 CMP를 통해 액티브 영역을 포함한 소자분리막을 형성하는 바, 실리콘막의 성장 시간을 줄일 수 있어 생산성을 향상시킬 수 있다. In addition, the present invention is to grow a silicon film using the SEG process, but after the silicon film is grown lower than the upper surface of the field oxide film, the device isolation film including the active region is formed through the entire application of the photosensitive film and CMP, You can improve your productivity by reducing your growth time.                     

이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
As mentioned above, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (11)

실리콘 기판 상의 전면에 필드산화막을 성장시키는 단계; Growing a field oxide film on the entire surface of the silicon substrate; 상기 필드산화막을 상기 실리콘 기판의 액티브 영역이 노출되도록 식각하여 트렌치를 형성하는 단계; Etching the field oxide layer to expose the active region of the silicon substrate to form a trench; 상기 실리콘 기판을 시드로 하여 상기 트렌치 내에 실리콘막을 상부 표면이 상기 필드산화막의 상부 표면 보다 낮은 높이를 갖도록 에피택셜 성장하는 단계;Epitaxially growing a silicon film in the trench with the silicon substrate as a seed so that an upper surface thereof has a lower height than an upper surface of the field oxide film; 상기 실리콘막 및 필드산화막 상에 감광막을 도포하는 단계; 및 Coating a photoresist film on the silicon film and the field oxide film; And 상기 실리콘막이 노출되도록 상기 실리콘막의 상부 일부를 포함하여 상기 감광막 및 필드산화막을 화학적기계연마하여 액티브 영역 및 소자분리영역을 한정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. And chemically polishing the photoresist film and the field oxide film, including an upper portion of the silicon film to expose the silicon film, thereby defining an active region and a device isolation region. 제 1 항에 있어서, 상기 필드산화막을 2000∼5000Å의 두께로 성장시키는 것을 특징으로 하는 반도체 소자의 제조방법. The method of manufacturing a semiconductor device according to claim 1, wherein the field oxide film is grown to a thickness of 2000 to 5000 kPa. 제 1 항 또는 제 2 항에 있어서, 상기 필드산화막을 형성하기 위한 필드산화 공정은 900∼1175℃의 온도에서 건식(dry), 습식(wet) 및 건식과 습식의 혼합 방식으로 구성된 그룹으로부터 선택되는 어느 하나의 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법. The method of claim 1 or 2, wherein the field oxidation process for forming the field oxide film is selected from the group consisting of dry, wet, and a mixed method of dry and wet at a temperature of 900 ~ 1175 ° C. Method of manufacturing a semiconductor device, characterized in that carried out in any one way. 제 3 항에 있어서, 상기 필드산화막을 형성하기 위한 필드산화 공정은 금속성 불순물(metallic impurity)에 의한 오염을 제어하기 위해 TCA 또는 HCl을 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법. The method of claim 3, wherein the field oxidation process for forming the field oxide film is performed by adding TCA or HCl to control contamination by metallic impurity. 제 1 항에 있어서, 상기 트렌치를 형성하는 단계 후, 그리고, 상기 실리콘막을 성장시키는 단계 전, H2 베이킹 및 HF 증기 처리를 수행하여 상기 트렌치에 의해 상기 노출된 실리콘 기판 표면에 형성된 자연산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. The method of claim 1, further comprising removing the natural oxide film formed on the exposed silicon substrate surface by the trench by performing H 2 baking and HF steaming after forming the trench and before growing the silicon film. The method of manufacturing a semiconductor device, characterized in that it further comprises a step. 제 5 항에 있어서, 상기 H2 베이킹을 700∼1200℃에서 10초 이상 수행하고, 상기 HF 증기 처리를 25초 이하로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법. The method of claim 5, wherein the H 2 baking is performed at 700 to 1200 ° C. for at least 10 seconds, and the HF vapor treatment is performed at 25 seconds or less. 제 1 항에 있어서, 상기 실리콘 에피택셜 성장 공정에 따른 실리콘막의 성장은 소오스로서 DCS, HCl, H2 또는 Si2H4, Cl의 혼합 가스를 사용하고, 온도를 700∼1200℃로 하며, 장비의 베이스 압력을 10E-6∼10E-8 Torr의 저압으로 하고, 공정 압력을 ∼10E-5Torr로 하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법. According to claim 1, wherein the growth of the silicon film according to the silicon epitaxial growth process using a mixed gas of DCS, HCl, H2 or Si2H4, Cl as a source, the temperature is 700 ~ 1200 ℃, the base pressure of the equipment A low pressure of 10E-6 to 10E-8 Torr and a process pressure of ˜10E-5 Torr. 제 1 항에 있어서, 상기 실리콘막을 필드산화막 두께의 50∼95%에 해당하는 두께로 성장하는 것을 특징으로 하는 반도체 소자의 제조방법. The method of manufacturing a semiconductor device according to claim 1, wherein the silicon film is grown to a thickness corresponding to 50 to 95% of the thickness of the field oxide film. 실리콘 기판 상의 전면에 필드산화막을 성장시키는 단계; Growing a field oxide film on the entire surface of the silicon substrate; 상기 필드산화막을 상기 실리콘 기판의 액티브 영역이 노출되도록 식각하여 트렌치를 형성하는 단계; Etching the field oxide layer to expose the active region of the silicon substrate to form a trench; 상기 트렌치에 의해 노출된 상기 실리콘 기판 표면의 자연산화막을 H2 베이킹 및 HF 증기 처리로 제거하는 단계;Removing the native oxide film on the surface of the silicon substrate exposed by the trench by H2 baking and HF steam treatment; 상기 실리콘 기판을 시드로 하여 상기 트렌치 내에 실리콘막을 상부 표면이 상기 필드산화막의 상부 표면 보다 낮은 높이를 갖도록 에피택셜 성장하는 단계;Epitaxially growing a silicon film in the trench with the silicon substrate as a seed so that an upper surface thereof has a lower height than an upper surface of the field oxide film; 상기 실리콘막 및 필드산화막 상에 감광막을 도포하는 단계; Coating a photoresist film on the silicon film and the field oxide film; 상기 실리콘막의 상부에서 멈추는 것을 타켓으로 상기 감광막 및 필드산화막을 화학적기계연마하여 액티브 영역 및 소자분리영역을 한정하는 단계; 및 Defining an active region and an isolation region by chemical mechanical polishing of the photoresist layer and the field oxide layer with a target of stopping at an upper portion of the silicon layer; And 상기 실리콘막 상에 잔류하는 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. Removing the photoresist film remaining on the silicon film. 제 9 항에 있어서, 상기 필드산화막을 2000∼5000Å 두께로 성장시키는 것을 특징으로 하는 반도체 소자의 제조방법. The method of manufacturing a semiconductor device according to claim 9, wherein the field oxide film is grown to a thickness of 2000 to 5000 kPa. 제 9 항에 있어서, 상기 실리콘막을 상기 필드산화막 두께의 50∼95%에 해당하는 두께로 성장시키는 것을 특징으로 하는 반도체 소자의 제조방법. 10. The method of claim 9, wherein the silicon film is grown to a thickness corresponding to 50 to 95% of the thickness of the field oxide film.
KR1020030094098A 2003-12-19 2003-12-19 Method of manufacturing semiconductor device KR100548574B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094098A KR100548574B1 (en) 2003-12-19 2003-12-19 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094098A KR100548574B1 (en) 2003-12-19 2003-12-19 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20050063045A KR20050063045A (en) 2005-06-28
KR100548574B1 true KR100548574B1 (en) 2006-02-02

Family

ID=37254933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094098A KR100548574B1 (en) 2003-12-19 2003-12-19 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100548574B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470603B2 (en) 2006-07-12 2008-12-30 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having laser-formed single crystalline active structures

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745065B1 (en) * 2004-12-27 2007-08-01 주식회사 하이닉스반도체 Method for removing a growth particle on Phase Shift Mask
KR100806351B1 (en) * 2007-02-16 2008-02-27 삼성전자주식회사 Method of forming semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020224A (en) * 1998-09-18 2000-04-15 김영환 Device isolation layer of semiconductor device and method for forming thereof
KR20000046948A (en) * 1998-12-31 2000-07-25 김영환 Method for forming device isolation layer of multiple semiconductor device
KR20010010041A (en) * 1999-07-15 2001-02-05 윤종용 Semiconductor device with SEG layer and Method for isolating thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020224A (en) * 1998-09-18 2000-04-15 김영환 Device isolation layer of semiconductor device and method for forming thereof
KR20000046948A (en) * 1998-12-31 2000-07-25 김영환 Method for forming device isolation layer of multiple semiconductor device
KR20010010041A (en) * 1999-07-15 2001-02-05 윤종용 Semiconductor device with SEG layer and Method for isolating thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470603B2 (en) 2006-07-12 2008-12-30 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having laser-formed single crystalline active structures

Also Published As

Publication number Publication date
KR20050063045A (en) 2005-06-28

Similar Documents

Publication Publication Date Title
KR100421046B1 (en) Semiconductor device and method for manufacturing the same
KR100209367B1 (en) Insulating film forming method of semiconductor device
KR100555472B1 (en) Trench isolation method using selective epitaxial growth
KR100548574B1 (en) Method of manufacturing semiconductor device
KR20050006511A (en) Method for forming element isolation film of semiconductor device
KR100475025B1 (en) Forming method for field oxide of semiconductor device
KR100363699B1 (en) Method for forming semiconductor device
KR100325605B1 (en) manufacturing method of shallow trench isolation of semiconductor devices
KR100305145B1 (en) Method of forming shallow trench isolation layer in semiconductor device
KR100703841B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100357199B1 (en) Method for manufacturing semiconductor device
KR20000015466A (en) Trench isolation method
KR0168122B1 (en) Manufacturing method of semiconductor device
KR100541707B1 (en) Method for forming isolation layer of semiconductor device
KR100541692B1 (en) Method for forming isolation layer of semiconductor device
KR20040059439A (en) Method for forming trench type isolation layer in semiconductor device
KR20040006322A (en) Method for forming isolation layer of semiconductor device
KR100373710B1 (en) manufacturing method of shallow trench isolation of semiconductor devices
KR100559134B1 (en) Active cell isolation body of a semiconductor device and method for forming the same
KR20020002726A (en) Method of forming an isolation layer in a semiconductor device
KR20040059444A (en) Method for forming trench type isolation layer in semiconductor device
KR20010036283A (en) Method for forming active area of semiconductor memory device by using selective epitaxial growth
KR20050002511A (en) Method for forming isolation layer of semiconductor device
KR20010066342A (en) A method for forming a field oxide of a semiconductor device
KR20040004866A (en) Method for forming trench type isolation layer in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee