KR100548532B1 - 스텐실 마스크 및 그 제조방법 - Google Patents

스텐실 마스크 및 그 제조방법 Download PDF

Info

Publication number
KR100548532B1
KR100548532B1 KR1019990008783A KR19990008783A KR100548532B1 KR 100548532 B1 KR100548532 B1 KR 100548532B1 KR 1019990008783 A KR1019990008783 A KR 1019990008783A KR 19990008783 A KR19990008783 A KR 19990008783A KR 100548532 B1 KR100548532 B1 KR 100548532B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
peripheral region
electron beam
stencil mask
Prior art date
Application number
KR1019990008783A
Other languages
English (en)
Other versions
KR20000060466A (ko
Inventor
김철균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990008783A priority Critical patent/KR100548532B1/ko
Publication of KR20000060466A publication Critical patent/KR20000060466A/ko
Application granted granted Critical
Publication of KR100548532B1 publication Critical patent/KR100548532B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명은 서로 다른 임계 치수를 갖는 패턴들이 형성될 셀 영역과 주변 영역을 동일한 에너지로 노광함에도 불구하고, 상기 셀 영역 및 주변 영역 모두에 원하는 형태의 패턴들을 형성할 수 있도록 하는 스텐실 마스크 및 그 제조방법을 제공한다. 제공된 본 발명의 스텐실 마스크는 전체를 지지하는 프레임과, 상기 프레임 상에 배치되어 전자빔에 의한 스트레스가 전체적으로 평형을 이루도록 하는 멤브레인, 및 상기 멤브레인 상에 배치되어 전자빔을 투과 또는 차단시키는 흡수층으로 이루어지며, 상대적으로 임계 치수가 작은 패턴들이 형성되는 셀 영역과 상대적으로 임계 치수가 큰 패턴들이 형성되는 주변 영역을 동시에 노광하기 위한 스텐실 마스크로서, 상기 주변 영역에 배치되는 부분의 상기 흡수층의 후면에 인가된 전자빔의 에너지의 감소시키는 산란층이 구비되어 있는 것을 특징으로 한다.

Description

스텐실 마스크 및 그 제조방법{STENCIL MASK AND METHOD OF MANUFACTURING THE SAME}
도 1은 종래의 셀 투사 마스크를 도시한 평면도.
도 2는 도 1의 제1마스크 패턴에 대한 확대도.
도 3은 종래의 셀 투사 마스크의 단면도.
도 4는 도 2의 제1 및 제2 단위 마스크에 의해 형성되는 패턴들을 도시한 도면.
도 5는 종래 문제점을 설명하기 위한 사진.
도 6은 본 발명의 실시예에 따른 셀 투사 마스크를 도시한 단면도.
도 7a 내지 도 7c는 본 발명의 실시예에 따른 셀 투사 마스크의 제조방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
31 : 실리콘 기판 31a : 프레임
32 : 절연층 32a : 멤브레인
33 : 산란층 34 : 실리콘층
34a : 흡수층 50 : 셀 투사 마스크
CR : 셀 영역 PR : 주변 영역
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 비광학적 리소그라피(Non-Optical Lithography) 공정에서 사용되는 스텐실 마스크(Stencil Mask) 및 그 제조방법에 관한 것이다.
일반적인 반도체 소자의 제조 공정에서 소정의 패턴을 형성하기 위하여 사용되어지는 광학적 노광 기술은 패턴의 임계 치수(Critical Dimension)를 감소시키는데, 그 한계가 있다. 이에 따라, 최근에는 광학적 노광 기술에 비하여 더 미세한 임계 치수의 패턴을 형성할 수 있는 비광학적 노광 기술이 실시되고 있으며, 이러한 비광학적 노광 기술을 이용할 경우에는 0.2㎛ 이하의 임계 치수를 갖는 패턴의 형성이 가능한 잇점이 있다.
한편, 비광학적 노광 기술에서는 “스텐실 마스크(Stencil Mask)”라 불리는 노광용 마스크가 사용되고 있다. 이러한 스텐실 마스크는 이온-빔(Ion-beam), 엑스-레이(X-ray), 전자-빔(Electron-beam)을 광원으로 사용하는 비광학적 리소그라피 공정에서 사용되는 노광용 마스크들의 총칭이다.
도 1 및 도 2는 스텐실 마스크의 한 종류인 셀 투사 마스크(Cell Projection Mask : 이하, CPM)를 도시한 평면도로서, 이를 설명하면 다음과 같다.
우선, 도 1에 도시된 바와 같이, CPM(20)은 내부에 수 개, 예컨데, 25개의 제1마스크들(10)이 구비되어 있고, 이러한 제1마스크들(10)의 내부에는, 도 2에 도 시된 바와 같이, 5개의 제2마스크들(10a∼10e : 이하, 단위 마스크라 칭함)이 구비되어 있으며, 각각의 단위 마스크들(10a∼10e) 내에는 소정 형상, 예컨데, 라인 및 스페이스, 또는, 콘택홀 등을 형성하기 위한 마스크 패턴들이 구비되어져 있다.
상기와 같은 CPM(20)을 이용하여 노광 공정을 수행할 경우에는, 단위 마스크들(10a∼10e) 내에 서로 다른 마스크 패턴들이 각각 구비되어 있기 때문에, 웨이퍼에 대한 노광 공정을 수행한 후에 공지된 현상 및 식각 공정을 수행하게 되면, 웨이퍼 상에 서로 다른 형태의 패턴들을 동시에 형성할 수 있게 된다.
도 3은 상기한 CPM의 단면도로서, 도시된 바와 같이, CPM(20)은 전체를 지지하는 프레임(11)과, 상기 프레임(11) 상에 배치되어 전자빔에 대한 스트레스가 마스크의 전체적으로 평형을 이루도록 하는 멤브레인(Membrane : 12), 및 상기 멤브레인(12) 상에 배치되어 전자빔을 차단하거나, 또는, 투과시키는 흡수층(Absorber)으로 구성된다.
그러나, 상기와 같은 CPM을 사용하여 서로 다른 패턴들을 동시에 형성할 경우에는 다음과 같은 문제점이 있다.
디램 소자의 경우, 하나의 필드(Field), 즉, 하나의 CPM을 통해 동시에 노광되는 영역에는 패턴 밀도가 높고, 상대적으로 패턴의 임계 치수가 작은 제1영역(이하, 셀 영역으로 칭함)과, 반대로, 패턴 밀도는 낮고, 상대적으로 패턴의 임계 치수가 큰 제2영역(이하, 주변 영역이라 칭함)이 동시에 존재하며, 일반적으로 셀 영역은 주변 영역 보다 요구되는 적정 노광 에너지(이하, 도우즈(dose)라 칭함)가 높 다. 그런데, CPM을 이용한 노광 공정시에는 통상 서로 다른 임계 치수 및 패턴 밀도를 갖는 셀 영역과 주변 영역에 대하여 동일한 도우즈로 노광 공정을 수행하기 때문에, 예를 들어, 셀 영역을 기준으로 노광 공정을 수행할 경우에는 주변 영역에 인가되는 도우즈가 과도한 것에 기인하여, 상기 주변 영역에 형성되는 패턴의 임계 치수는 커지게 되고, 반대로, 주변 영역을 기준으로 노광 공정을 수행할 경우에는 셀 영역에 인가되는 도우즈가 부족한 것에 기인하여, 상기 셀 영역에 원하는 형태의 패턴을 형성할 수 없게 된다.
자세하게, 도 4 및 도 5는 셀 영역을 기준으로 노광 공정을 수행할 경우에 발생되는 문제점을 설명하기 위한 도면으로서, 도 2의 제1 단위 마스크(10a)와 제2 단위 마스크(10b)에 의해 동시에 노광된 영역에서는 후속의 현상 및 식각 공정을 통해 바람직하게는 도 4에 도시된 바와 같은 패턴들(21, 22a, 22b)이 형성되어야 한다. 그런데, 제1 단위 마스크(10a)에 의해 노광되는 셀 영역은 제2 단위 마스크(10b)에 의해 노광되는 주변 영역 보다 패턴의 임계 치수가 작은 것에 기인하여 요구되는 도우즈가 크기 때문에, 이러한 셀 영역을 기준으로 노광 공정을 수행하게 되면, 제2 단위 마스크(10b)에 의해 노광되는 주변 영역에서의 도우즈가 과도한 것에 기인하여, 도 5에 도시된 바와 같이, 제2 단위 마스크(10b)에 의해 노광된 후에 현상 및 식각 공정을 통해 얻게 되는 패턴들(22)이 모두 붙어버리게 됨은 물론, 셀 영역에 형성되는 패턴들(21)의 가장자리 부분까지도 붙어버리는 결함이 발생하게 된다.
띠라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 주변 영 역에 배치되는 부분에 도우즈를 감소시킬 수 있는 산란층을 구비시킴으로써, 셀 영역을 기준으로 노광 공정을 수행하더라도 주변 영역에 과도한 도우즈가 인가되는 것을 방지할 수 있는 스텐실 마스크를 제공하는데, 그 목적이 있다.
또한, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 주변 영역에 배치되는 부분에 도우즈를 감소시킬 수 있는 산란층을 구비시키는 스텐실 마스크의 제조방법을 제공하는데, 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 스텐실 마스크는, 전체를 지지하는 프레임과, 상기 프레임 상에 배치되어 전자빔에 의한 스트레스가 전체적으로 평형을 이루도록 하는 멤브레인, 및 상기 멤브레인 상에 배치되어 전자빔을 투과 또는 차단시키는 흡수층으로 이루어지며, 상대적으로 임계 치수가 작은 패턴들이 형성되는 셀 영역과 상대적으로 임계 치수가 큰 패턴들이 형성되는 주변 영역을 동시에 노광하기 위한 스텐실 마스크로서, 상기 주변 영역에 배치되는 부분의 상기 흡수층의 후면에 인가된 전자빔의 에너지의 감소시키는 산란층이 구비되어 있는 것을 특징으로 한다.
상기와 같은 다른 목적을 달성하기 위한 본 발명의 스텐실 마스크의 제조방법은, 벌크 실리콘으로 이루어진 실리콘 기판을 제공하는 단계; 상기 실리콘 기판의 전면 상에 절연층을 형성하는 단계; 상대적으로 임계 치수가 큰 패턴들이 형성되는 주변 영역에 배치될 절연층 부분 상에 인가된 전자빔의 에너지를 감소시키기 위한 산란층을 형성하는 단계; 상기 산란층을 포함한 절연층의 전면 상에 소정의 물질층을 형성하는 단계; 요구된 형태의 흡수층이 형성되도록 상기 물질층을 패터닝하는 단계; 및 상기 실리콘 기판을 후면 식각하여 상기 절연층을 노출시키는 프레임을 형성하고, 상기 노출된 절연층 부분을 식각하여 셀 영역에 배치될 흡수층의 하부면과 주변 영역에 배치될 산란층의 후면을 노출시키는 멤브레인을 형성하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 주변 영역에 배치되는 마스크 부분에 인가된 도우즈를 감소시킬 수 있는 산란층을 구비시키는 것으로 인하여, 주변 영역에 과도한 도우즈가 인가되는 것을 방지할 수 있기 때문에, 셀 영역과 주변 영역에 동일한 도우즈를 인가하더라도 주변 영역의 패턴들이 붙어버리는 현상을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 스텐실 마스크 및 그의 제조방법을 보다 상세하게 설명하도록 한다.
도 6은 본 발명의 실시예에 따른 CPM의 단면도로서, 도시된 바와 같이, 본 발명의 CPM(50)은 전체를 지지하는 프레임(31)과, 상기 프레임(31) 상에 배치되어 전자빔에 의한 스트레스가 전체적으로 평형을 이루도록 하는 멤브레인(32), 및 상기 멤브레인(32) 상에 배치되어 전자빔을 투과 또는 차단시키는 흡수층(34)을 포함하여 이루어지며, 특히, 패턴 밀도가 낮고, 상대적으로 임계 치수가 큰 패턴들이 형성될 주변 영역(Peripheral Region : 이하, PR)에 배치되는 부분의 상기 흡수층(34)의 하부면에는 전자를 산란시킬 수 있는 산란층(33)이 구비된다.
이러한 구조를 갖는 본 발명의 CPM(50)은 주변 영역(PR)에 인가된 전자빔의 전자들이 산란층(33)에 의해 산란되는 것에 기인하여, 상기 주변 영역(PR)에 인가 된 전자빔의 도우즈는 감소하게 된다. 즉, 셀 영역(Cell Region : 이하, CR)과 주변 영역(PR)을 동일한 도우즈로 노광하는 경우에, 산란층(33)이 없는 셀 영역(CR)에서의 도우즈의 변화는 일어나지 않는데 반하여, 주변 영역(PR)을 투과하는 전자들은 산란층(33)에 의해 산란되는 것에 기인하여 주변 영역(PR)에서의 실질적인 도우즈는 감소하게 된다.
따라서, 셀 영역(CR) 및 주변 영역(PR)을 동일한 도우즈로 노광하더라도, 주변 영역(PR)에 구비된 산란층(33)에 의해 상기 주변 영역(PR)에서의 실질적인 도우즈가 감소되기 때문에, 셀 영역(CR)을 기준으로 도우즈를 설정한 경우에, 주변 영역(PR)에서 도우즈의 과다로 인하여 패턴들이 붙어버리는 현상을 방지할 수 있게 되고, 이 결과, 셀 영역(CR) 및 주변 영역(PR) 모두에 원하는 형태의 패턴들을 형성할 수 있게 된다.
한편, 본 발명의 실시예에 따른 CPM(50)은 주변 영역(PR)에서의 도우즈의 감소가 산란층(33)의 재질 및 그 두께에 의존된다. 따라서, 적절한 물질, 예컨데, 크롬(Cr), 탄화규소(SiC), 텅스텐(W), 또는, 실리콘(Si) 중에서 선택되는 하나의 물질층으로 산란층을 형성하며, 아울러, 그 두께를 조절하여 주변 영역(PR)에서의 도우즈의 감소가 요구되는 정도가 되도록 한다.
도 7a 내지 도 7c는 본 발명의 실시예에 따른 CPM의 제조방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, 도 7a에 도시된 바와 같이, 벌크 실리콘으로 이루어진 실리콘 기판(31)을 마련하고, 상기 실리콘 기판(31) 상에 소정 두께의 절연층(32)을 형성 한다. 그런 다음, 주변 영역(PR)에 배치될 절연층(32) 부분 상에 소정 두께의 산란층(33)을 형성한다. 여기서, 산란층(33)은 크롬(Cr), 탄화규소(SiC), 텅스텐(W), 또는, 실리콘(Si) 중에서 선택되는 하나의 물질층으로 형성하며, 그 두께는 주변 영역(PR)에서의 도우즈의 감소 정도에 따라 조절한다. 이어서, 산란층(33)을 포함한 절연층(32)의 전면 상에 실리콘층(34)을 형성한다. 여기서, 실리콘층(34) 대신에 텅스텐(W) 또는 알루미늄(Al)과 같은 금속층을 형성하는 것도 가능하다.
다음으로, 도 7b에 도시된 바와 같이, 셀 영역(CR)에 배치된 절연층(32)의 일부분과 주변 영역(PR)에 배치된 산란층(33)의 일부분이 노출되도록, 상기 실리콘층을 패터닝하여 요구된 형태의 흡수층(34a)을 형성한다.
그리고 나서, 도 7c에 도시된 바와 같이, 실리콘 기판에 대한 후면 식각 공정을 수행하여 프레임(31a)을 형성하고, 이 결과로 노출된 절연층 부분을 연속적으로 식각하여 셀 영역(CR)의 흡수층(34a)과 주변 영역(PR)의 산란층(33)을 노출시키는 멤브레인(32a)을 형성하여 CPM(50)을 완성한다.
이상에서와 같이, 본 발명의 스텐실 마스크는 주변 영역에 배치되는 부분에 전자빔을 산란시킬 수 있는 산란층을 구비시키기 때문에, 이러한 산란층에 의해 주변 영역에 인가되는 전자빔의 도우즈를 감소시킬 수 있으며, 이에 따라, 셀 영역을 기준으로 셀 영역과 주변 영역을 동일한 도우즈로 노광함에도 불구하고, 상기 주변 영역에 과도한 전자빔의 도우즈가 인가되는 것을 방지할 수 있는 것에 기인하여 셀 영역 및 주변 영역 모두에 원하는 형태의 패턴들을 형성할 수 있다.
또한, 주변 영역에 도넛츠(donut) 형상의 패턴이 형성될 경우에, 종래의 CPM으로는 그 형성이 매우 어렵지만, 본 발명의 실시예에 따른 CPM으로는 상기와 같은 이유에 근거하여 그 형성이 매우 용이하다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.



Claims (4)

  1. 전체를 지지하는 프레임과, 상기 프레임 상에 배치되어 전자빔에 의한 스트레스가 전체적으로 평형을 이루도록 하는 멤브레인, 및 상기 멤브레인 상에 배치되어 전자빔을 투과 또는 차단시키는 흡수층으로 이루어지며, 상대적으로 임계 치수가 작은 패턴들이 형성되는 셀 영역과 상대적으로 임계 치수가 큰 패턴들이 형성되는 주변 영역을 동시에 노광하기 위한 스텐실 마스크로서,
    상기 주변 영역에 배치되는 부분의 상기 흡수층의 후면에 인가된 전자빔의 에너지의 감소시키는 산란층이 구비되어 있는 것을 특징으로 하는 스텐실 마스크.
  2. 제 1 항에 있어서, 상기 산란층은 크롬(Cr), 탄화규소(SiC), 텅스텐(W), 또는, 실리콘(Si) 중에서 선택되는 하나의 물질층인 것을 특징으로 하는 스텐실 마스크.
  3. 벌크 실리콘으로 이루어진 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판의 전면 상에 절연층을 형성하는 단계;
    상대적으로 임계 치수가 큰 패턴들이 형성되는 주변 영역에 배치될 절연층 부분 상에 인가된 전자빔의 에너지를 감소시키기 위한 산란층을 형성하는 단계;
    상기 산란층을 포함한 절연층의 전면 상에 소정의 물질층을 형성하는 단계;
    요구된 형태의 흡수층이 형성되도록 상기 물질층을 패터닝하는 단계; 및
    상기 실리콘 기판을 후면 식각하여 상기 절연층을 노출시키는 프레임을 형성하고, 상기 노출된 절연층 부분을 식각하여 셀 영역에 배치될 흡수층의 하부면과 주변 영역에 배치될 산란층의 후면을 노출시키는 멤브레인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 스텐실 마스크의 제조방법.
  4. 제 3 항에 있어서, 상기 산란층은 크롬(Cr), 탄화규소(SiC), 텅스텐(W), 또는, 실리콘층(Si) 중에서 선택되는 하나의 물질층으로 형성하는 것을 특징으로 하는 스텐실 마스크의 제조방법.
KR1019990008783A 1999-03-16 1999-03-16 스텐실 마스크 및 그 제조방법 KR100548532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990008783A KR100548532B1 (ko) 1999-03-16 1999-03-16 스텐실 마스크 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990008783A KR100548532B1 (ko) 1999-03-16 1999-03-16 스텐실 마스크 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000060466A KR20000060466A (ko) 2000-10-16
KR100548532B1 true KR100548532B1 (ko) 2006-02-02

Family

ID=19576688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008783A KR100548532B1 (ko) 1999-03-16 1999-03-16 스텐실 마스크 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100548532B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124455A (ja) * 2000-10-17 2002-04-26 Nec Corp 電子線描画用マスク及びその製造方法
JP2004264415A (ja) * 2003-02-28 2004-09-24 Pioneer Electronic Corp 電子ビーム記録基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120905A (ja) * 1993-10-22 1995-05-12 Sanyo Electric Co Ltd 光励起プロセス用ステンシルマスク
KR960042199A (ko) * 1995-05-17 1996-12-21 오노 시게오 하전입자선 전사용 마스크
JPH09186067A (ja) * 1996-01-04 1997-07-15 Toppan Printing Co Ltd 荷電ビーム一括露光用透過マスク
JPH10161297A (ja) * 1996-12-05 1998-06-19 Sony Corp 半導体装置製造用マスク
JPH1167636A (ja) * 1997-08-19 1999-03-09 Sony Corp 電子ビーム描画装置及び一括図形露光法
KR20000040425A (ko) * 1998-12-18 2000-07-05 김영환 스텐실 마스크

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120905A (ja) * 1993-10-22 1995-05-12 Sanyo Electric Co Ltd 光励起プロセス用ステンシルマスク
KR960042199A (ko) * 1995-05-17 1996-12-21 오노 시게오 하전입자선 전사용 마스크
JPH09186067A (ja) * 1996-01-04 1997-07-15 Toppan Printing Co Ltd 荷電ビーム一括露光用透過マスク
JPH10161297A (ja) * 1996-12-05 1998-06-19 Sony Corp 半導体装置製造用マスク
JPH1167636A (ja) * 1997-08-19 1999-03-09 Sony Corp 電子ビーム描画装置及び一括図形露光法
KR20000040425A (ko) * 1998-12-18 2000-07-05 김영환 스텐실 마스크

Also Published As

Publication number Publication date
KR20000060466A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
JPH08234410A (ja) 位相シフトフォトマスク及び位相シフトフォトマスクドライエッチング方法
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
TW200402761A (en) Semiconductor device and manufacturing method thereof
KR100287130B1 (ko) 포토레지스트막 및 그의 패턴형성방법
KR100548532B1 (ko) 스텐실 마스크 및 그 제조방법
US20010006753A1 (en) Photomask and method of fabricating the same
JP2001312045A (ja) マスクの形成方法
KR20010015438A (ko) 전자빔 노광 마스크 및 그 제조 방법
KR100310541B1 (ko) 스텐실 마스크
US6383693B1 (en) Method of forming a photomask utilizing electron beam dosage compensation method employing dummy pattern
KR20020018280A (ko) 이중노광을 이용한 포토마스크의 전자빔 노광방법 및 이를이용한 포토마스크 제조방법
US20090162789A1 (en) Method for Transferring a Predetermined Pattern Reducing Proximity Effects
US5759722A (en) Electron beam aperture structure and method for fabricating the same
KR100608345B1 (ko) 전자빔 프로젝션 노광용 스텐실 마스크 및 그의 제조방법
US5928814A (en) Photomask controlling transmissivity by using an impurity-containing film formed on a transparent substrate
JPH0312452B2 (ko)
KR100532945B1 (ko) 스텐실 마스크 및 그의 제조방법
KR20000043248A (ko) 반도체 소자의 마스크 제조방법
KR20000043250A (ko) 반도체 소자의 미세패턴 형성방법
JP2002289508A (ja) 電子線露光用転写マスク及びその製造方法並びに電子線露光方法及び電子線露光装置
JPS62147730A (ja) Ｘ線露光用マスクおよびその製造方法
KR100414748B1 (ko) 반도체 소자의 셀 애퍼처 마스크 제작방법
JP3353830B2 (ja) 電子線露光用マスク、電子線露光装置および電子線露光方法
JP2004200275A (ja) マスク作製方法および露光方法
JPH0795507B2 (ja) レジスト膜パタ−ン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee