KR100546724B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100546724B1
KR100546724B1 KR1020030101481A KR20030101481A KR100546724B1 KR 100546724 B1 KR100546724 B1 KR 100546724B1 KR 1020030101481 A KR1020030101481 A KR 1020030101481A KR 20030101481 A KR20030101481 A KR 20030101481A KR 100546724 B1 KR100546724 B1 KR 100546724B1
Authority
KR
South Korea
Prior art keywords
layer
metal wiring
tial
forming
semiconductor device
Prior art date
Application number
KR1020030101481A
Other languages
English (en)
Other versions
KR20050070904A (ko
Inventor
김경록
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101481A priority Critical patent/KR100546724B1/ko
Publication of KR20050070904A publication Critical patent/KR20050070904A/ko
Application granted granted Critical
Publication of KR100546724B1 publication Critical patent/KR100546724B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/7685Barrier, adhesion or liner layers the layer covering a conductive structure

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 자세하게는 금속배선 형성 공정에서 균일한 두께의 TiAlx층을 형성하고 TiAlx층 내의 조성비를 조절할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
본 발명의 상기 목적은 반도체 소자의 금속배선 형성공정에 있어서, 소정의 구조물이 형성된 기판에 하부 Al층을 형성하는 단계; 상기 하부 Al층 상부에 확산 방지막을 형성하는 단계; 상기 확산 방지막 상부에 상부 Al층, Ti층 및 TiN층을 형성하는 단계 및 상기 기판을 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정에 의해 달성된다.
따라서, 본 발명의 반도체 소자의 금속배선 형성방법은 TiAlx층 형성 공정중에 Ti과 Al층 사이에 반응을 제어하는 확산 방지막을 추가하여 TiAlx층의 두께 균일도를 개선시키며, 이로 인하여 비아홀의 저항개선 및 금속 배선의 전기적인 특성을 개선시킬 수 있는 효과가 있다.
금속배선, 확산방지막, Ti, Al, TiAlx

Description

반도체 소자의 금속배선 형성방법{Method for fabricating metal interconnection of semiconductor device}
도 1a 내지 도 1e는 종래기술에 의한 금속배선 형성방법을 나타낸 공정단면도.
도 2는 종래기술에 의한 TiAlx를 나타낸 도면.
도 3은 본 발명에 따른 금속배선 형성방법을 나타낸 공정단면도.
도 4는 열처리 후 TiAlx가 형성된 도면.
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 자세하게는 금속배선 형성 공정에서 균일한 두께의 TiAlx층을 형성하고 TiAlx층 내의 조성비를 조절할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
이하 도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 금속배선 형성방 법을 설명하기 위한 공정단면도이다.
먼저, 도 1a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판에 금속층을 증착하고 공지의 포토리소그라피 공정으로 식각해서 원하는 패턴의 금속층(11)을 형성한다. 상기 금속층은 Al, Al 합금, Ti 및 TiN의 단일층 또는 그들의 복합층을 사용하며, 일반적으로 Ti, TiN, Al, Ti 및 TiN의 순서로 이루어진 복합층을 사용한다.
다음, 도 1b에 도시된 바와 같이, 상기 금속층(11)의 갭을 갭필(gap fill)용 절연막(12)을 증착하여 메운다. 상기 갭필용 절연막(12)은 HDP IMD(High Density Plasma Inter Metal Dielectric)이다.
다음, 도 1c에 도시된 바와 같이, 상기 갭필용 절연막을 덮도록 두껍게 절연막(13)을 증착한다. 이어서 상기 절연막(13)을 평탄화하고 클리닝한다. 상기 절연막(13)은 PECVD(plasma-enhanced chemical vapor deposition)방법으로 증착된 TEOS(Tetra Ethyl Ortho Silicate)이다.
다음, 도 1d에 도시된 바와 같이. 상기 절연막의 일부분을 공지의 포토리소그라피 공정으로 식각해서, 상기 실리콘 기판의 소정 부분을 노출시키는 콘택홀(또는 비아홀)을 형성한다. 이어 스퍼터링 공정을 통해서 콘택홀의 내면 및 절연막 상에 배리어막(14), 예컨대, Ti/TiN막(Ti와 TiN이 순차적으로 증착된 막)을 균일한 두께로 증착한다. 그 다음 상기 콘택홀이 완전히 매립되도록 텅스텐막을 증착한다. 다음으로 배리어막(14)이 노출될 때까지, 상기 텅스텐막을 에치백 또는 연마해서 콘택 플러그(15)를 형성한다.
다음, 도 1e에 도시된 바와 같이 스퍼터링 공정으로 상기 콘택 플러그(15) 및 배리어막(14) 상에 알루미늄막과 반사방지막, 예컨대, Ti/TiN막을 차례로 증착하고 공지된 포토리소그라피 공정을 이용하여 반사방지막, 알루미늄막 및 배리어막을 패터닝함으로써, 콘택 플러그를 갖는 금속 배선(16)을 완성한다.
그러나 이와 같은 종래 기술은 갭필용 절연막 또는 그 위에 증착된 절연막이 평탄화공정 및 클리닝 공정에서, 그리고 콘택홀(또는 비아홀) 에치 후 클리닝 공정에서, 텅스텐 평탄화공정 및 텅스텐 평탄화 후 클리닝 공정에서 화학물질 또는 습기를 흡습한다.
상기 금속 배선 공정 중 상기 금속층으로 금속 배선의 전기적인 특성을 개선하기 위하여 보통 Al층의 아래 위에 Ti층을 증착한 후 후속 열처리를 실시하여 TiAlx층을 형성시킨다. 이러한 TiAlx층은 Al 보다 더 강한 물리적 특성을 가지고 있기 때문에 금속배선의 신뢰성 향상에 중요한 역할을 한다. 또한 금속배선 상부의 TiAlx 층은 콘택홀 또는 비아홀 형성 과정 중 식각 정지층으로 작용하고 후속 배리어막 증착중에 발생하는 열적 스트레스에 의해 하부 Al이 상부로 이동하는 것을 방지한다.
그러나 일반적인 방법으로 증착하고 열처리한 TiAlx 층은 도 2와 같이 매우 불균일 두께로 형성되어 금속 배선의 전기적 특성을 나쁘게 할 뿐만 아니라 아주 미세한 비아홀 또는 콘택홀이 이러한 TiAlx층 상부에 형성되면 Al이 상부로 이동하는 것에 의해 비아홀의 저항이 증가하는 문제점 등이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, TiAlx층 형성 공정중에 Ti과 Al층 사이에 반응을 제어하는 확산 방지막을 추가하여 TiAlx층의 두께 균일도를 개선시키며, 이로 인하여 비아홀의 저항개선 및 금속 배선의 전기적인 특성을 개선 시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 소자의 금속배선 형성공정에 있어서, 소정의 구조물이 형성된 기판에 하부 Al층을 형성하는 단계; 상기 하부 Al층 상부에 확산 방지막을 형성하는 단계; 상기 확산 방지막 상부에 상부 Al층, Ti층 및 TiN층을 형성하는 단계 및 상기 기판을 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
소정의 구조물이 형성된 기판의 상부에 금속층을 형성한다. 트랜지스터를 형성하는 공정(기판공정 또는 FEOL; Front End Of the Line)이 완료된 기판의 상부에 하부소자와의 절연을 위한 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 콘택홀을 형성하고 상기 콘택홀에 금속을 매립하여 콘택을 형성 후 상기 소자들을 연결하는 금속배선을 위한 금속층을 형성한다.
또는 하부 금속배선이 형성된 기판에 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 비아홀을 형성하고 상기 비아홀에 금속을 매립하여 콘택을 형성후 하부 금속배선들을 연결하는 금속배선을 위한 금속층을 형성한다. 상기 금속층은 Al, Al 합금, Ti 및 TiN의 단일층 또는 그들의 복합층을 사용하며, 주로 Ti, TiN, Al, Ti 및 TiN의 순서로 이루어진 복합층을 사용한다.
Al을 증착할 때 기판의 온도를 280℃ 이상으로 하면 Al이 증착되면서 Ti와 반응하여 TiAlx가 만들어진다. 이 TiAlx는 후속 열처리 공정에서 TiAl3 가 되며 이 TiAl3는 Al 보다 더 강한 물리적 특성을 가지고 있기 때문에 금속배선의 신뢰성 향상에 중요한 역할을 한다. 또한 금속배선 상부의 TiAlx 층은 콘택홀 또는 비아홀 형성 과정 중 식각 정지층으로 작용하고 후속 배리어막 증착중에 발생하는 열적 스트레스에 의해 하부 Al이 상부로 이동하는 것을 방지한다.
본 발명에 의한 금속배선 형성방법은 도 3과 같이 우선 Al층을 형상하고 Al층 표면에 반응을 제어하는 확산 방지막을 형성시킨다. 이후 상기 산화물층 상부에 다시 Al층을 얇게 증착한다. 이후 상기 Al층의 상부에 Ti층과 TiN층을 형성하여 금속배선을 형성한다. 상기 확산 방지막은 산소를 접촉하여 생성된 산화물층 또는 질소를 접촉하여 생성된 질화물층이 가능하나, 바람직하게는 산화물층이 적당하다. 질화물층일 경우 후속 열처리 공정에 의하여 질소가 Al과 반응하여 AlN을 형성하여 물질의 특성을 저하시킬 수 있다. 상기 TiN층은 반사 방지막 역할과 후속의 금속층간절연막 식각 공정시 식각 정지층의 역할을 한다.
도 4는 열처리를 통해 TiAlx층이 형성된 도면이다. 상기 금속배선이 형성되면 열처리를 통해 Al층과 Ti층을 반응시켜 TiAlx층을 형성시킨다. 상기 열처리시 Al층 사이에 존재하는 확산 방지막이 하부에 있는 Al 원자의 확산을 제어하며, 상기 확산 방지막 상부에 있는 Al층과 Ti층만 제한적으로 반응하여 원하는 만큼의 균일한 두께의 TiAlx층을 형성시킬 수 있다. 상기 열처리 온도는 350 내지 550℃의 온도범위가 바람직하다.
상기 확산 방지막의 상부에 형성되는 Al의 두께와 Ti의 두께를 조절함으로써 후속 열처리 공정에 의해 생성되는 TiAlx층의 두께와 Ti와 Al의 조성비를 조절할 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 금속배선 형성방법은 TiAlx층 형성 공정중에 Ti과 Al층 사이에 반응을 제어하는 확산 방지막을 추가하여 TiAlx층의 두께 균일도를 개선시키며, 이로 인하여 비아홀의 저항개선 및 금속 배선의 전기적인 특성을 개선 시킬 수 있는 효과가 있다.

Claims (6)

  1. 반도체 소자의 금속배선 형성공정에 있어서,
    소정의 구조물이 형성된 기판에 하부 Al층을 형성하는 단계;
    상기 하부 Al층 상부에 확산 방지막을 형성하는 단계;
    상기 확산 방지막 상부에 상부 Al층, Ti층 및 TiN층을 형성하는 단계; 및
    상기 기판을 열처리하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정.
  2. 제 1항에 있어서,
    상기 확산 방지막은 하부 Al층과 반응하여 형성되는 산화물 또는 질화물임을 특징으로 하는 반도체 소자의 금속배선 형성공정.
  3. 제 1항에 있어서,
    상기 열처리는 350 내지 550℃의 온도범위에서 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정.
  4. 제 1항에 있어서,
    상기 상부 Al층과 Ti층의 두께를 조절하여 TiAlx층의 두께와 Ti와 Al의 조성비를 조절하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정.
  5. 제 1항에 있어서,
    상기 확산 방지막은 하부 Al층의 Al원자의 확산을 방지하는 것을 특징으로 하는 반도체 소자의 금속배선 형성공정.
  6. 삭제
KR1020030101481A 2003-12-31 2003-12-31 반도체 소자의 금속배선 형성방법 KR100546724B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101481A KR100546724B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101481A KR100546724B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20050070904A KR20050070904A (ko) 2005-07-07
KR100546724B1 true KR100546724B1 (ko) 2006-01-26

Family

ID=37260924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101481A KR100546724B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100546724B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721943B2 (en) 2015-06-01 2017-08-01 Samsung Electronics Co., Ltd. Wiring structure and electronic device including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8229525B2 (en) 2006-09-26 2012-07-24 Samsung Electronics Co., Ltd. Semi-automatic sliding device for a portable terminal and portable terminal having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721943B2 (en) 2015-06-01 2017-08-01 Samsung Electronics Co., Ltd. Wiring structure and electronic device including the same

Also Published As

Publication number Publication date
KR20050070904A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
KR0159177B1 (ko) 절연막을 가지는 반도체 장치의 제조방법
US20080157380A1 (en) Method for forming metal interconnection of semiconductor device
US20070152334A1 (en) Semiconductor device and manufacturing method
KR100546724B1 (ko) 반도체 소자의 금속배선 형성방법
KR100476710B1 (ko) 반도체 소자의 금속배선 형성방법
KR100376873B1 (ko) 반도체 장치의 배선 및 배선 연결부와 그 제조방법
CN101471312A (zh) 半导体器件及其制造方法
US6867135B1 (en) Via bottom copper/barrier interface improvement to resolve via electromigration and stress migration
US20020000661A1 (en) Method for fabricating metal wiring and the metal wiring
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
US20090098727A1 (en) Method of Forming Metal Line of Semiconductor Device
KR100664339B1 (ko) 반도체 소자의 금속배선 형성방법
KR100571626B1 (ko) 지르코늄다이보라이드 확산방지막을 이용한 반도체 소자의 금속배선 형성 방법
KR100645930B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100315453B1 (ko) 반도체 소자의 금속 배선 절연막 형성 방법
KR100545899B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100460086B1 (ko) 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100367499B1 (ko) 반도체소자의제조방법
KR100588666B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100763675B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100356476B1 (ko) 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법
KR100661220B1 (ko) 듀얼 절연막을 이용한 금속 배선 형성 방법
KR100574560B1 (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee