KR100546156B1 - 반도체 소자의 금속 표면 처리방법 - Google Patents

반도체 소자의 금속 표면 처리방법 Download PDF

Info

Publication number
KR100546156B1
KR100546156B1 KR1020040000583A KR20040000583A KR100546156B1 KR 100546156 B1 KR100546156 B1 KR 100546156B1 KR 1020040000583 A KR1020040000583 A KR 1020040000583A KR 20040000583 A KR20040000583 A KR 20040000583A KR 100546156 B1 KR100546156 B1 KR 100546156B1
Authority
KR
South Korea
Prior art keywords
metal surface
semiconductor device
metal
treatment method
defects
Prior art date
Application number
KR1020040000583A
Other languages
English (en)
Other versions
KR20050072839A (ko
Inventor
김태한
안성환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040000583A priority Critical patent/KR100546156B1/ko
Publication of KR20050072839A publication Critical patent/KR20050072839A/ko
Application granted granted Critical
Publication of KR100546156B1 publication Critical patent/KR100546156B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 고집적 반도체 소자의 금속처리 공정에서 고온 H2O2 프리 어닐링 처리를 통해 성장성 금속 결함의 발생을 억제하여 반도체 소자의 전기적 특성의 열화를 방지할 수 있는 반도체 소자의 금속표면 처리방법에 관한 것으로, 특히 반도체 소자의 금속표면 처리방법은 반도체 소자의 금속표면을 식각하는 제 1 단계; 포토 레지스트를 제거하는 제 2 단계; 고온의 H2O2 어닐링 처리를 하는 제 3 단계; 솔벤트 세정을 통해 잔류물을 제거하는 제 4 단계; 및 금속표면에 절연막을 증착하는 제 5 단계를 포함하는 것을 특징으로 함으로써, 고온 H2O2 프리 어닐링 처리를 통해 금속식각 공정에서 금속표면에 잔류하는 Cl 기를 제거하며, 포토 레지스트 제거 공정에서 금속표면에 잔류하는 Cu 원자를 제거하여 금속표면에서 발생할 수 있는 돌출형 결함을 방지하며, 돌출형 결함의 성장으로 인한 체인형 결함을 모두 방지할 수 있는 효과가 있다.

Description

반도체 소자의 금속 표면 처리방법{Treatment Method for Metal Surface of Semiconductor Device}
도 1은 금속 표면에 발생한 돌출형 결함을 도시하는 평면도.
도 2는 금속 표면에 발생한 체인형 결함을 도시하는 평면도.
도 3a 내지 도 3c는 본 발명의 실시례에 따른 반도체 소자의 금속 표면 처리방법의 공정도.
도 4는 본 발명의 실시례에 따른 금속 표면 처리방법의 진행시간에 따른 Al2O3 막의 밀도를 도시하는 그래프.
도 5a는 본 발명의 실시례에 따른 금속 표면 처리 전의 금속표면에 잔류하는 Cu 성분의 밀도를 도시하는 그래프.
도 5b는 본 발명의 실시례에 따른 금속 표면 처리 후의 금속표면에 잔류하는 Cu 성분의 밀도를 도시하는 그래프.
< 도면의 주요부분에 대한 부호의 설명 >
2 : 돌출형 결함 4 : 체인형 결함
10 : 금속 표면 20 : Al2O3 막
30 : SiON 막
본 발명은 고집적 반도체 소자의 금속처리 공정에서 고온 H2O2 프리 어닐링(pre annealing) 처리를 통해 성장성 금속 결함의 발생을 억제하여 반도체 소자의 전기적 특성의 열화를 방지할 수 있는 반도체 소자의 금속표면 처리방법에 관한 것이다.
반도체 소자의 제조공정시 금속표면 처리방법은 배선으로 사용되는 금속을 요구되는 형상으로 식각한 후 포토 레지스트를 제거하고 금속 표면을 세정한 후 알루미늄 표면에 SiON 등의 절연막(inter-metal dielectric)을 증착하여 표면을 보호하는 것이 일반적이다. 그런데, 종래의 금속표면 처리방법에 따르면 이 과정에서 금속표면에 돌출형 결함이 발생하는 경우, 세정공정 및 SiON 증착공정 후에 이러한 돌출형 결함은 체인형 결함으로 성장하게 되어 금속배선 간에 브릿지를 유발할 뿐 아니라 반도체 소자의 전기적 특성을 열화시키게 된다. 도 1은 메탈 식각 공정 후 후속 세정공정에서 금속표면에 돌출형 결함(2)이 발생한 상태를 도시하고, 도 2는 금속표면에 SiON 증착 후 돌출형 결함(2)이 체인형 결함(4)으로 성장한 상태를 도시한다. 금속식각 후 포토레지스터 제거공정에서 존재하는 CuO 성분은 후속 세정공정에서 사용되는 ACT 용액에서 분해 및 용해되는데, 이 때 분해된 Cu 원자가 알루미늄 표면에 흡착되면 세정공정의 후속처리인 린스(Rinse) 처리부분에서 일부 잔류하게 되어 SiON 증착시 반응성이 강한 SiH4의 분해를 촉진시켜 성장성의 채인형 결함(4)을 유발하게 된다. 이러한 성장성 체인형 결함(4)은 토폴로지 단차를 발생시켜 이로 인한 브릿지의 원인이 될 수 있으며, 반도체 소자의 전류소모량을 증가시키는 등의 전기적 특성을 저하시킬 수 있다.
또한, 금속식각 공정에서 주로 사용하는 Cl2 개스는 반도체 소자의 알루미늄 표면과 반응하여 알루미늄 표면을 AlCl3로 변화시킨다. AlCl3는 알루미늄 표면의 패시베이션 효과를 제공하는 Al2O3 막을 잠식하게 되어, 결국 알루미늄 표면에 발생할 수 있는 돌출형 결함(2)의 성장을 방지할 수 없게 한다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 금속 식각 공정 및 포토 레지스터 제거공정 후 알루미늄 표면에 고온 H2O2 프리 어닐링 처리를 통해, 금속 식각 공정에서 잔류하는 Cl기 및 포토 레지스트 제거공정에서 잔류하는 Cu 성분을 제거하여 알루미늄 표면의 Al2O3 층 패시베이션(passivation)을 강화하는 한편 성장성 결함의 원인인 Cu 성분을 제거할 수 있는 반도체 소자의 금속표면 처리방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 금속표면 처리방법은 반도체 소자의 금속표면을 식각하는 제 1 단계; 포토 레지스트를 제거하는 제 2 단계; 고온의 H2O2 어닐링 처리를 하는 제 3 단계; 솔벤트 세정을 통해 잔류물을 제거하는 제 4 단계; 및 금속표면에 절연막을 증착하는 제 5 단계를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시례를 상세히 설명하면 다음과 같다.
도 3a 내지 도 3c 는 본 발명의 실시례에 따른 반도체 표면처리 방법을 도시한다.
먼저, 금속 식각 공정 및 포토 레지스트 제거 공정을 거친 후, 전처리 세정(pre cleaning)공정(도 3a) 및 후처리 세정공정(post cleaning)(도 3b)을 순차적으로 실시한고, SiON(30)을 금속층 표면(10)에 증착한다(도 3c). 전처리 세정 공정은 고온의 H2O2 프리 어닐링 처리를 통해 이루어지고, 후처리 세정 공정은 식각 잔류물을 제거하는 통상의 솔밴트 세정 공정으로 이루어진다. 이러한 표면처리에 의해 알루미늄 표면의 Al2O3 막(20)의 패시배이션 효과를 강화시키고, 결함의 원인이 되는 Cu 원자를 최소화 한다. 또한 높은 온도의 H2O2 프리 어닐링 처리를 통해 금속 식각 공정에서 주로 사용되는 Cl2 가스의 잔류인 Cl기를 다음과 같은 화학작용에 의해 치환 및 제거할 뿐만 아니라, Al2O3 패시배이션(20)을 강화시켜 후속 ACT 용액 등의 솔밴트 세정 공정시에 발생하는 돌출형 결함(2)의 성장을 막는다.
[공식 1]
2Al + 3Cl2 → 2AlCl3 → 2AlCl3 + 3H2O2 → 6HCl + Al2O3 + O2
도 4는 H2O2 프리 어닐링 처리의 진행시간 증가에 따른 Al2O3 막(20)의 증가 경향을 도시한다. 도시된 바와 같이 H2O2 프리 어닐링 처리의 진행시간이 증가할 수록 Al2O3 막(20)이 증가하게 되며, 이 때 프리 어닐링 처리는 후처리 세정공정의 전 단계에서 반응성을 활발히 하기 위해 65 도 이상의 고온에서 100 내지 120 초 정도의 시간으로 진행하는 것이 바람직하다. H2O2 는 공식 1에 나타난 바와 같이 알루미늄 염화물과 반응하여 알루미늄 산화물인 Al2O3 막을 증가시켜 패시배이션 효과를 강화시키게 되며, 포토 레지스트 제거공정에서 알루미늄 표면에 잔류하는 Cl기를 HCl로 제거하게 되며, 이러한 반응은 반응시간이 증가에 따라 보다 효과적으로 작용하게 된다.
도 5a 및 도 5b는 H2O2 프리 어닐링 처리 전과 처리 후의 Cu 밀도를 의 감소 경향을 도시하는 Cu2p 스펙트럼의 XPS 분석 결과 그래프이다. 도시된 바와 같이 H2O2 프리 어닐링 처리시간의 증가에 따라 Cu 의 밀도는 프리 어닐링 처리를 하지 않은 경우에 비해 현저하게 감소하는 것을 확인할 수 있다. 또한 어닐링 온도조건에 따른 Cu의 밀도는 60 도에서 가장 양호한 것을 확인할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 금속표면 처리방 법에 따르면, 고온 H2O2 프리 어닐링 처리를 통해, 금속식각 공정에서 금속표면에 잔류하는 Cl 기를 제거하며, 포토 레지스트 제거 공정에서 금속표면에 잔류하는 Cu 원자를 제거하여 금속표면에서 발생할 수 있는 돌출형 결함의 방지하며, 돌출형 결함의 성장으로 인한 체인형 결함을 모두 방지할 수 있는 현저한 효과를 제공한다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 반도체 소자의 금속표면을 식각하는 제 1 단계;
    포토 레지스트를 제거하는 제 2 단계;
    고온의 H2O2 프리 어닐링 처리를 하는 제 3 단계;
    솔벤트 세정을 통해 잔류물을 제거하는 제 4 단계; 및
    금속표면에 절연막을 증착하는 제 5 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속표면 처리방법.
  2. 제 1 항에 있어서, 상기 제 3 단계는 65 도 이상의 고온에서 처리하는 것을 특징으로 하는 반도체 소자의 금속표면 처리방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 3 단계는 100 내지 120 초 정도의 시간으로 진행하는 것을 특징으로 하는 반도체 소자의 금속표면 처리방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 금속은 알루미늄인 것을 특징으로 하는 반도체 소자의 금속표면 처리방법.
KR1020040000583A 2004-01-06 2004-01-06 반도체 소자의 금속 표면 처리방법 KR100546156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040000583A KR100546156B1 (ko) 2004-01-06 2004-01-06 반도체 소자의 금속 표면 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000583A KR100546156B1 (ko) 2004-01-06 2004-01-06 반도체 소자의 금속 표면 처리방법

Publications (2)

Publication Number Publication Date
KR20050072839A KR20050072839A (ko) 2005-07-12
KR100546156B1 true KR100546156B1 (ko) 2006-01-24

Family

ID=37262046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000583A KR100546156B1 (ko) 2004-01-06 2004-01-06 반도체 소자의 금속 표면 처리방법

Country Status (1)

Country Link
KR (1) KR100546156B1 (ko)

Also Published As

Publication number Publication date
KR20050072839A (ko) 2005-07-12

Similar Documents

Publication Publication Date Title
US6821350B2 (en) Cleaning process residues on a process chamber component
US6127282A (en) Method for removing copper residue from surfaces of a semiconductor wafer
JP2007019367A (ja) 半導体装置の製造方法
US5863834A (en) Semiconductor device and method of manufacturing the same
KR100407998B1 (ko) 금속 배선의 콘택 영역 세정 방법
EP1401015A1 (en) Selective dry etching of tantalum and tantalum nitride
KR100546156B1 (ko) 반도체 소자의 금속 표면 처리방법
US20060063388A1 (en) Method for using a water vapor treatment to reduce surface charge after metal etching
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US6720271B2 (en) Process for removing polymers during the fabrication of semiconductor devices
KR19990072296A (ko) 반도체웨이퍼처리방법및반도체구조체
KR20100011799A (ko) 반도체 소자의 제조방법
US7879533B2 (en) Etching residue removal method and semiconductor device fabrication method using this method
JP4559565B2 (ja) 金属配線の形成方法
KR19990003495A (ko) 반도체 소자의 베리어 금속층 형성방법
KR20110132424A (ko) 알루미늄 함유 기판으로부터 비-금속성 침착물의 비파괴 선택적 침착 제거
KR19980060585A (ko) 금속배선 형성방법
KR100272311B1 (ko) 반도체 소자 제조방법
KR20040045801A (ko) 반도체소자의 금속배선 형성방법
JP4223707B2 (ja) 半導体装置の製造方法
KR19990006222A (ko) 반도체 소자의 제조 방법
JPH0962013A (ja) 半導体装置用洗浄剤及び半導体装置の製造方法
KR100254620B1 (ko) 반도체장치의 텅스텐 플러그 형성방법
JP2002164324A (ja) 半導体装置の製造方法
KR20040105981A (ko) 금속배선 형성시의 결함 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee