KR100545590B1 - 판독채널ic의채널품질모니터및그방법 - Google Patents
판독채널ic의채널품질모니터및그방법 Download PDFInfo
- Publication number
- KR100545590B1 KR100545590B1 KR1019970040869A KR19970040869A KR100545590B1 KR 100545590 B1 KR100545590 B1 KR 100545590B1 KR 1019970040869 A KR1019970040869 A KR 1019970040869A KR 19970040869 A KR19970040869 A KR 19970040869A KR 100545590 B1 KR100545590 B1 KR 100545590B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- signal
- window
- reference window
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000012544 monitoring process Methods 0.000 claims abstract description 10
- 238000009826 distribution Methods 0.000 abstract description 9
- 238000012545 processing Methods 0.000 abstract description 6
- 230000005291 magnetic effect Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000007619 statistical method Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 102100037985 Dickkopf-related protein 3 Human genes 0.000 description 1
- 101000951342 Homo sapiens Dickkopf-related protein 3 Proteins 0.000 description 1
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
- G11B20/1258—Formatting, e.g. arrangement of data block or words on the record carriers on discs where blocks are arranged within multiple radial zones, e.g. Zone Bit Recording or Constant Density Recording discs, MCAV discs, MCLV discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2508—Magnetic discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
본 발명은 디스크 드라이브 시스템 내의 판독 채널을 모니터링하여 디스크 드라이브 시스템을 교정하는 방법 및 시스템을 개시하고 있다. 디스크의 각 존(zone)의 다수의 섹터로부터 미리-프로그램된 분포 윈도우 내에 속하는 데이타 샘플을 검출하기 위해 비교기가 제공된다. 비교기의 출력은 디지탈화되며 유효 샘플을 정량화하기 위해 로직 블럭으로 전송된다. 상대적 카운터 또는 검출된 데이타 샘플의 히스토그램이 얻어진다. 유효 샘플 카운트는 직렬 포트를 통해 액세스될 수 있는 n 비트 카운터로 제공된다. 채널 파라미터들은 통계적으로 유효한 수의 샘플을 처리한 후 타겟 값에 대한 샘플의 분포를 반영하는 직렬 포트를 판독하는 유리한 상대적 특징에 기초하여 조정될 수 있다. 초기 교정 후, 본 발명은 분포 윈도우 외부에 속하는 유효한 샘플의 수를 카운트하도록 전환될 수 있다. 유효 샘플 카운트에 기초하여, 본 발명은 유효 샘플 카운트가 감소되어 수용가능한 값에 도달되도록 판독 채널 시스템의 미세 튜닝을 수행한다. 본 발명은 원하는 경우 칩상에 완비될 수 있으며, 하드웨어와 인터페이스하는 기존의 직렬 포트 및 매우 단순한 추가적 소프트웨어가 더이상 필요치 않다.
Description
본 발명은 일반적으로 신호 처리 분야에 관한 것으로, 특히 부분 응답(PRML) 판독 채널에서의 신호 처리에 관한 것이다.
음성 및 데이타 신호의 통신은 종종 아날로그 신호를 디지탈 신호로 변환함으로써 성취된다. 이러한 디지탈 신호는 그 후 전송 장치로부터 수신 장치로 전송되고, 필요한 경우 아날로그로 역변환되어, 사용자에게 전달된다. 이러한 디지탈 전송은 종종 아날로그 채널을 통해 수행된다. 디지탈 정보는 디지탈 값을 표시하는 "심볼"의 형태로 전송된다. 어떤 경우에는, 인접 심볼들이 중첩될 수 있어서, 심볼간 간섭(intersymbol interference)라고 칭하는 현상을 초래한다. 이러한 간섭은 디지탈 전송을 훼손할 가능성이 있어서, 디지탈 정보의 수신에 있어서 에러를 초래한다.
부분 응답 시그널링을 사용하는 것에 의해 소정 채널의 대역폭을 좀더 효율적으로 사용할 수 있을 뿐만 아니라 심볼간 간섭 처리도 용이하다. 부분 응답 시스템에 있어서, 심볼간 간섭량의 제어가 가능하다.
그러나, 부분 응답 시그널링을 완전히 이용하기 위해서 종종 사전 처리가 수행되며, 훼손된 형태로 채널로부터 출력된 2진 심볼 시퀀스(sequence)를 디코드하기 위한 방법이 필요하다. 예를 들면, 자기 기록 채널에 있어서, 부분 응답 시그널링 시스템과 관련된 최대 가능 시퀀스 추정(MLSE) 디코딩이 심볼간 간섭을 받는 디지탈 전송을 수신 및 디코딩하기 위한 펄스 검출기에서 유효한 수단으로 사용될 수 있다.
도 1은 PRML(Partial Response Maximum Likelihood: 부분 응답 최대 가능성) 시스템에 대한 MSE(Mean Square Error:평균 제곱 에러)를 사용하는 종래 기술의 판독 채널 모니터 시스템의 블록도이다. PRML 판독 채널 시스템은 일반적으로 아날로그 회로에서 수행되므로, 입력 데이타 샘플의 MSE 신호 또한 아날로그이다. PRML 샘플된 판독 채널에 대한 도 1의 아날로그 MSE 수행은 이퀄라이저(101) 출력과 타겟 비터비 샘플값(target Viterbi sampled value: 103) 사이의 편차를 얻도록 미분 감산기(105) 및 이득단(107)을 포함한다. 이득단(107)에 결합된 아날로그 승산기(109)는 에러 신호의 제곱을 수행한다.
승산기(109)의 출력은 온-칩 적분기(111)로 입력되어 아날로그 MSE 신호를 얻는다. 다음에 미분 아날로그 MSE 신호는 미분 아날로그 출력 버퍼(113)를 통해 오프-칩 필터(115)로 이동된다. 필터링된 MSE 신호는 서보 A/D에 의해 디지탈화되기 이전에 싱글 엔디드(single-ended) 아날로그 변환을 하도록 미분을 수행하고 DSP 마이크로프로세서(119)에 의해 처리된다.
그러나, 이러한 종래 기술의 방법은 뒤떨어지는 신호-대-잡음비(SNR) 때문에 에러가 나기 쉬운데, 이는 샘플과 타겟값 사이의 전압 편차가 작기 때문에 야기되는데, 데이타 샘플이 타겟에 가까워짐에 따라 그 값은 수 mV까지 떨어진다. 아날로그 합산 및 승산단은 또한 일정량의 잡음 및 오프셋을 MSE 신호에 추가시켜서, 필터링을 어렵게 한다. 긴 아날로그 MSE 신호 경로는 또한 클럭 및 디지탈 CMOS 라인과 같은 다른 온-칩 잡음 소스로부터 훼손되기 쉽다.
또한, 아날로그 MSE의 SNR은, 채널이 이상적인 균등에 접근할수록 감소하여, 사용자가 최적의 설정을 얻는 것을 방해한다. 캘리포니아 투스틴의 실리콘 시스템, 인크사에서 제조된 SSI 4910 P~ML 채널을 사용한 성능 시험에서, MSE 방법은 상대적으로 낮은 감도를 가지며 도 2에 도시된 것처럼 연속 시간 필터 컷오프(cutoff) 및 부스트(boost)에 대한 단일의 최적 해결책을 제공하지 않는다는 것을 알 수 있다.
도 2는 대역폭 및 이득의 함수로서의 평균 제곱 에러 MSE를 도시한다. 낮은 MSE값을 출력하는 연속 시간 필터(115) 컷오프 주파수 및 이득단(107) 부스트의 많은 조합이 있다는 것은 명백하다. 예를 들면, 대역폭 32MHz에서, 10dB의 이득 부스트는 9-10% MSE를 산출하고, 이 값은 또한 29MHz의 대역폭 및 7dB의 이득 부스트에서 관측된다. 도 1에서 추측할 수 있는 것처럼, 이러한 아날로그 MSE 방법은 온-칩 및 오프-칩 성분에 대해 하드웨어-집약적이다.
다른 방법으로는 입력 신호를 양자화하기 위해 고해상도의 아날로그-디지탈 변환기(ADC)를 사용하고, 하드웨어를 사용하여 합산, 승산, 및 평균화의 디지탈 동작을 수행하는 것이다. 그러나, 이는 또한 하드웨어-집약적인 방법으로, 특히 고 해상도의 ADC를 필요로 한다.
비터비 임계 마지날리제이션 기술(Viterbi Threshold Marginalization technique)는 "A Window-Margin Kike Procedure...", IEEE Tran. on Magnetics, 3/95에서 Z. Keirn, 등에 의해 제안된 것처럼 PRML 판독 채널을 최적화하는데 사용될 수 있다. 이러한 기술을 사용하여, 비터비 임계가 약 50 % 증가되어 채널 성능을 마지날라이즈하고 도 3에 도시된 바와 같은 문제에서 파라미터에 대해 BER(bit error rate) 외곽을 맵핑함으로써 10-6 BER 성능에 대해 채널을 최적화한다. 일단 비터비 임계치가 정상으로 복귀되면 최적화된 셋팅이 10-9 범위로 매핑된다. 보다 낮은 BER 타겟은 하드 디스크 드라이브의 튜닝 시간을 감소시켜 제조 비용이 절감된다.
그러나, 이러한 방법은 채널의 정상 동작을 방해하며 데이타를 처리하기 위한 외부 주문형(custom) 소프트웨어 및 하드웨어를 필요로 한다. 비터비 마지날리제이션은 채널 BER에 대해서 항상 선형적인 것은 아니며 최저 MSE 및 BER로 항상 매핑되는 것은 아니라는 사실은 공지되어 있다.
다른 채널 마지날리제이션 기술은 입력 신호에 백색 가우스 잡음을 추가하여 입력 SNR을 저하시킨다. 이러한 방법은 도 4에 도시된 균등화 단계(equalization step) 전에 프로그램가능한 잡음 발생기로부터의 출력에 가산함으로써 몇몇 향상된 PRML 시스템에서 사용된다. 본 시스템에 잡음을 추가하고 10-6 범위의 BER에 대해 최적화함으로써, 드라이브 튜닝 시간이 감소될 수 있다. 그러나, 잡음 발생기는 정상 아날로그 신호 경로 및 판독 채널의 동작을 방해하며 일단 잡음 소스가 판독 채널로부터 제어되면 일대일(one-to-one) 맵핑을 갖지 않을 수도 있다.
더우기, 이러한 잡음 발생 방법에 있어서, 합산 회로 및 잡음 발생기는 에러 소스 자체일 수 있으며 정상 동작 중에 채널의 성능을 저하시킬 수도 있다. 추가적 외부 하드웨어 및 소프트웨어는 또한 비터비 임계 마지날리제이션과 유사하게 원(raw) 채널 출력 데이타로부터 BER 정보를 추출할 것이 요구된다.
대안으로, 샘플링된 데이타의 MSE가 최적화를 위하여 잡음 발생기와 조합하여 사용될 수 있다. 그러나, 아날로그 MSE의 단점들이 그러한 시스템의 제한 요인이다.
본 발명은 디스크 구동 시스템에서 판독 채널을 모니터하고 디스크 구동 시스템을 교정하는 방법 및 장치를 개시하고 있다. 디스크의 각 존(zone)의 다수의 섹터로부터 이미 프로그램된 분포 윈도우 내에 속하는 데이타 샘플을 검출하기 위해 비교기가 제공된다. 비교기의 출력은 디지탈화되며 유효 샘플을 정량화하기 위해 로직 블럭으로 전송된다. 상대적 카운터 또는 검출된 데이타 샘플의 히스토그램이 얻어진다. 유효 샘플 카운트는 직렬 포트를 통해 액세스될 수 있는 n 비트 카운터로 제공된다. 채널 파라미터들은 통계적으로 유효한 수의 샘플을 처리한 후 타겟 값에 대한 샘플의 분포를 반영하는 직렬 포트를 판독하는 유리한 상대적 특징에 기초하여 조정될 수 있다.
일단 초기 교정이 대부분의 데이타 샘플이 유효하도록 판독 채널을 튜닝시키면, 본 발명은 분포 윈도우 외부에 속하는 유효한 수의 샘플을 카운트하도록 전환될 수 있다. 유효 샘플 카운트에 기초하여, 본 발명은 유효 샘플 카운트가 감소되고 수용가능한 값에 도달되도록 판독 채널 시스템의 미세 튜닝을 수행한다. 본 발명은 원하는 경우 칩상에 완비될 수 있으며, 하드웨어와 인터페이스하는 기존의 직렬 포트 및 매우 단순한 추가적 소프트웨어가 더이상 필요치 않다. 본 발명의 또 다른 주요 이점은 샘플 데이타의 아날로그 신호 경로 및 판독 채널 동작이 잡음 발생기 또는 서브-최적의 비터비 임계 설정에 의해 분포되지 않는다는 점이다.
디스크 드라이브 시스템의 판독 채널을 모니터링하는 방법 및 장치가 기술될 것이다. 다음 설명에서는, 본 발명에 대한 보다 완전한 이해를 제공하기 위해 여러가지의 특정한 설명이 제공된다. 그러나, 본 기술 분야의 숙련자는 본 발명이 이러한 특정한 설명 없이 실행될 수도 있다는 것을 알 수 있을 것이다. 즉, 공지된 특징들은 본 발명이 모호해지지 않도록 하기 위해, 상세히 설명되지 않았다.
본 발명의 양호한 실시예는 자기 데이타 저장 시스템의 데이타 복구용 판독 채널 부분으로 사용된다. 그러나, 본 기술 분야의 숙련자는 본 발명이 부분 응답이 사용되는 시그널링 시스템에 적합하다는 것을 알 수 있을 것이다. 본 발명은 듀오이진(duobinary), 다이코드(dicode) 및 클래스-IV라 각각 칭하는 다항식 1-D, 1+D, (1-D2)으로 표현된 것과 같은 부분 응답 시스템에 적용될 수 있다.
디지탈 자기 기록 시스템에 있어서, 자화의 2가지 안정 상태를 사용하여 매체 상에 정보 비트가 기록된다. 예를 들어, NRZ(Non-return-to-Zero) 기록 방법을 사용하여 도 5에 도시된 바와 같이 생성될 수 있다. m(t)는 수학식 1처럼 표현될 수 있다.
여기서, u(t)는 구간 t의 장방형 펄스이다.
그리고 l(t)는 단위 스텝 함수이다
기록 패턴을 역 판독할 때, 출력 전압 e(t)이 다음과 같이 주어진다
여기서, h(t)는 단위 스텝 함수에 대한 자계 응답을 나타내며, *는 컨벌루션 연산(convolution operation)을 의미한다.
수학식 1과 2를 결합하면 다음식을 산출한다.
여기서, 
따라서, xk는 -1,0 또는 +1의 3가지의 상이한 레벨을 가질 수 있다. 그러나, xk는 기록 시스템 내에서 발생되거나 관찰되지 않는다. 본 발명은 NRZ로 한정되지 않고 FSK(Frequency Shift Keying) 및 맨체스터 코딩과 같은 또 다른 적절한 기록 방법과 관련하여 제공될 수 있다.
도 5를 참조하면, 역재생 신호 e(t)는 샘플된 후 아날로그-디지탈 변환기에 의해 양자화되어 xk 시퀀스의 원 데이타 샘플을 발생한다. 기록된 정보의 재생이 일련의 펄스의 정확한 검출을 요하고 xk 시퀀스가 에러를 포함할 수도 있기 때문에, 잡음의 존재 및 심벌간 방해로 인해 심볼 (펄스) 시퀀스의 검출을 향상시키기 위해 비터비 알고리즘과 같은 최대 가능 시퀀스 추정(MLSE)이 사용된다. 따라서, xk 시퀀스가 비터비 디코더와 같은 디코딩단에 제공되어 원래 정보를 가능한한 정확히 복구한다.
코딩된 정보가 소스로부터 목적지로 전송될 때 통상적으로 전송 에러가 유입되고 원 전송 신호를 변조하기 때문에, 비터비와 같은 MLSE 검출 기술이 필요하다. 디지탈 데이타가 전송될 수 있는 다양한 방식은 그것과 관련된 여러가지 다양한 에러 메카니즘으로 인해 에러의 식별 및 보상을 보다 어렵게 만든다.
예를 들어, 자기 기록시, 에러 소스는 판독/기록 헤드 접촉과 같은 기계적 문제로부터 재생 회로 및 헤드 내의 가우스 잡음에까지 미칠 수 있다. 그것이 기계적 문제 또는 가우스 열 잡음이지만, 그 결과는 완전하지 않고 때로는 전송된 데이타와 동일하지 않은 수신측의 데이타를 변조한다.
비터비 디코딩에서, 수신된 데이타는 샘플링되어 3비트 정밀도로 양자화되며, 경로 수치 연산(path metric calculation)이 전자 기기에서 수행된다. 비터비 알고리즘에서, 데이타는 수신되자마자 디코딩되지는 않는다. 대신에, 디코딩될 디지트 후속의 소정의 디코딩 깊이를 갖는 데이타의 시퀀스가 먼저 수집된다. 경로 수치(축적형 로그 가능성)를 계산함으로써, 제한된 수의 가능한 시퀀스가 각각의 데이타 상태의 서바이버(survivor) 시퀀스 종단으로 식별된다. 서바이버 시퀀스의 가장 관련성 높은 것은 단일 서바이버 시퀀스가 되도록 선택된다. 그러나, 원래 정보를 재생하기 위한 ML 시퀀스 평가기 또는 비터비 검출기의 경우, xk 시퀀스는 정확히 규칙적인 장소의 입력 아날로그 신호 파형에 사용될 필요가 있다.
원 데이타 샘플 xk의 정밀도에 영향을 미칠 수 있는 또 다른 요인은 디스크 드라이브 내의 자속 밀도 변동이다. 도 6은 자기 디스크 표면 상에 형성된 기록 패턴을 도시한다. 도 6을 참조하면, 저장 디스크(60)는 여러 존(62)으로 분배되는 복수의 공중심 데이타 트랙(concentric data track;61)을 포함한다. 저장 데이타(60)는 또한 내부 랜딩 존 영역(63) 및 서보 섹터(64)를 포함한다. 각 데이타 존은 특정 반경의 존의 경우의 실제 트랜지션 도메인 밀도에 적합한 비트 전송율을 갖는다. 내부 트랙보다 큰 반경의 경우, 외부 트랙은 내부 트랙보다 많은 사용자 데이타를 저장할 수 있다. 데이타 자속 변화율은 각 데이타 존의 경우 일정하게 유지된다.
도 6에 도시된 존 접근 방법은 방사적으로 분포된 트랙을 가로질러 자속 밀도를 정상화하는 것을 돕는다. 그러나, 한 데이타 존으로부터 원 데이타 샘플의 정밀도에 악영향을 미칠 수도 있는 데이타 존으로의 자속 밀도가 여전히 변하여 검출 에러가 발생된다.
다양한 원인으로부터 발생되는 이들 에러는 보상되어 동등화 샘플링 및 양자화 단에 포함하는 몇몇 프론트 엔드 파라미터를 조정함으로써 비터비 검출기의 출력의 검출 에러를 최소화한다. 그러나, 전체 판독 채널 시스템을 미세 튜닝하는 것에는 수백개의 파라미터 조정을 포함할 수 있다. 낮은 에러율의 경우에서조차 디스크 드라이브 시스템을 미세 튜닝하는 것은 이천개 이상의 파라미터를 조정하는 것을 포함할 수도 있다. 본 발명은 디스크 드라이브 시스템의 다수의 파라미터의 튜닝이 효율적으로 감소된 튜닝 시간을 갖는 신속한 방식으로 수행될 수 있는 방법 및 장치를 제공한다.
본 발명의 양호한 실시예에서, 판독 채널의 품질은 미리 프로그램된 타겟 윈도우에 대한 검출 에러 수를 카운트함으로써 모니터링된다. 검출 에러 수가 직렬 포트를 통해 출력되어 시스템 성능의 효과적인 표시자를 제공한다. 직렬 포트를 판독하는 검출 에러 수를 사용하면, 디스크 드라이브 시스템의 미세 튜닝이 효율적으로 실행될 수 있도록 유리한 상대적 특징이 산출될 수 있다.
도 7은 본 발명의 양호한 실시예에 따른 타겟 윈도우 레벨을 발생시키기 위한 타겟 회로의 블럭도이다. 도 7을 참조로, 매칭된 듀얼 레지스터 래더는 기준 타겟 윈도우 레벨 VTOP(711) 및 VBOTTOM(713)을 생성하도록 사용되는 레지스터(703, 704, 705, 706, 707 및 708)에 의해 수행된다. 기준 저항(VR)은 트랜지스터(7001)의 베이스에 접속되고, 그 에미터는 트랜지스터(703, 705 및 707)에 직렬로 접속된다. 입력 전압(VI)은 트랜지스터(702)에 접속되고, 그 에미터는 직렬 저항(704, 706 및 708)에 접속된다. 타겟 윈도우 레벨(711 및 713)은 비교기(714 및 715)에 접속된다. 입력 전압(VI)은 트랜지스터(702) 및 직렬 저항(704, 706 및 708)에 의해 레벨 천이되고, 노드(712)를 통해 비교기(714 및 715)로 입력된다.
타겟 윈도우 크기는 직렬 포트를 통한 단일 DAC에 의해 제어되는 VADJ에 의해 결정된다. 일반적으로, 타겟 윈도우 크기는 45 내지 200mV까지 변한다. 비교기(714 및 715)의 반전된 출력(716) 및 출력(717)은 AND 게이트(718)로 입력된다. 그러므로, 입력(VI)의 레벨 천이된 샘플값이 타겟 윈도우 레벨 VTOP(711) 및 VBOTTOM(713) 사이에 놓이면, 래치(720)는 논리 "1"을 출력한다. 그렇지 않으면, 입력(VI)은 검출 에러로 인한 타겟 범위 외부에 있어서 무효가 된다.
도 7을 참조로, SEL 신호는 AND 게이트(718)로 접속된다. CLK 신호는 플립플럽(720)에 접속된다. 반전된 CLK 신호는 비교기(714 및 715)로 입력된다.
도 8은 3개의 임계 타겟(+1, 0, -1)에 대한 샘플값의 축적된 계수를 발생하기 위한 회로도이다. 도 8을 참조로, +1, 0, 및 -1 샘플로부터 타겟 회로의 래치된 출력은 "히트(hit)" 또는 "미스(miss)"의 통계치가 소망되는지 여부에 따라 XOR/XNOR 게이트와 병합된다. 3개의 타겟 블럭(801, 802, 803)은 도 7에 도시된 것과 같은 회로에 의해 수행된다. 그러나, 본 발명의 다른 예에서, 다른 방법 또는 장치가 타겟 윈도우 레벨을 발생시키기 위해서 사용될 수 있다. 예를 들면, 기준 레벨은 디지탈-아날로그 변환과 병합된 프로그램 가능 디지탈 레지스터로부터 발생될 수 있다.
도 8을 참조로, "히트"는 3개의 타겟 출력이 "1"인 경우를 말한다. 3개의 타겟 블럭(801, 802 및 803)의 출력은 XOR/XNOR 게이트(804)로 입력된다. XOR/XNOR 게이트(804)는 출력값 및 그 상보치를 멀티플렉서/래치(805)로 출력하여, 다음 클럭까지 캐스캐이드 카운터(806 및 808)에 제공된 안정된 래치값이 존재한다.
극성 입력은 멀티플렉서/래치(805) 및 직렬 레지스터(808)로 접속되어 카운터는 극성값에 의존하여 "히트" 또는 "미스"의 수를 카운트하도록 선택할 수 있다. 예를 들면, 극성이 논리 "1"인 경우, 멀티플렉서/래치(805)는 정상 출력을 캐스캐이드 카운터로 입력하고, 카운터는 "히트"의 수를 카운트한다. 극성"0"에 있어서, 멀티플렉서/래치(805)는 상보 출력을 캐스캐이드된 카운터로 입력하고 "미스"의 수가 카운트된다. 본 발명의 이러한 특성은 히트의 수에서 미스의 수로 모니터링 파라미터를 전환하는 것이 용이하게 한다. 이는 교정 모드에서 동작 모드로 전환하는데 유용하다. 카운터(806 및 807)의 출력은 축적된 값을 직렬 포트로 경로를 정하도록 직렬 레지스터(808)에 접속된다.
도 8에 도시된 것처럼, 본 발명의 특수 선택(SEL) 특성은 디스크 드라이브 시스템의 더 미세한 튜밍을 하기 위해 "+1", "0", "-1"을 선택적으로 관찰하도록 한다. DAC(809)는 직렬 포트 레지스터(808) 내에 저장된 값을 VADJ로 저장하고, 타겟 회로(801, 802 및 803)로 접속되어 기준 레벨을 조절하도록 궤환 신호(VADJ)을 제공한다.
판독 채널에 대해 교정이 필요한 경우 도 8의 채널 품질 모니터 회로를 활성화하도록 인에이블(EN) 핀이 사용된다. 교정이 완료된 이후에, 판독 채널은 동작 모드로 복귀하고 EN 핀은 디스에이블되어, 판독 채널 시스템의 동작 전력을 감소하여 모니터 회로를 차단한다. EN 핀은 전력 소비를 감소하도록 도 7의 타겟 회로에서 수행된다. 이러한 수행은 당업계에서는 공지의 사실이므로, 상세한 설명은 생략한다. 예를 들면, EN 신호는 플립플럽(720), AND 게이트(718), 비교기(714 및 715), 및 도 7의 일치된 듀얼 레지스터 래더(ladder)에 결합될 수 있어서, 디스에이블되는 경우, 회로는 전원으로부터 차단된다.
도 9는 본 발명의 양호한 실시예에서의 시스템 교정에 대한 흐름도이다. 도 9를 참조로, 판독 채널 시스템의 튠 없(tune up)을 시작하는 경우, 타겟 윈도우를 놓치는 다수의 샘플값이 있어서, 단계 902에서의 "히트(hit)" 샘플의 수를 카운트하도록 극성이 조절된다. 단계(903)에서, "히트" 샘플의 수가 모니터되고 판독된다. 카운트값 판독은 샘플의 히트 유효수를 처리한 이후의 타겟값에 대한 샘플의 분포를 고려하면 상대적으로 이득이다. 단계(904)에서, 히트 수가 임계치보다 큰지가 결정된다. 크지 않다면, 적절한 디스크 드라이브 시스템 파라미터의 튠 업은 다음에 단계(905)에서 "히트" 수를 높이는 단계를 수행한다. 사용자는 상대적 이점 특성을 기준으로 시스템의 미세한 조절을 위해 적절한 채널 파라미터를 변화시킬 수 있다.
히트수가 임계치보다 큰 경우, 단계(906)에서 극성은 "미스" 샘플의 수를 카운트하도록 설정된다. "미스" 샘플의 수는 단계(907)에서 모니터되고, 단계(909)에서 디스크 드라이브 시스템은 미스 샘플의 허용가능 레벨이 단계(908)에서 도달할 때까지 튠 업된다. 히트 샘플의 수를 검사하기 위한 임계치는 임의의 적절한 값으로 설정될 수 있다. 예를 들면, "히트"의 수가 계속된 시스템 튜닝에도 불구하고 뚜렷한 개선없이 변화율이 줄어들기 시작하는 경우, 시스템은 "미스" 모니터 모드로 전환된다. "미스" 샘플의 관찰은 대부분의 샘플이 타겟을 히트하는 경우 n-비트 카운트 범위를 최대화할 수 있다.
필요하다면, 더욱 복잡한 통계치 분석이 적절한 통계치 분석 방법을 사용하는 시간 동안 모니터된 데이타를 수집 및 분석함에 의해 수행될 수 있다. 교정이 성공적이면, 판독 채널은 동작 모드로 복귀한다. 아니면, 추가의 교정이 판독 채널 튠 없을 완료하도록 수행될 수 있다.
도 10은 n 임계 타겟에 대한 본 발명의 양호한 실시예의 블럭도이다. 도 10에서, 입력 신호(VIN1001)은 윈도우 제한기(qualifier)(1002, 1003, ..., 1004)에 접속된다. 기준 신호(VR1, VR2, ..., VRN)은 각각 윈도우 제한기(1002, 1003, ..., 1004)로 접속된다. 윈도우 제한기(1002, 1003, ..., 1004)는 도 7에 도시된 것과 같은 회로를 사용하여 수행될 수 있다. 그러나, 당업자에게는 다른 적절한 회로가 본 발명의 다른 예에 사용될 수 있다는 것은 명백하다. 예를 들면, 윈도우 기준 레벨은 비례(scaled) 저항 네트워크 또는 R-2R 래더로부터 발생될 수 있다.
입력 신호를 검출하는데 요구되는 비례 및 정확도에 의존하여 입력 신호 검출은 N 기준 윈도우까지 수행될 수 있다. 윈도우 제한기(1002, 1003, ..., 1004)의 출력은 논리/멀티플렉서 제한기(1005)로 접속된다. 논리 제어 신호(CRRL)는 논리/멀티플렉서(1005)로 접속된다. 논리/멀티플렉서 제한기(1005)는 도 8에 도시된 XOR/XNOR(804) 및 멀티플렉서/래치(805)와 같은 XOR 및 멀티플렉서 회로를 포함한다. 그러나, 본 발명의 다른 예에서, OR 논리와 같은 윈도우 제한기(1002, 1003, ..., 1004)의 출력을 병합하는 다른 회로가 사용될 수 있다. n-비트 카운터(1006)는 논리/멀티플렉서 제한기(1005)로 접속된다.
n-비트 카운터(1006)의 출력은 직렬 포트 레지스터(1007)에 접속되는데, 이는 또한 양방향 버퍼(1008)를 통해 PC(개인용 컴퓨터) 인터페이스 및 직렬 포트 레지스터(1009)로 접속된다. 직렬 포트 레지스터(1009)는 윈도우 제한기(1002, 1003, ..., 1004)에 대한 기준 레벨을 조절하기 위해 피드백 신호(VADJ)을 제공하도록 디지탈-아날로그 변환기(DAC)에 접속된다.
그러므로, 본 발명의 한 실시예에서, 이퀄라이저 샘플의 분포를 측정하고 저장 디스크의 각각의 지역 내의 섹터의 수로부터 미리-프로그램된 분포 내에 한정된 데이타 샘플의 상대적 카운터 또는 막대그래프(histogram)를 제공함으로써 미세한 튜닝이 판독 채널 시스템 내에서 수행된다.
본 발명은 칩 상에 완비되고 기존의 직렬 포트 인터페이스 하드웨어와 추가 소프트웨어외에는 더 이상이 필요하지 않다. 본 발명의 다른 이점은 샘플 데이타의 아날로그 신호 경로 및 판독 채널 동작이 잡음 발생기 또는 서브-최적의 비터비 임계 설정에 의해 분포되지 않는다는 것이다.
이와 같이, 디스크 드라이브 시스템 내에서 판독 채널을 모니터하고 디스크 드라이브 시스템을 교정하기 위한 장치 및 그 방법이 하나 또는 그 이상의 실시예와 결부되어 설명되었다. 당업자에게는 본 발명이 신호 품질 또는 신호 한정이 요구되는 어떠한 시스템에도 적용가능하다는 것을 알 수 있다. 본 발명은 청구 범위 및 그 등가물의 전 범위에 의해 정의된다.
도 1은 PRML 시스템에 대해 MSE 기술을 사용하는 종래 기술의 판독 채널 모니터 시스템의 블럭도.
도 2는 대역폭 및 이득의 함수로서의 평균 제곱 에러(MSE)을 도시한 도면.
도 3은 파라미터에 대해 BER 외곽을 맵핑함으로써 최적화된 판독 채널에 대한 10-6 BER 성능을 도시한 도면.
도 4는 입력 신호에 백색 가우스 잡음을 추가하는 종래 기술의 채널 마지날리제이션 시스템의 블럭도.
도 5는 2개의 안정한 상태의 자화를 이용하여 매체 상에 정보 비트를 기록하는 디지탈 자화 시스템에서의 자화 패턴 m(t)을 도시한 도면.
도 6은 자기 디스크면 상에 형성된 기록 패턴을 도시한 도면.
도 7은 본 발명의 양호한 실시예에 따른 타겟 윈도우 레벨을 발생하는 타겟 회로의 블럭도.
도 8은 3개의 임계 타겟(+1, 0, 1)에 대해 샘플 값의 축적된 카운트를 발생하는 회로도.
도 9는 본 발명의 양호한 실시예의 시스템 보정의 흐름도.
도 10은 n개의 임계 타겟에 대한 본 발명의 양호한 실시예의 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
701, 702, 709, 710 : 트랜지스터
703, 704, 705, 706, 707, 708 : 레지스터
714, 715 : 비교기
718 : AND 게이트
720 : 래치
Claims (14)
- 채널 품질을 모니터링하는 회로에 있어서,복수의 기준 레벨을 나타내는 기준 윈도우를 제공하는 기준 레벨 발생기;상기 기준 레벨 발생기에 결합되어, 상기 기준 윈도우 및 채널 신호에 기초하여 출력 신호를 생성하는 비교기;상기 비교기에 결합되어, 상기 기준 윈도우 내에 속하는 상기 채널로부터의 신호의 수를 트랙킹하는 카운터;상기 복수의 기준 레벨을 나타내는 제2의 기준 윈도우를 제공하는 제2 기준 레벨 발생기;상기 제2 기준 레벨 발생기 및 상기 카운터에 결합되어, 상기 제2 기준 윈도우 및 상기 채널 신호에 기초하여 제2 출력 신호를 생성하는 제2 비교기; 및상기 기준 레벨 발생기들에 결합된 입력 단자를 가지고 있으며 상기 카운터에 출력을 제공하는 합산 회로를 포함하는 것을 특징으로 하는 채널 품질을 모니터링하는 회로.
- 제1항에 있어서, 상기 합산 회로 및 상기 카운터에 결합되는 극성 입력을 갖는 멀티플렉서를 더 포함하는 것을 특징으로 하는 채널 품질을 모니터링하는 회로.
- 제2항에 있어서, 직렬 출력을 출력하기 위한 직렬 포트 레지스터를 더 포함하는 것을 특징으로 하는 채널 품질을 모니터링하는 회로.
- 제3항에 있어서, 상기 직렬 포트 레지스터는 피드백 조정 신호를 상기 기준 레벨 발생기에 제공하는 것을 특징으로 하는 채널 품질을 모니터링하는 회로.
- 제1항에 있어서,상기 기준 레벨 발생기는,기준 레벨 입력에 결합되어, 상이한 레벨의 적어도 2개의 출력을 제공하는 분압기;입력 신호에 결합되어, 레벨-시프트된 출력을 제공하는 레벨 시프터;상기 분압기, 상기 레벨 시프터 및 레벨 조정 신호에 결합되는 레벨 제어기;상기 분압기 및 상기 레벨 시프터에 결합되는 제1 비교기;상기 분압기 및 상기 레벨 시프터에 결합되는 제2 비교기; 및상기 제1 및 제2 비교기의 출력에 결합되는 AND 게이트를 포함하는 것을 특징으로 하는 채널 품질을 모니터링하는 회로.
- 채널 품질을 모니터링하는 방법에 있어서,기준 윈도우를 발생하는 단계;상기 기준 윈도우와 채널 신호를 비교하는 단계;상기 채널 신호가 상기 기준 윈도우 내에 속할 때 매치 신호(match signal)를 생성하는 단계;상기 기준 윈도우 내에 속하는 채널 신호의 수를 카운트하는 단계;제2 기준 윈도우를 발생하는 단계;상기 제2 기준 윈도우와 채널 신호를 비교하는 단계;상기 채널 신호가 상기 제2 기준 윈도우 내에 속할 때 매치 신호를 생성하는 단계; 및상기 제2 기준 윈도우 내에 속하는 채널 신호의 수를 카운트하는 단계를 포함하는 것을 특징으로 하는 채널 품질을 모니터링하는 방법.
- 제6항에 있어서, 상기 제1 기준 윈도우 내에 속하는 상기 채널 신호의 수와 상기 제2 기준 윈도우 내에 속하는 상기 채널 신호의 수를 합산하는 단계를 더 포함하는 것을 특징으로 하는 채널 품질을 모니터링하는 방법.
- 제6항에 있어서, 상기 제1 기준 윈도우 및 상기 제2 기준 윈도우 외부에 존재하는 채널 신호의 수를 카운트하는 단계를 더 포함하는 것을 특징으로 하는 채널 품질을 모니터링하는 방법.
- 제7항에 있어서, 상기 제1 기준 윈도우 내에 속하고 상기 제2 기준 윈도우 내에 속하는 상기 합산된 수의 채널 신호를 직렬로 출력하는 단계를 더 포함하는 것을 특징으로 하는 채널 품질을 모니터링하는 방법.
- 제9항에 있어서, 피드백용의 상기 제1 및 제2 기준 레벨 발생기에 상기 직렬 출력을 제공하는 단계를 더 포함하는 것을 특징으로 하는 채널 품질을 모니터링하는 방법.
- 디스크 드라이브 내의 판독 채널 시스템을 교정하는 방법에 있어서,상기 시스템은 이퀄라이저 및 필터를 포함하며,각각이 적어도 2개의 레벨을 특징짓는 복수의 기준 윈도우를 발생하는 단계;상기 복수의 기준 윈도우 각각과 채널 신호를 비교하여, 상기 채널 신호가 상기 복수의 기준 윈도우 중 하나 이내에 속할 때 히트(hit) 출력을 출력하는 단계;채널 신호의 시퀀스에 대한 히트의 수를 카운트하는 단계;상기 복수의 기준 윈도우의 크기를 조정하기 위해 피드백 루프 내의 상기 히트의 수를 제공하는 단계; 및상기 히트의 수를 증가시키도록 상기 필터 및 상기 이퀄라이저의 특성을 조정하는 단계를 포함하는 것을 특징으로 하는 판독 채널 시스템을 교정하는 방법.
- 제11항에 있어서, 상기 복수의 기준 윈도우 각각과 채널 신호를 비교하여, 상기 채널 신호가 상기 복수의 기준 윈도우 외부에 존재하는 경우 미스(miss) 출력을 출력하는 단계를 더 포함하는 것을 특징으로 하는 판독 채널 시스템을 교정하는 방법.
- 제12항에 있어서, 상기 미스의 수를 감소시키기 위해 상기 필터 및 상기 이퀄라이저의 특성을 조정하는 단계를 더 포함하는 것을 특징으로 하는 판독 채널 시스템을 교정하는 방법.
- 제12항에 있어서, 상기 미스의 수를 감소시키기 위해 상기 디스크 드라이브의 시스템 파라미터를 튜닝하는 단계를 더 포함하는 것을 특징으로 하는 판독 채널 시스템을 교정하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/702888 | 1996-08-26 | ||
| US8/702888 | 1996-08-26 | ||
| US08/702,888 US6016463A (en) | 1996-08-26 | 1996-08-26 | Channel quality monitor for read channel IC |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980019000A KR19980019000A (ko) | 1998-06-05 |
| KR100545590B1 true KR100545590B1 (ko) | 2006-03-24 |
Family
ID=24823014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970040869A KR100545590B1 (ko) | 1996-08-26 | 1997-08-26 | 판독채널ic의채널품질모니터및그방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6016463A (ko) |
| EP (1) | EP0827148A3 (ko) |
| JP (1) | JPH10116477A (ko) |
| KR (1) | KR100545590B1 (ko) |
| SG (1) | SG63740A1 (ko) |
| TW (1) | TW350950B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000042609A1 (fr) | 1999-01-18 | 2000-07-20 | Fujitsu Limited | Procede et dispositif de commande de signal reproduit |
| US6636372B1 (en) | 1999-04-20 | 2003-10-21 | Infineon Technologies North America Corp. | Accumulating read channel performance data |
| US7730384B2 (en) * | 2005-02-28 | 2010-06-01 | Agere Systems Inc. | Method and apparatus for evaluating performance of a read channel |
| US8120466B2 (en) * | 2008-10-08 | 2012-02-21 | Assa Abloy Ab | Decoding scheme for RFID reader |
| US8477896B2 (en) | 2011-01-05 | 2013-07-02 | International Business Machines Corporation | Structure for window comparator circuit for clock data recovery from bipolar RZ data |
| US8670200B2 (en) * | 2012-02-23 | 2014-03-11 | Hewlett-Packard Development Company, L.P. | Servo pattern read-back signal processing for storage devices |
| JP6064930B2 (ja) * | 2014-03-07 | 2017-01-25 | ソニー株式会社 | 電気・電子機器、回路、及び通信システム |
| JP2020155173A (ja) * | 2019-03-19 | 2020-09-24 | 株式会社東芝 | 磁気ディスク装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578721A (en) * | 1984-09-10 | 1986-03-25 | Seagate Technology | Stress test for magnetic disc recording apparatus |
| US4750058A (en) * | 1986-08-05 | 1988-06-07 | International Business Machines Corporation | Gain control circuitry for readback apparatus in a PRML magnetic recording system |
| US5233482A (en) * | 1991-07-31 | 1993-08-03 | International Business Machines Corporation | Thermal asperity compensation for PRML data detection |
| US5355261A (en) * | 1993-12-20 | 1994-10-11 | Guzik Technical Enterprises, Inc. | Method and apparatus for measuring error rate of magnetic recording devices having a partial response maximum likelihood data detection channel |
| KR0136773B1 (ko) * | 1989-01-24 | 1998-05-15 | 데이비드 엠.코윌스키 | 디지틀 자기 기록 시스템에 사용되는 판독 채널 검출기 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970609A (en) * | 1988-10-17 | 1990-11-13 | International Business Machines Corporation | Clocking method and apparatus for use with partial response coded binary data |
| US5121263A (en) * | 1989-10-31 | 1992-06-09 | International Business Machines Corporation | Method and apparatus for determining the error rate of magnetic recording disk drives having a amplitude sampling data detection |
| US5490181A (en) * | 1991-09-03 | 1996-02-06 | Matsushita Electric Industrial Co., Inc. | Timing recovering apparatus having window periods determined by period of clock signal |
| EP0530776B1 (en) * | 1991-09-03 | 1999-03-17 | Matsushita Electric Industrial Co., Ltd. | Timing recovering apparatus |
| US5341249A (en) * | 1992-08-27 | 1994-08-23 | Quantum Corporation | Disk drive using PRML class IV sampling data detection with digital adaptive equalization |
| US5754353A (en) * | 1993-07-01 | 1998-05-19 | Cirrus Logic, Inc. | Channel quality circuit in a sampled amplitude read channel |
| US5408367A (en) * | 1993-09-20 | 1995-04-18 | Integral Peripherals, Inc. | Method of optimizing operation of disk drive |
| US5490091A (en) * | 1994-03-01 | 1996-02-06 | Guzik Technical Enterprises, Inc. | Histograms of processed noise samples for measuring error rate of a PRML data detection channel |
-
1996
- 1996-08-26 US US08/702,888 patent/US6016463A/en not_active Expired - Lifetime
-
1997
- 1997-08-22 EP EP97306456A patent/EP0827148A3/en not_active Withdrawn
- 1997-08-26 KR KR1019970040869A patent/KR100545590B1/ko not_active IP Right Cessation
- 1997-08-26 JP JP9229973A patent/JPH10116477A/ja active Pending
- 1997-08-26 SG SG1997003042A patent/SG63740A1/en unknown
- 1997-10-28 TW TW086112296A patent/TW350950B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578721A (en) * | 1984-09-10 | 1986-03-25 | Seagate Technology | Stress test for magnetic disc recording apparatus |
| US4750058A (en) * | 1986-08-05 | 1988-06-07 | International Business Machines Corporation | Gain control circuitry for readback apparatus in a PRML magnetic recording system |
| KR0136773B1 (ko) * | 1989-01-24 | 1998-05-15 | 데이비드 엠.코윌스키 | 디지틀 자기 기록 시스템에 사용되는 판독 채널 검출기 |
| US5233482A (en) * | 1991-07-31 | 1993-08-03 | International Business Machines Corporation | Thermal asperity compensation for PRML data detection |
| US5355261A (en) * | 1993-12-20 | 1994-10-11 | Guzik Technical Enterprises, Inc. | Method and apparatus for measuring error rate of magnetic recording devices having a partial response maximum likelihood data detection channel |
Also Published As
| Publication number | Publication date |
|---|---|
| TW350950B (en) | 1999-01-21 |
| KR19980019000A (ko) | 1998-06-05 |
| US6016463A (en) | 2000-01-18 |
| JPH10116477A (ja) | 1998-05-06 |
| EP0827148A3 (en) | 1998-06-10 |
| SG63740A1 (en) | 1999-03-30 |
| EP0827148A2 (en) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7502427B2 (en) | Asynchronous servo RRO detection employing interpolation | |
| US6014768A (en) | Moving reference channel quality monitor for read channels | |
| US6889154B2 (en) | Method and apparatus for calibrating data-dependent noise prediction | |
| US6661594B2 (en) | Signal processing circuit and information recording/reproducing apparatus using the same, and method for optimizing coefficients of equalizer circuit | |
| US7002767B2 (en) | Detection of recorded data employing interpolation with gain compensation | |
| US6594094B2 (en) | Read/write channel | |
| US5786951A (en) | Sampled amplitude read channel employing a discrete time noise generator for calibration | |
| US5938790A (en) | Sequence error event detection and correction using fixed block digital sum codes | |
| US5355261A (en) | Method and apparatus for measuring error rate of magnetic recording devices having a partial response maximum likelihood data detection channel | |
| US5862157A (en) | Method and circuitry for monitoring a digital channel | |
| Matthews et al. | An integrated analog CMOS Viterbi detector for digital magnetic recording | |
| KR100545590B1 (ko) | 판독채널ic의채널품질모니터및그방법 | |
| EP1399922B1 (en) | Total error multiplier for optimizing read/write channel | |
| US6771442B2 (en) | Off-track interference emulator | |
| US7136440B2 (en) | Timing recovery for data sampling of a detector | |
| Abbott et al. | Channel equalization methods for magnetic storage | |
| Moon et al. | Detection performance in the presence of transition noise | |
| Choi et al. | Viterbi detector architecture for high speed optical storage | |
| Sugawara et al. | Viterbi detector including PRML and EPRML | |
| WO1998004032A1 (en) | Asymmetric channel data detection compensation | |
| JP4106703B2 (ja) | ディスク信号解析装置 | |
| US6275967B1 (en) | Optical disk drive using y0+y1 signal detection | |
| Keirn | An error margin analysis technique for fixed delay tree search and decision feedback detectors | |
| RACHID | Design of efficient constrained codes and parity-check codes for perpendicular magnetic recording channels | |
| Kenney et al. | IEEE zyxwvutsrqponmlkjihgfedcbaZYXW |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161229 Year of fee payment: 12 |
|
| EXPY | Expiration of term |