KR100545216B1 - Method for forming the pad of semiconductor device - Google Patents

Method for forming the pad of semiconductor device Download PDF

Info

Publication number
KR100545216B1
KR100545216B1 KR1020030101897A KR20030101897A KR100545216B1 KR 100545216 B1 KR100545216 B1 KR 100545216B1 KR 1020030101897 A KR1020030101897 A KR 1020030101897A KR 20030101897 A KR20030101897 A KR 20030101897A KR 100545216 B1 KR100545216 B1 KR 100545216B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor device
manufacturing
contact hole
etching
Prior art date
Application number
KR1020030101897A
Other languages
Korean (ko)
Other versions
KR20050069635A (en
Inventor
고관주
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101897A priority Critical patent/KR100545216B1/en
Publication of KR20050069635A publication Critical patent/KR20050069635A/en
Application granted granted Critical
Publication of KR100545216B1 publication Critical patent/KR100545216B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent

Abstract

본 발명의 실시예에 따른 반도체 소자의 패드 제조 방법은 반도체 기판의 패드 영역에 금속 패드를 형성하는 단계, 금속 패드 위에 금속 패드의 일부분을 드러내는 접촉홀을 가지는 보호막을 형성하는 단계, 접촉홀 내부를 플라즈마를 이용하여 세정 단계를 포함하고, 세정 단계는 플라즈마 가스로 산소 가스 및 플루오르 계열의 가스를 사용하여 등방성 식각한다.According to an embodiment of the present disclosure, a method of manufacturing a pad of a semiconductor device may include forming a metal pad in a pad region of a semiconductor substrate, forming a protective layer having a contact hole exposing a portion of the metal pad on the metal pad, and forming a protective film inside the contact hole. A cleaning step using a plasma is included, and the cleaning step isotropically etched using oxygen gas and fluorine-based gas as plasma gas.

패드, 접촉홀, 폴리머, 나선형, 등방성 식각Pad, contact hole, polymer, spiral, isotropic etching

Description

반도체 소자의 패드 제조 방법{Method for forming the pad of semiconductor device}Method for manufacturing pad of semiconductor device

도 1은 일반적인 반도체 소자의 패드를 개략적으로 도시한 단면도이고, 1 is a cross-sectional view schematically showing a pad of a general semiconductor device,

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 소자의 패드 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이고,2A to 2C are cross-sectional views sequentially illustrating a method of manufacturing a pad of a semiconductor device according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 반도체 소자의 패드를 제조하기 위한 방법을 설명하기 위한 플라즈마 식각 장치를 개략적으로 나타낸 도면이다.3 is a schematic view of a plasma etching apparatus for explaining a method for manufacturing a pad of a semiconductor device according to an embodiment of the present invention.

본 발명은 반도체 소자에 관한 것으로, 특히 패드 표면의 불순물을 제거하여 와이어 본딩 공정을 용이하게 하는 반도체 소자의 패드 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method for manufacturing a pad of a semiconductor device which removes impurities on the surface of the pad to facilitate a wire bonding process.

일반적으로 웨이퍼가 양산되면 최종적인 제품을 만들기 위해 패키지 공정을 거치게 된다. 패키지는 어떠한 외부 환경에서도 내부 칩을 보호할 수 있도록 하는 기능을 수행하고, 내부 칩과 기기 부품간에 전기적으로 연결하며, 칩 동작시 내부 회로에서 발생되는 열을 효과적으로 방출하는 역할을 하고 있는 아주 중요한 부분이다. 또한, 패키지는 내부 칩에 형성되어 있는 각종 배선을 비롯하여 리드를 보 호 및 고정시키는 역할 및 취급이 용이하도록 내부 칩의 포장 역할을 한다.Typically, when a wafer is mass produced, it is packaged to produce the final product. The package plays an important role in protecting the internal chip in any external environment, electrically connecting the internal chip and the device components, and effectively dissipating the heat generated by the internal circuit during chip operation. to be. In addition, the package serves to protect and fix the lead as well as various wirings formed on the internal chip, and serves as a packaging of the internal chip to facilitate handling.

반도체 패키지 공정은 웨이퍼 내의 각각의 반도체 칩의 불량을 체크하는 웨이퍼 검사 공정, 웨이퍼를 절단하여 반도체 칩을 낱개로 분리하는 소잉 공정, 낱개로 분리된 반도체 칩을 리드 프레임의 탑 재판에 부착시키는 다이 본딩 공정, 반도체 칩 위에 구비된 칩 패드와 리드 프레임의 리드를 와이어로 연결시켜주는 와이어 본딩 공정, 반도체 칩의 내부 회로와 그 외의 구성 부품을 보호하기 위하여 봉지재로 외부를 감싸는 몰딩 공정, 리드와 리드를 연결하고 있는 댐바를 커팅하는 트림공정 및 리드를 원하는 형태로 구부리는 포밍 공정, 완성된 패키지의 불량을 검사하는 완성품 검사 공정 등을 거치면서 완제품으로서 조립된다.The semiconductor package process includes a wafer inspection process for checking defects in each semiconductor chip in the wafer, a sawing process for cutting the wafer and separating the semiconductor chips individually, and a die bonding for attaching the separated semiconductor chips to the top frame of the lead frame. Process, wire bonding process that connects chip pad and lead frame lead on semiconductor chip with wire, molding process to wrap the outside with encapsulant to protect internal circuit and other components of semiconductor chip, lead and lead It is assembled as a finished product through the trimming process of cutting the dam bar connecting the wire, the forming process of bending the lead to the desired shape, and the inspection of the finished product to inspect the defect of the finished package.

상술한 반도체 패키지 공정 중 와이어 본딩 공정은 반도체 칩 상면 가장자리에 복수의 반도체 칩 패드와 이 패드와 인접하고 있는 리드 프레임의 리드를 얇은 와이어를 사용해서 전기적으로 연결하는 공정이다. 이때, 패드는 알루미늄 등의 도전체로 이루어진다. The wire bonding step of the above-described semiconductor package process is a process of electrically connecting a plurality of semiconductor chip pads and leads of lead frames adjacent to the pads with thin wires to the upper edge of the semiconductor chip. At this time, the pad is made of a conductor such as aluminum.

한편, 복수의 반도체 칩의 패드 위에는 이웃하는 패드와 서로 쇼트(short)되는 것을 방지하기 위해 보호막이 형성되어 있으며, 보호막은 리드 프레임의 리드와 복수의 반도체 칩 패드를 각각 연결하기 위해 각각의 패드의 일부분을 드러내는 접촉홀을 가진다. On the other hand, a passivation layer is formed on the pads of the plurality of semiconductor chips to prevent shorting between the pads adjacent to each other, and the passivation layer is formed on each pad to connect the lead of the lead frame and the plurality of semiconductor chip pads, respectively. It has a contact hole exposing a part.

그런데 패드를 리드 프레임의 리드와 연결하기 위해 접촉홀을 형성하게 되면, 접촉홀을 통해 드러난 패드 표면 위에 패드의 알루미늄과 대기의 산소가 결합 하여 Al2OxFy 와 같은 폴리머가 형성된다. 이와 같이 패드 표면에 폴리머 등의 불순물이 존재하면 와이어 본딩 시, 접촉 저항이 증가하거나 와이어와 패드의 접촉 불량이 발생한다. 또한, 이와 같이 패드 표면에 폴리머가 존재하게 되면, 완성된 패키지의 불량을 검사하는 완성품 검사 공정 시, 프로브 카드 팁(probe card tip)에 패드 위에 잔류된 폴리머가 묻어 나와 완성된 패키지의 검사를 불가능하게 한다.However, when the contact hole is formed to connect the pad with the lead of the lead frame, a polymer such as Al 2 O x F y is formed by bonding the aluminum of the pad and the oxygen of the atmosphere on the pad surface exposed through the contact hole. As such, when impurities such as polymers are present on the pad surface, contact resistance increases or poor contact between the wire and the pad occurs during wire bonding. In addition, when the polymer is present on the surface of the pad, the polymer remaining on the pad may be buried in the probe card tip during the final product inspection process to inspect the defective package. Let's do it.

본 발명이 이루고자 하는 기술적 과제는 와이어 본딩 공정을 용이하게 하고 반도체 패키지의 신뢰성을 향상시키는 반도체 소자의 패드 제조 방법을 제공하는 것이다.An object of the present invention is to provide a method for manufacturing a pad of a semiconductor device that facilitates a wire bonding process and improves the reliability of a semiconductor package.

이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 반도체 소자의 패드 제조 방법을 마련한다.In order to achieve the above object, the present invention provides a pad manufacturing method of the semiconductor device as follows.

보다 상세하게는 반도체 기판의 패드 영역에 금속 패드를 형성하는 단계, 금속 패드 위에 금속 패드의 일부분을 드러내는 접촉홀을 가지는 보호막을 형성하는 단계, 접촉홀 내부를 플라즈마를 이용하여 세정 단계를 포함하고, 세정 단계는 플라즈마 가스로 산소 가스 및 플루오르 계열의 가스를 사용하여 등방성 식각하는 반도체 소자의 패드 제조 방법을 마련한다. More specifically, forming a metal pad in the pad region of the semiconductor substrate, forming a protective film having a contact hole for exposing a portion of the metal pad on the metal pad, cleaning the inside of the contact hole using a plasma, In the cleaning step, a pad manufacturing method of a semiconductor device isotropically etched using oxygen gas and fluorine-based gas as plasma gas.

여기서 세정 단계는 1000~2000W 파워에서 1000~2000mTorr의 압력으로 진행하는 것이 바람직하다. Here, the washing step is preferably performed at a pressure of 1000 ~ 2000mTorr at 1000 ~ 2000W power.

또한 산소 가스는 1000~3000sccm 공급하고, 플루오르 계열의 가스는 10~50sccm 공급하는 것이 바람직하다. Oxygen gas is preferably supplied at 1000 to 3000 sccm, and fluorine-based gas is preferably supplied at 10 to 50 sccm.

또한 플루오르 계열의 가스는 CF4 가스를 사용하는 것이 바람직하다. In addition, the fluorine-based gas is preferably CF 4 gas.

또한 세정 단계는 나선형 소오스를 가지는 플라즈마 식각 장비를 사용하는 것이 바람직하다. In addition, the cleaning step is preferably to use a plasma etching equipment having a spiral source.

또한 금속 패드는 알루미늄 계열의 금속으로 형성하는 것이 바람직하다.In addition, the metal pad is preferably formed of an aluminum-based metal.

또한 접촉홀을 가지는 보호막을 형성하는 단계는 금속 패드를 포함하는 기판 위에 산화막 및 질화막을 차례로 적층하는 단계, 질화막 위에 접촉홀 형성 영역을 정의하는 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 질화막을 산화막의 표면이 드러나는 시점까지 식각하는 제1 식각 단계 및 감광막 패턴을 마스크로 산화막을 금속 패드의 표면이 드러나는 시점까지 식각하는 제2 식각 단계를 포함하는 것이 바람직하다.The forming of the passivation layer having contact holes may include sequentially stacking an oxide film and a nitride film on a substrate including a metal pad, forming a photoresist pattern defining a contact hole formation region on the nitride film, and forming a nitride film using the photoresist pattern as a mask. Preferably, the method includes a first etching step of etching to the point where the surface of the oxide film is exposed and a second etching step of etching the oxide film to the point of time when the surface of the metal pad is exposed using the photosensitive film pattern as a mask.

또한 제1 식각 단계 및 제2 식각 단계는 과도 식각하는 것이 바람직하다.In addition, the first etching step and the second etching step is preferably over-etched.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

먼저, 본 발명의 실시예에 따른 반도체 소자의 패드를 첨부된 도면을 참고로 하여 상세하게 설명한다.First, a pad of a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 패드를 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically showing a pad of a semiconductor device according to an embodiment of the present invention.

도 1에 도시한 바와 같이, 트랜지스터(도시하지 않음) 등을 포함하는 반도체 기판(100)의 패드 영역에는 금속 패드(110)가 형성되어 있다. 금속 패드(110)는 알루미늄(Al) 계열의 금속으로 이루어진다.As shown in FIG. 1, a metal pad 110 is formed in a pad region of a semiconductor substrate 100 including a transistor (not shown) or the like. The metal pad 110 is made of an aluminum (Al) -based metal.

그리고 금속 패드(110) 위에는 금속 패드(110)의 일부분을 드러내는 접촉홀(160)을 가지는 보호막(120)이 형성되어 있다. 보호막(120)은 산화막(122)과 질화막(124)이 다층으로 적층되어 있는 구조를 가지며, 이웃하는 금속 패드(110)가 서로 쇼트되는 것을 방지하는 역할을 한다. In addition, a passivation layer 120 having a contact hole 160 exposing a portion of the metal pad 110 is formed on the metal pad 110. The passivation layer 120 has a structure in which the oxide layer 122 and the nitride layer 124 are stacked in multiple layers, and serves to prevent the adjacent metal pads 110 from shorting to each other.

그런데, 와이어 본딩 공정 전에 접촉홀을 통해 드러난 금속 패드의 알루미늄 계열의 금속이 대기의 산소 및 접촉홀을 형성하기 위한 식각 가스와 서로 결합하여 금속 패드 표면 위에 Al2OxFy 와 같은 폴리머를 형성한다. 이에 따라 금속 패드와 리드 프레임의 리드와 연결하는 와이어 본딩 공정이 불량해진다. However, the aluminum-based metal of the metal pad exposed through the contact hole before the wire bonding process combines with the atmospheric oxygen and the etching gas for forming the contact hole to form a polymer such as Al 2 O x F y on the surface of the metal pad. do. As a result, the wire bonding process for connecting the metal pad and the lead of the lead frame is poor.

본 발명에서는 접촉홀을 통해 드러난 금속 패드의 표면에 형성되어 있는 폴리머를 제거할 수 있는 반도체 소자의 패드 제조 방법을 제안한다.The present invention proposes a method for manufacturing a pad of a semiconductor device capable of removing a polymer formed on a surface of a metal pad exposed through a contact hole.

그러면, 도 1에 도시한 반도체 소자의 패드를 본 발명의 일 실시예에 따라 제조하는 방법에 대하여 도 2a 내지 도 2c 및 도 3을 참고로 하여 상세히 설명한다.Next, a method of manufacturing the pad of the semiconductor device illustrated in FIG. 1 will be described in detail with reference to FIGS. 2A to 2C and 3.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 소자의 패드 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이고, 도 3은 본 발명의 일 실시예에 따른 반도체 소자의 패드를 제조하기 위한 방법을 설명하기 위한 플라즈마 식각 장치를 개략적으로 나타낸 도면이다.2A through 2C are cross-sectional views sequentially illustrating a method for manufacturing a pad of a semiconductor device according to an embodiment of the present invention, and FIG. 3 is a diagram for manufacturing a pad of a semiconductor device according to an embodiment of the present invention. A schematic diagram of a plasma etching apparatus for explaining the method.

도 2a에 도시한 바와 같이, 트랜지스터(도시하지 않음) 등의 하부 구조를 가지는 반도체 기판(100)의 패드 영역 위에 금속막(도시하지 않음)을 형성한 다음 이를 선택적 식각하여 금속 패드(110)를 형성한다. 이때, 금속막은 알루미늄 계열의 금속을 이용하여 형성한다.As shown in FIG. 2A, a metal film (not shown) is formed on a pad region of a semiconductor substrate 100 having a lower structure such as a transistor (not shown), and then selectively etched to form a metal pad 110. Form. In this case, the metal film is formed using an aluminum-based metal.

이어 금속 패드(110)를 포함하는 기판(100) 위에 산화막(122) 및 질화막(124)을 차례로 적층하여 보호막(120)을 형성한다. 이때, 산화막(122)은 6000~10000Å 두께로 형성하고, 질화막(124)은 8000~12000Å 두께로 형성한다.Subsequently, the protective film 120 is formed by sequentially stacking the oxide film 122 and the nitride film 124 on the substrate 100 including the metal pad 110. At this time, the oxide film 122 is formed to a thickness of 6000 ~ 10000Å, the nitride film 124 is formed to a thickness of 8000 ~ 12000Å.

그 후, 보호막(120) 위에 감광막(도시하지 않음)을 도포한 다음 노광 및 현상 공정을 진행하여 접촉홀 형성 영역을 정의하는 감광막 패턴(140)을 형성한다.Thereafter, a photoresist (not shown) is coated on the passivation layer 120, followed by an exposure and development process to form a photoresist pattern 140 defining a contact hole formation region.

그리고 도 2b에 도시한 바와 같이, 감광막 패턴(140)을 마스크로 질화막(124)을 질화막 아래에 위치하는 산화막(122)의 표면이 드러나는 시점까지 식각한다. 이때, 질화막(124)을 산화막(122)의 표면에서 완전히 제거하기 위해 과도 식각하는 것이 바람직하다.As shown in FIG. 2B, the photoresist pattern 140 is etched using a mask until the surface of the oxide film 122 positioned below the nitride film is exposed. In this case, it is preferable to over-etch the nitride film 124 to completely remove it from the surface of the oxide film 122.

이어 도 2c에 도시한 바와 같이, 감광막 패턴(140)을 마스크로 산화막(122)을 식각하여 금속 패드(110)의 일부분을 드러내는 접촉홀(160)을 형성한다. 이때, 접촉홀(160)을 통해 드러난 금속 패드(110) 표면 위에 Al2OxFy 등의 폴리머(150)가 형성된다.Subsequently, as illustrated in FIG. 2C, the oxide layer 122 is etched using the photoresist pattern 140 as a mask to form a contact hole 160 exposing a portion of the metal pad 110. In this case, a polymer 150 such as Al 2 O x F y is formed on the surface of the metal pad 110 exposed through the contact hole 160.

그래서 도 1에 도시한 바와 같이, 접촉홀(160) 내부를 플라즈마 세정하여 금속 패드(110) 위에 형성된 폴리머를 제거한다. Thus, as shown in FIG. 1, the inside of the contact hole 160 is plasma cleaned to remove the polymer formed on the metal pad 110.

플라즈마 세정 공정은 플라즈마 상태의 식각 가스를 이용한 건식 식각 공정이 진행되는 식각 챔버(200)와 식각 챔버(200) 내부의 소정 영역에 위치하며 피식각물인 웨이퍼 즉, 폴리머가 형성되어 있는 기판(100)이 안착되는 척(210) 및 식각 챔버(200)의 외측에 나선형으로 구비되는 유도 코일(220)을 포함하는 나선형 소오스(helical source)를 가지는 플라즈마 식각 장비(도 3참조)를 이용하여 진행한다.In the plasma cleaning process, the etching chamber 200 where the dry etching process using the etching gas in the plasma state is performed and the substrate 100 on which the wafer, which is an etched object, ie, a polymer is formed, are located in a predetermined region inside the etching chamber 200. It proceeds using a plasma etching apparatus (see FIG. 3) having a helical source including a chuck 210 to be seated and an induction coil 220 helically provided outside the etching chamber 200.

그러면, 전계(electric field)가 기판(100)에 대하여 수직 방향으로 작용하는 반면에 자계(magnetic field)가 기판(100)에 대하여 수평 방향으로 작용하여 플라즈마 가스 안에 포함되어 있는 이온(ion) 또는 라디칼(radical)을 나선형으로 운동하게 하여 등방성 식각이 이루어져 접촉홀(160)을 통해 드러난 금속 패드(110) 위에 형성된 폴리머를 제거한다. 이때, 플라즈마 가스로는 산소 가스와 플루오르 계열의 가스를 사용하며, 산소 가스는 1000~3000sccm 공급하고, 플루오르 계열의 가스는 10~50sccm 공급하는 것이 바람직하다. 또한, 플루오르 계열의 가스는 CF4 가스를 사용하는 것이 바람직하다. 또한 식각 장비는 1000~2000W 파워와 1000~2000mTorr의 압력 및 약 250°의 온도를 유지한다.Then, while the electric field acts in the vertical direction with respect to the substrate 100, the magnetic field acts in the horizontal direction with respect to the substrate 100 and thus contains ions or radicals contained in the plasma gas. By moving the radial in a spiral, isotropic etching is performed to remove the polymer formed on the metal pad 110 exposed through the contact hole 160. At this time, it is preferable to use an oxygen gas and a fluorine-based gas as the plasma gas, supply an oxygen gas by 1000 to 3000 sccm, and supply a fluorine-based gas by 10 to 50 sccm. In addition, as the fluorine-based gas, CF 4 gas is preferably used. Etching equipment also maintains 1000-2000W power, 1000-2000mTorr pressure, and a temperature of about 250 °.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이와 같은 본 발명에 따르면 접촉홀을 통해 드러나는 금속 패드 위에 형성되는 폴리머를 제거하여 와이어 본딩 공정을 용이하게 한다. 또한 완성된 반도체 패키지의 검사를 안전하게 진행하게 되어 반도체 패키지의 신뢰성을 향상시킬 수 있다. According to the present invention as described above to facilitate the wire bonding process by removing the polymer formed on the metal pad exposed through the contact hole. In addition, the inspection of the completed semiconductor package can be safely performed to improve the reliability of the semiconductor package.

Claims (9)

반도체 기판의 패드 영역에 금속 패드를 형성하는 단계,Forming a metal pad in a pad region of the semiconductor substrate, 상기 금속 패드를 포함하는 기판 위에 산화막 및 질화막을 차례로 적층하는 단계,Sequentially depositing an oxide film and a nitride film on the substrate including the metal pad; 상기 질화막 위에 상기 금속 패드의 상부에 해당하는 접촉홀 형성 영역을 정의하는 감광막 패턴을 형성하는 단계,Forming a photoresist pattern on the nitride layer to define a contact hole formation region corresponding to an upper portion of the metal pad; 상기 감광막 패턴을 마스크로 상기 질화막을 상기 산화막의 표면이 드러나는 시점까지 식각하는 제1 식각 단계,A first etching step of etching the nitride layer to a point where the surface of the oxide layer is exposed using the photoresist pattern as a mask; 상기 감광막 패턴을 마스크로 상기 산화막을 상기 금속 패드의 표면이 드러나는 시점까지 제 2 식각하여 접촉홀을 가지는 보호막을 형성하는 단계,Forming a passivation layer having a contact hole by second etching the oxide layer using the photoresist pattern as a mask until the surface of the metal pad is exposed; 상기 접촉홀 내부를 플라즈마를 이용하여 세정하는 단계를 포함하고,Cleaning the inside of the contact hole using plasma; 상기 세정 단계는 플라즈마 가스로 산소 가스 및 CF4 가스를 사용하여 등방성 식각하는 반도체 소자의 패드 제조 방법.The cleaning step is a method for manufacturing a pad of a semiconductor device isotropically etched using a plasma gas and oxygen gas and CF 4 gas. 제1항에서, In claim 1, 상기 세정 단계는 1000~2000W 파워에서 1000~2000mTorr의 압력으로 진행하는 반도체 소자의 패드 제조 방법.The cleaning step is a pad manufacturing method of the semiconductor device to proceed at a pressure of 1000 ~ 2000mTorr at 1000 ~ 2000W power. 제1항에서, In claim 1, 상기 세정 단계는 200~250°의 온도에서 진행하는 반도체 소자의 패드 제조 방법.The cleaning step is a pad manufacturing method of a semiconductor device to proceed at a temperature of 200 ~ 250 °. 제1항에서, In claim 1, 상기 산소 가스는 1000~3000sccm 공급하고, 플루오르 계열의 가스는 10~50sccm 공급하는 반도체 소자의 패드 제조 방법.The oxygen gas is supplied to 1000 ~ 3000sccm, fluorine-based gas 10 to 50sccm supply method of a pad of a semiconductor device. 삭제delete 제1항에서, In claim 1, 상기 세정 단계는 나선형 소오스를 가지는 플라즈마 식각 장비를 사용하는 반도체 소자의 패드 제조 방법.The cleaning step is a pad manufacturing method of a semiconductor device using a plasma etching equipment having a spiral source. 제1항에서, In claim 1, 상기 금속 패드는 알루미늄 계열의 금속으로 형성하는 반도체 소자의 패드 제조 방법.The metal pad is a pad manufacturing method of a semiconductor device formed of an aluminum-based metal. 삭제delete 제1항에서, In claim 1, 상기 제1 식각 단계 및 상기 제2 식각 단계는 과도 식각하는 반도체 소자의 패드 제조 방법.The first etching step and the second etching step is over-etched method of manufacturing a pad of a semiconductor device.
KR1020030101897A 2003-12-31 2003-12-31 Method for forming the pad of semiconductor device KR100545216B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101897A KR100545216B1 (en) 2003-12-31 2003-12-31 Method for forming the pad of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101897A KR100545216B1 (en) 2003-12-31 2003-12-31 Method for forming the pad of semiconductor device

Publications (2)

Publication Number Publication Date
KR20050069635A KR20050069635A (en) 2005-07-05
KR100545216B1 true KR100545216B1 (en) 2006-01-24

Family

ID=37260007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101897A KR100545216B1 (en) 2003-12-31 2003-12-31 Method for forming the pad of semiconductor device

Country Status (1)

Country Link
KR (1) KR100545216B1 (en)

Also Published As

Publication number Publication date
KR20050069635A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
TWI701773B (en) Chip package structure and method for forming the same
US10964595B2 (en) Method for singulating packaged integrated circuits and resulting structures
JP2004296905A (en) Semiconductor device
US20100283129A1 (en) Semiconductor device and method for fabricating the same
KR100577308B1 (en) Semiconductor device and method for manufacturing the same
TWI588954B (en) Chip package and manufacturing method thereof
KR100754895B1 (en) Semiconductor device and method for forming the same
KR100545216B1 (en) Method for forming the pad of semiconductor device
US9059110B2 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
US7727812B2 (en) Singulation method of semiconductor device
JP2007317969A (en) Semiconductor device and method of manufacturing the same
KR100664797B1 (en) Method for inspecting a gate oxide layer in a semiconductor
KR100959605B1 (en) Stack package and method for fabricating the same
JP2007258381A (en) Semiconductor apparatus and manufacturing method thereof
CN111627857A (en) Packaging method and packaging structure
CN110867389B (en) Method for improving crystallization defect of aluminum bonding pad
KR100301061B1 (en) Semiconductor Chip for Chip scale Package &fabricating method thereof
KR100324602B1 (en) A manufacturing method of a semiconductor device capable of one-time package processing
KR100609223B1 (en) Method For Manufacturing Semiconductor Devices
CN104576560A (en) Die and chip
JP2003218144A (en) Method for manufacturing semiconductor device
KR100833588B1 (en) Method of manufacturing semiconductor device
KR100591128B1 (en) Semiconductor device and fabrication method thereof
KR101066538B1 (en) Method for treating device having copper layer
KR100712815B1 (en) Method of implementing the sinter process in the semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee