KR100545179B1 - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR100545179B1
KR100545179B1 KR1020030101861A KR20030101861A KR100545179B1 KR 100545179 B1 KR100545179 B1 KR 100545179B1 KR 1020030101861 A KR1020030101861 A KR 1020030101861A KR 20030101861 A KR20030101861 A KR 20030101861A KR 100545179 B1 KR100545179 B1 KR 100545179B1
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor substrate
trench
film
region
Prior art date
Application number
KR1020030101861A
Other languages
Korean (ko)
Other versions
KR20050069617A (en
Inventor
김활표
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101861A priority Critical patent/KR100545179B1/en
Publication of KR20050069617A publication Critical patent/KR20050069617A/en
Application granted granted Critical
Publication of KR100545179B1 publication Critical patent/KR100545179B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

기판의 최외곽 영역에서의 트렌치 매립 산화막의 두께를 기판 중심부와 동일하게 함으로써 핫 트랜지스터로 인한 소자의 동작 불능을 예방할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공된다. 이는, 반도체 기판의 비활성 영역에 트렌치를 형성하는 단계와, 반도체 기판의 전면에 산화막을 증착하여 트렌치를 매립하는 단계와, 산화막을 패터닝하는 단계와, 반도체 기판의 최외곽 영역에 절연 물질을 도포하는 단계, 그리고 산화막 및 절연 물질을 식각하는 단계를 포함하여 이루어진다.Provided is a method of forming a device isolation film of a semiconductor device capable of preventing the inoperability of a device due to a hot transistor by making the thickness of the trench buried oxide film in the outermost region of the substrate the same as the center of the substrate. This method includes forming a trench in an inactive region of a semiconductor substrate, depositing an oxide film on the entire surface of the semiconductor substrate, filling the trench, patterning the oxide film, and applying an insulating material to the outermost region of the semiconductor substrate. And etching the oxide film and the insulating material.

쉘로우 트렌치 분리(STI), CMP, EBRShallow Trench Isolation (STI), CMP, EBR

Description

반도체 소자의 소자 분리막 형성 방법{Method for forming isolation layer of semiconductor device}Method for forming isolation layer of semiconductor device

도 1 내지 도 3은 종래의 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating a method of forming a device isolation film of a conventional semiconductor device.

도 4 내지 도 5는 본 발명에 의한 반도체 소자의 소자 분리막 형성 방법을 설명하기 위하여 도시한 단면도들이다.4 to 5 are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the present invention.

도 6은 반도체 기판의 최외곽 영역에 스핀 온 글래스(SOG) 막을 도포하는 과정을 설명하기 위한 모식도이다.FIG. 6 is a schematic diagram illustrating a process of applying a spin on glass (SOG) film to an outermost region of a semiconductor substrate.

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 핫 트랜지스터로 인한 소자의 동작 불능을 예방할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device capable of preventing the device from being inoperable due to a hot transistor.

반도체 소자의 고집적화에 따라 미세화 기술의 하나인 소자 분리에 관한 연구개발이 활발히 진행되고 있다. 소자 분리 영역의 형성은 모든 제조 공정 단계에 있어서 초기 단계의 공정으로서, 활성 영역의 크기 및 후속 공정 단계에서의 공정 마진(margin)을 좌우하게 되므로, 이를 효과적으로 극복하기 위해서는 소자 분리막의 단차를 평탄화할 수 있는 기술이 요구되고 있다.With the high integration of semiconductor devices, research and development on device isolation, which is one of the miniaturization techniques, is actively progressing. Formation of the device isolation region is an initial step in all the manufacturing process steps, and depends on the size of the active region and the process margin in the subsequent process steps. There is a demand for technology.

현재 대부분의 반도체 소자의 제조 공정에는, 반도체 기판을 식각하여 트렌치를 형성하고, 여기에 절연 물질을 매립하여 소자 분리막을 형성하는 쉘로우 트렌치 분리(Shallow Trench Isolation; 이하 STI라 칭함) 방법이 사용되고 있다. STI방법은 소자 분리막의 형성에 있어서 열산화 공정에 의하지 않으므로 열산화 공정으로 인해 유발되는 문제점들을 어느 정도 줄일 수 있으며, 기술적으로 STI의 깊이를 조절함으로써 1G DRAM급 이상의 고집적화에 필요한 소자 분리막의 형성이 가능하다. STI 공정 중에서도 가장 핵심적인 것은 화학적 물리적 연마(Chemical Mechanical Polishing; 이하, "CMP"라 칭함) 공정으로서, 반도체 기판에 형성된 트렌치 매립 절연물들을 횡방향으로 제거하기 때문에 트렌치 매립 및 식각 방법으로 이상적인 것으로 생각되어지나, 이 CMP 방법 역시 트렌치의 폭이 수 ㎜ 정도로 커지면 불안정한 소자 분리 특성을 나타내는 문제점이 있다.Currently, in the manufacturing process of most semiconductor devices, a shallow trench isolation (hereinafter referred to as STI) method is used in which a trench is formed by etching a semiconductor substrate, and an isolation material is embedded therein to form a device isolation film. Since the STI method does not depend on the thermal oxidation process in forming the device isolation layer, the problems caused by the thermal oxidation process can be reduced to some extent. It is possible. Among the STI processes, the most important is the chemical mechanical polishing (hereinafter referred to as "CMP") process, which is considered to be an ideal trench trenching and etching method because the trench buried insulation formed on the semiconductor substrate is removed laterally. However, this CMP method also has a problem of unstable device isolation characteristics when the width of the trench is increased to about several millimeters.

도 1 내지 도 3은 종래의 STI 공정을 이용한 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도들로서, 반도체 기판의 최외곽 영역의 프로파일을 도식적으로 나타낸 것이다.1 to 3 are cross-sectional views illustrating a method of forming a device isolation layer of a semiconductor device using a conventional STI process, and schematically illustrate a profile of an outermost region of a semiconductor substrate.

먼저, 도 1은 반도체 기판(10)을 식각하여 트렌치를 형성한 다음, 트렌치를 매립하기 위하여 반도체 기판(10)의 전면에 산화막(20)을 증착한 상태를 도시한 것으로, 반도체 기판의 최외곽 영역까지 산화막(20)이 증착되어 있다. 최외곽 영역의 반도체 기판(10)은 EBR(moat Edge Bead Removal)로 인해 식각된 상태이다.First, FIG. 1 illustrates a state in which an oxide film 20 is deposited on an entire surface of a semiconductor substrate 10 to form trenches by etching the semiconductor substrate 10 and then filling the trench. The oxide film 20 is deposited to the region. The semiconductor substrate 10 in the outermost region is etched due to moat edge bead removal (EBR).

도 2는 산화막(20)에 대한 사진식각 공정을 진행한 상태를 도시한 것이다. 이 사진식각 공정에서는 트렌치를 형성하기 위한 마스크 패턴의 역방향으로 산화막 패턴이 형성되고, 최외곽 영역에서는 역방향 EBR(reverse moat EBR)로 인해 증착되어 있던 산화막(20)이 모두 식각되게 된다.2 illustrates a state in which a photolithography process is performed on the oxide film 20. In this photolithography process, an oxide film pattern is formed in a reverse direction of a mask pattern for forming a trench, and in the outermost region, all of the oxide film 20 deposited by reverse EBR (etch back EBR) is etched.

도 3은 산화막(20)에 대한 CMP를 진행한 상태를 도시한 것이다.3 illustrates a state in which the CMP of the oxide film 20 is performed.

상기한 사진식각 단계에서 최외곽 영역의 산화막이 모두 제거된 상태에서 CMP를 진행하게 되면, 최외곽 영역은 연마 패드(polishing pad)의 접촉 면적이 증가하므로 산화막이 연마되어 제거되는 속도가 반도체 기판의 중심부보다 상대적으로 증가하게 된다. 따라서, 도시된 바와 같이, 최외곽 영역과 그에 인접한 영역에서의 산화막(20)의 두께가 중심부에 비해 상대적으로 낮아지게 된다.When CMP is performed while all the oxide films of the outermost region are removed in the photolithography step, the contact area of the polishing pad is increased so that the rate at which the oxide film is polished and removed is increased. It will increase relative to the center. Thus, as shown, the thickness of the oxide film 20 in the outermost region and the region adjacent thereto is relatively lower than the central portion.

이러한 최외곽 인접 영역에서의 산화막 두께의 감소 현상은 게이트 형성을 위한 식각공정에서 정상보다 빠른 엔딩 포인트 검출(ending point detection)을 유도하게 되어 게이트의 크기(critical dimension)를 감소시키게 되고, 결국 반도체 기판의 최외곽 영역에서의 핫 트랜지스터(hot transistor)의 형성을 유발하여 소자의 불능을 유발하게 된다.The reduction of the oxide thickness in the outermost neighboring region induces ending point detection faster than normal in the etching process for forming the gate, thereby reducing the critical dimension of the gate, resulting in a semiconductor substrate. The hot transistor is formed in the outermost region of the device, causing the device to be disabled.

본 발명이 이루고자 하는 기술적 과제는 기판의 최외곽 영역에서의 트렌치 매립 산화막의 두께를 기판 중심부와 동일하게 함으로써 핫 트랜지스터로 인한 소자의 동작 불능을 예방할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of forming a device isolation layer of a semiconductor device capable of preventing the inoperability of a device due to a hot transistor by making the thickness of the trench buried oxide film in the outermost region of the substrate the same as the center of the substrate. .

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은, 반도체 기판의 비활성 영역에 트렌치를 형성하는 단계와, 반도체 기판의 전면에 산화막을 증착하여 상기 트렌치를 매립하는 단계와, 상기 산화막을 패터닝하는 단계와, 상기 반도체 기판의 최외곽 영역에 절연 물질을 도포하는 단계, 및 상기 산화막 및 절연 물질을 식각하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of forming a device isolation film of a semiconductor device according to the present invention, forming a trench in an inactive region of the semiconductor substrate, and filling the trench by depositing an oxide film on the entire surface of the semiconductor substrate; Patterning the oxide film, applying an insulating material to the outermost region of the semiconductor substrate, and etching the oxide film and the insulating material.

상기 절연 물질로 스핀 온 글래스(SOG) 막을 도포하며, 상기 절연 물질은 상기 트렌치의 깊이 이상의 두께로 도포하는 것이 바람직하다.A spin on glass (SOG) film is coated with the insulating material, and the insulating material is preferably coated with a thickness greater than or equal to the depth of the trench.

이하 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4 내지 도 5는 본 발명에 의한 반도체 소자의 소자 분리막 형성 방법을 설명하기 위하여 도시한 단면도들로서, 반도체 기판의 최외곽 영역의 프로파일을 도식적으로 나타낸 것이다.4 to 5 are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the present invention, and schematically illustrate a profile of an outermost region of a semiconductor substrate.

먼저, 도 4를 참조하면, 트렌치가 형성된 반도체 기판(40) 상에 산화막(50)을 증착하고 사진식각 공정을 진행한 상태를 도시한 것이다.First, referring to FIG. 4, the oxide film 50 is deposited on the trenched semiconductor substrate 40 and the photoetch process is performed.

보다 상세하게는, 반도체 기판(40) 위에 패드 산화막과 질화막(도시되지 않음)을 차례로 형성하고, 사진식각 공정으로 트렌치가 형성될 영역을 한정한다. 상기 질화막을 마스크로 사용하여 반도체 기판(40)을 식각하여 소정 깊이의 트렌치를 형성한다. 이 때, 반도체 기판의 최외곽 영역은 EBR(moat EBR)로 인해 모두 식각된 다. 다음, 상기 트렌치를 매립하기 위하여 반도체 기판(40)의 전면에 화학 기상 증착(CVD) 방법으로, 상기 트렌치가 충분히 매립될 정도의 두께로 산화막(50)을 증착한다. 이 때, 반도체 기판의 최외곽 영역까지 산화막(50)이 증착된다. More specifically, a pad oxide film and a nitride film (not shown) are sequentially formed on the semiconductor substrate 40, and a region where the trench is to be formed is defined by a photolithography process. The semiconductor substrate 40 is etched using the nitride film as a mask to form a trench having a predetermined depth. At this time, the outermost region of the semiconductor substrate is etched by the EBR (moat EBR). Next, an oxide film 50 is deposited to a thickness such that the trench is sufficiently buried by a chemical vapor deposition (CVD) method on the entire surface of the semiconductor substrate 40 to fill the trench. At this time, the oxide film 50 is deposited to the outermost region of the semiconductor substrate.

다음, 상기 산화막(50)에 대해 사진식각 공정을 실시하는데, 최외곽 영역에 증착되어 있던 산화막은 역방향 EBR로 인해 모두 식각된다. 이 상태에서 산화막(50)에 대한 CMP를 실시하게 되면, 언급한 바와 같이 최외곽 영역에서의 패드의 접촉이 증가하게 되어 최외곽 영역과 그 인접 영역에서의 산화막의 식각율이 높아지게 되므로 산화막(50)의 두께가 중심부에 비해 상대적으로 낮아지게 된다. Next, a photolithography process is performed on the oxide film 50. All of the oxide films deposited in the outermost region are etched due to the reverse EBR. In this state, when the CMP is performed on the oxide film 50, the contact of the pad in the outermost region is increased as mentioned above, and the etching rate of the oxide film in the outermost region and the adjacent region is increased, so that the oxide film 50 is increased. ), The thickness is relatively lower than the center.

따라서, 본 발명에서는 상기 산화막(50)에 대한 CMP 이전에 최외곽 영역에 역방향 EBR로 인한 단차를 보상하기 위하여, 절연 물질, 예를 들어 스핀 온 글래스(Spin On Glass; 이하, "SOG"라 함) 막(60)을 도포한다. 그러면, 산화막(50)에 대한 CMP를 진행할 때 최외곽 영역과 그 인접 영역에서의 과도연마(over-polish)를 방지할 수 있다. 이 때, 도포하는 SOG막(60)의 두께는 트렌치의 깊이 이상이 되도록 하는 것이 바람직하다.Therefore, in the present invention, in order to compensate for the step difference caused by the reverse EBR in the outermost region before the CMP for the oxide film 50, an insulating material, for example, spin on glass (hereinafter referred to as "SOG"). ) The film 60 is applied. Then, when the CMP is performed on the oxide film 50, over-polish in the outermost region and the adjacent region can be prevented. At this time, it is preferable that the thickness of the SOG film 60 to be applied is equal to or greater than the depth of the trench.

도 5는 트렌치 매립 산화막(50)에 대한 CMP를 실시한 상태를 도시한 것으로, 최외곽 영역과 그 인접 영역에서의 산화막(50)의 두께가 얇아지는 현상이 방지되었음을 알 수 있다.5 illustrates a state in which the CMP of the trench buried oxide film 50 is performed, and it can be seen that the thickness of the oxide film 50 in the outermost region and the adjacent region is reduced.

도 6은 반도체 기판의 최외곽 영역에 SOG막을 도포하는 과정을 설명하기 위한 것으로, 참조번호 "40"은 반도체 기판을, "60"은 SOG막을, 그리고 "70"은 반도체 기판을 올려놓는 진공 척(vacuum chuck)을 나타낸다.6 illustrates a process of applying an SOG film to the outermost region of a semiconductor substrate, wherein reference numeral 40 denotes a semiconductor substrate, 60 denotes an SOG film, and 70 denotes a vacuum chuck on which the semiconductor substrate is placed. (vacuum chuck).

SOG막(60)이 반도체 기판(40)의 최외곽 영역에만 도포되도록 하기 위하여, 반도체 기판(40)을 진공 척(70) 위에 올려둔 상태에서 진공 척(70)을 회전시키면서 최외곽 영역 위에서 SOG 분사 노즐을 통해 최외곽 영역에만 SOG 막이 도포되도록 한다. 이 때 도포되는 SOG막(60)의 두께는 최소 트렌치 깊이 이상이 되도록 함으로써 최외곽 영역에서의 토폴로지의 단차를 감쇄시켜 주어야 한다.In order to ensure that the SOG film 60 is applied only to the outermost region of the semiconductor substrate 40, the SOG film 60 is rotated over the outermost region while the vacuum chuck 70 is rotated while the semiconductor substrate 40 is placed on the vacuum chuck 70. The spray nozzles allow the SOG film to be applied only to the outermost region. At this time, the thickness of the SOG film 60 to be applied should be less than the minimum trench depth to reduce the step height of the topology in the outermost region.

이상, 본 발명의 실시예를 설명하였으나, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.As mentioned above, although embodiment of this invention was described, this invention is not limited to the above-mentioned embodiment, A various deformation | transformation is possible for a person skilled in the art within the technical idea and scope of this invention described in the claim mentioned later.

이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법에 따르면, 반도체 기판에 트렌치를 형성하고 산화막으로 매립한 다음 CMP를 실시하기 전에 반도체 기판의 최외곽 영역에 SOG막을 도포하여 줌으로써 최외곽 영역과 그 인접영역에서의 과도연마를 방지할 수 있다. 따라서, 후속 게이트 형성을 위한 식각공정에서의 게이트의 크기의 감소로 인한 핫 트랜지스터(hot transistor)의 형성을 방지하고 결과적으로 소자의 제조 수율을 향상시킬 수 있다.As described above, according to the method of forming a device isolation film of a semiconductor device according to the present invention, by forming a trench in a semiconductor substrate, filling it with an oxide film, and then applying an SOG film to the outermost region of the semiconductor substrate before performing CMP, It is possible to prevent overpolishing in the outer region and the adjacent region. Therefore, it is possible to prevent the formation of hot transistors due to the reduction of the size of the gate in the etching process for subsequent gate formation and consequently to improve the manufacturing yield of the device.

Claims (3)

반도체 기판의 비활성 영역에 트렌치를 형성하는 단계,Forming a trench in an inactive region of the semiconductor substrate, 상기 반도체 기판의 전면에 산화막을 증착하여 상기 트렌치를 매립하는 단계,Depositing an oxide film on the entire surface of the semiconductor substrate to fill the trench; 상기 산화막을 패터닝하는 단계,Patterning the oxide film, 상기 반도체 기판의 최외곽 영역에 스핀 온 글래스(SOG)막을 도포하는 단계 및Applying a spin on glass (SOG) film to the outermost region of the semiconductor substrate; and 상기 산화막 및 스핀 온 글래스(SOG)막을 식각하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.And etching the oxide film and the spin on glass (SOG) film. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 스핀 온 글래스(SOG)막은 상기 트렌치의 깊이 이상의 두께로 도포하는 반도체 소자의 소자 분리막 형성 방법.And forming the spin on glass (SOG) film in a thickness greater than or equal to the depth of the trench.
KR1020030101861A 2003-12-31 2003-12-31 Method for forming isolation layer of semiconductor device KR100545179B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101861A KR100545179B1 (en) 2003-12-31 2003-12-31 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101861A KR100545179B1 (en) 2003-12-31 2003-12-31 Method for forming isolation layer of semiconductor device

Publications (2)

Publication Number Publication Date
KR20050069617A KR20050069617A (en) 2005-07-05
KR100545179B1 true KR100545179B1 (en) 2006-01-24

Family

ID=37259992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101861A KR100545179B1 (en) 2003-12-31 2003-12-31 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100545179B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843016B1 (en) * 2007-03-14 2008-07-01 주식회사 하이닉스반도체 Active structure of semiconductor device

Also Published As

Publication number Publication date
KR20050069617A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
KR0155874B1 (en) Isolating method and planerizing method
US7335564B2 (en) Method for forming device isolation layer of semiconductor device
US6180492B1 (en) Method of forming a liner for shallow trench isolation
KR100545179B1 (en) Method for forming isolation layer of semiconductor device
US20020030290A1 (en) Semiconductor device and method for manufacturing the same
KR100226501B1 (en) Method of forming a device isolation film of semiconductor device
US6303461B1 (en) Method for fabricating a shallow trench isolation structure
KR100454849B1 (en) Fabrication method of semiconductor
KR100762865B1 (en) method for manufacturing of flash memory device
KR101026478B1 (en) Method for forming isolation of semiconductor device
KR100195237B1 (en) Method for providing trench/locos isolation
KR0176151B1 (en) Isolation method of semiconductor device
KR100325601B1 (en) a manufacturing method of contact holes of semiconductor devices
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR19980049909A (en) Isolation Area Formation Method
KR20040006322A (en) Method for forming isolation layer of semiconductor device
KR100800106B1 (en) Method for forming trench isolation layer in semiconductor device
KR100533381B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100763702B1 (en) Method for forming sti to prevent poly stringer in semiconductor device
KR20040014070A (en) Method for buring trench in semiconductor device
KR20020054664A (en) A method for forming a field oxide of semiconductor device
KR20020088718A (en) A method of device isolation using trench type isolation process
KR20050079551A (en) Method of forming a field oxide in flash memory devices
KR20040049882A (en) Trench of semiconductor device and formation method of the trench
KR20040056854A (en) Formation method of trench in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee