KR100542666B1 - Mold for encapsulation of semiconductor package and its method - Google Patents

Mold for encapsulation of semiconductor package and its method Download PDF

Info

Publication number
KR100542666B1
KR100542666B1 KR1020030030623A KR20030030623A KR100542666B1 KR 100542666 B1 KR100542666 B1 KR 100542666B1 KR 1020030030623 A KR1020030030623 A KR 1020030030623A KR 20030030623 A KR20030030623 A KR 20030030623A KR 100542666 B1 KR100542666 B1 KR 100542666B1
Authority
KR
South Korea
Prior art keywords
mold
air
encapsulation
substrate
cavity
Prior art date
Application number
KR1020030030623A
Other languages
Korean (ko)
Other versions
KR20040098309A (en
Inventor
김효철
김문성
장창호
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020030030623A priority Critical patent/KR100542666B1/en
Publication of KR20040098309A publication Critical patent/KR20040098309A/en
Application granted granted Critical
Publication of KR100542666B1 publication Critical patent/KR100542666B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 반도체패키지의 봉지를 위한 금형 및 그 방법에 관한 것으로서, 봉지 공정후 봉지부의 파손 영역이 최소화되도록 섭스트레이트가 안착되는 일정 공간의 캐비티가 형성되고, 상기 캐비티를 향해서는 게이트 및 런너가 형성된 미들 금형과, 상기 미들 금형의 하부에 봉지재가 흘러가는 런너와 소정 간극을 가지며 위치된 바텀 금형과, 상기 섭스트레이트를 미들 금형에 압착시키는 탑 금형과, 상기 탑 금형, 미들 금형 및 바텀 금형을 밀착시킬 수 있도록 측부에 형성된 사이드 금형으로 이루어진 반도체패키지의 봉지를 위한 금형에 있어서, 상기 탑 금형에는 상기 섭스트레이트 및 봉지부의 표면을 향해 일정량의 공기가 공급 및 순환되도록 적어도 하나 이상의 공기 홀이 형성된 것을 특징으로 함.The present invention relates to a mold for encapsulating a semiconductor package and a method thereof, wherein a cavity having a predetermined space in which a substrate is seated is formed to minimize damage areas of the encapsulation part after the encapsulation process, and a gate and a runner are formed toward the cavity. A middle mold, a runner through which an encapsulant flows in a lower portion of the middle mold, a bottom mold positioned with a predetermined gap, a top mold for pressing the substraight into the middle mold, and the top mold, the middle mold, and the bottom mold in close contact with each other. In the mold for encapsulation of the semiconductor package consisting of a side mold formed on the side so as to be possible, wherein the top mold is characterized in that at least one air hole is formed to supply and circulate a predetermined amount of air toward the surface of the substrate and the encapsulation portion By.

봉지, 금형, 공기, 게이트, 런너Bag, mould, air, gate, runner

Description

반도체패키지의 봉지를 위한 금형 및 그 방법{Mold for encapsulation of semiconductor package and its method}Mold for encapsulation of semiconductor package and its method {Mold for encapsulation of semiconductor package and its method}

도 1은 종래의 반도체패키지의 봉지를 위한 금형을 도시한 단면도이다.1 is a cross-sectional view showing a mold for encapsulation of a conventional semiconductor package.

도 2는 종래의 반도체패키지의 봉지를 위한 금형에서 섭스트레이트를 분리하는 상태를 도시한 단면도이다.2 is a cross-sectional view illustrating a state of separating a substrate from a mold for encapsulation of a conventional semiconductor package.

도 3은 종래의 금형에서 분리된 섭스트레이트의 상면을 도시한 평면도이다.3 is a plan view showing the top surface of the substrate separated from the conventional mold.

도 4는 본 발명에 의한 반도체패키지의 봉지를 위한 금형을 도시한 단면도이다.4 is a cross-sectional view showing a mold for encapsulation of a semiconductor package according to the present invention.

도 5는 본 발명에 의한 금형에서 봉지후 공기 공급 및 순환 상태를 도시한 단면도이다.5 is a cross-sectional view showing the air supply and circulation after sealing in the mold according to the present invention.

도 6은 본 발명에 의한 반도체패키지의 봉지 방법을 도시한 순차 설명도이다.6 is an explanatory diagram sequentially showing a method of encapsulating a semiconductor package according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100; 본 발명에 의한 반도체패키지의 봉지를 위한 금형100; Mold for encapsulation of semiconductor package according to the present invention

110; 미들 금형 112; 캐비티110; Middle mold 112; Cavity

114; 게이트 116; 런너114; Gate 116; Runner

120; 탑 금형 121; 제1공기홀120; Top mold 121; 1st air hole

122; 제2공기홀 123; 제3공기홀122; Second air hole 123; Third air hole

130; 바텀 금형 150; 사이드 금형130; Bottom mold 150; Side mold

160; 공기 공급 장치 162; 파이프160; Air supply 162; pipe

170; 섭스트레이트 172; 반도체 다이170; Suprate 172; Semiconductor die

174; 봉지부 176; 봉지재174; Encapsulation 176; Encapsulant

178; 도전성 와이어178; Conductive wire

본 발명은 반도체패키지의 봉지를 위한 금형 및 그 방법에 관한 것으로서, 보다 상세하게 설명하면 봉지 공정후 봉지부의 파손 영역을 최소화할 수 있는 반도체패키지의 봉지를 위한 금형 및 그 방법에 관한 것이다.The present invention relates to a mold for encapsulating a semiconductor package and a method thereof, and more particularly, to a mold for encapsulating a semiconductor package and a method for encapsulating a semiconductor package after the encapsulation process can be minimized.

일반적으로 반도체패키지는 섭스트레이트(리드프레임, 인쇄회로기판, 써킷 필름 또는 써킷 테이프 등등) 위에 반도체 다이를 접착시키는 다이 본딩 단계, 반도체 다이와 섭스트레이트를 도전성 와이어로 연결하는 와이어 본딩 단계, 반도체 다이 및 도전성 와이어를 봉지재로 봉지하는 봉지 단계, 섭스트레이트에 외부 장치로의 입출력 단자를 형성하는 단자 형성 단계 등에 의해 제조된다.In general, a semiconductor package includes a die bonding step of adhering a semiconductor die on a substrate (lead frame, printed circuit board, circuit film or circuit tape, etc.), a wire bonding step of connecting the semiconductor die and the substrate with conductive wires, a semiconductor die and a conductive material. It is produced by the encapsulation step of encapsulating the wire with the encapsulation material, the terminal formation step of forming the input and output terminals to the external device on the substrate.

도 1을 참조하면, 종래의 반도체패키지 제조 공정중 봉지를 위한 금형(100') 및 이것에 섭스트레이트(170')가 안착되어 봉지된 상태가 도시되어 있다.Referring to FIG. 1, a mold 100 ′ for encapsulation in a conventional semiconductor package manufacturing process and a state in which a substrate 170 ′ is seated and encapsulated therein are illustrated.

도시된 바와 같이 종래의 금형은 섭스트레이트(170')가 뒤집혀진채 안착되도 록 일정 공간의 캐비티(112')가 형성되고, 상기 캐비티(112')를 향해서는 게이트(114') 및 런너(116')가 형성된 미들 금형(110')과, 상기 미들 금형(110')의 하부에 봉지재(176')가 흘러가는 런너(116')와 소정 간극을 가지며 위치된 바텀 금형(130')과, 상기 섭스트레이트(170')를 미들 금형(110')에 압착시키는 탑 금형(120')과, 상기 탑 금형(120'), 미들 금형(110') 및 바텀 금형(130')을 밀착시키는 사이드 금형(150')으로 이루어져 있다.As shown in the drawing, a cavity 112 'of a predetermined space is formed so that the substrate 170' is turned upside down, and the gate 114 'and the runner 116 face the cavity 112'. And a bottom mold 130 'having a predetermined gap with a middle mold 110' formed with '), a runner 116' through which an encapsulant 176 'flows under the middle mold 110', and a predetermined gap. And a top mold 120 'for pressing the substrates 170' to the middle mold 110 ', and a close contact between the top mold 120', the middle mold 110 ', and the bottom mold 130'. Side mold 150 '.

이러한 금형은 섭스트레이트(170')에 반도체 다이(172')가 접착되고, 도전성 와이어(178')로 와이어 본딩된 후, 뒤집혀진 채 미들 금형(110')에 안착된다. 이때, 반도체 다이(172') 및 도전성 와이어(178')는 미들 금형(110')의 캐비티(112') 내측에 위치하게 된다. 이 상태에서 섭스트레이트(170')의 상면을 탑 금형(120')이 압착하게 되고, 이어서, 미들 금형(110')에 형성된 런너(116') 및 게이트(114')를 통해서 액상의 봉지재(176')가 고온 고압 상태로 캐비티(112')에 충진된다. 따라서, 상기 섭스트레이트(170')의 하면에는 반도체 다이(172') 및 도전성 와이어(178')를 감싸는 봉지부(174')가 형성된다. 이어서, 일정 시간동안 냉각된 후 도 2에 도시된 바와 같이 탑 금형(120')이 분리되고, 미들 금형(110')에서 섭스트레이트(170')가 분리되어, 봉지 공정이 완료된다.The die is bonded to the substrate 170 ′ with the semiconductor die 172 ′, wire-bonded with the conductive wire 178 ′, and then seated in the middle die 110 ′ with its upside down. At this time, the semiconductor die 172 'and the conductive wire 178' are positioned inside the cavity 112 'of the middle mold 110'. In this state, the top mold 120 'is pressed against the upper surface of the substrate 170', and then the liquid encapsulant is formed through the runner 116 'and the gate 114' formed in the middle mold 110 '. 176 'is filled in the cavity 112' at a high temperature and high pressure. Accordingly, an encapsulation portion 174 'surrounding the semiconductor die 172' and the conductive wire 178 'is formed on the bottom surface of the substrate 170'. Subsequently, after cooling for a predetermined time, the top mold 120 ′ is separated as shown in FIG. 2, and the substrate 170 ′ is separated from the middle mold 110 ′, thereby completing the encapsulation process.

그러나, 이러한 종래의 금형 및 봉지 방법은, 섭스트레이트를 미들 금형에서 강제로 분리함으로써, 상기 섭스트레이트에 형성된 봉지부의 소정 부분(게이트와 대응되는 부분)에 파손 영역(174a')이 비교적 크게 발생하는 문제가 있다.However, such a conventional mold and encapsulation method forcibly separates the substrate from the middle mold, whereby a large damage area 174a 'occurs in a predetermined portion (part corresponding to the gate) of the encapsulation portion formed in the substrate. there is a problem.

이와 같이 봉지부에 파손 영역이 크게 발생하면, 후속의 마킹 공정(봉지부 표면에 생산 회사, 반도체의 종류 등을 마킹하는 공정)에서 마킹이 정확히 되지 않을 뿐만 아니라, 외관 불량으로 제품이 리젝트(reject)되는 문제가 있다.In this way, if a large area of damage occurs in the encapsulation portion, not only the marking is accurately performed in the subsequent marking process (the process of marking the production company, the kind of semiconductor, etc. on the surface of the encapsulation portion, but also the product is rejected due to poor appearance. There is a problem that is rejected.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 봉지 공정후 봉지부의 파손 영역을 최소화할 수 있는 반도체패키지의 봉지를 위한 금형 및 그 방법을 제공하는데 있다.The present invention is to overcome the above-mentioned conventional problems, an object of the present invention to provide a mold and a method for encapsulating a semiconductor package that can minimize the damage area of the encapsulation after the sealing process.

상기한 목적을 달성하기 위해 본 발명은 섭스트레이트가 안착되도록 일정 공간의 캐비티가 형성되고, 상기 캐비티를 향해서는 게이트 및 런너가 형성된 미들 금형과, 상기 미들 금형의 하부에 봉지재가 흘러가는 런너와 소정 간극을 가지며 위치된 바텀 금형과, 상기 섭스트레이트를 미들 금형에 압착시키는 탑 금형과, 상기 탑 금형, 미들 금형 및 바텀 금형을 밀착시킬 수 있도록 측부에 형성된 사이드 금형으로 이루어진 반도체패키지의 봉지를 위한 금형에 있어서, 상기 탑 금형에는 상기 섭스트레이트 및 봉지부의 표면을 향해 일정량의 공기가 공급 및 순환되도록 적어도 하나 이상의 공기 홀이 형성된 것을 특징으로 한다.In order to achieve the above object, the present invention provides a cavity having a predetermined space such that a substrate is seated therein, a middle mold having a gate and a runner formed toward the cavity, a runner through which an encapsulant flows under the middle mold, and a predetermined shape. A mold for encapsulating a semiconductor package including a bottom mold positioned with a gap, a top mold compressing the substrate to a middle mold, and a side mold formed at a side to closely contact the top mold, the middle mold, and the bottom mold. In the top mold, at least one air hole is formed so that a predetermined amount of air is supplied and circulated toward the surfaces of the substrate and the encapsulation part.

여기서, 상기 탑 금형의 공기 홀에는 일정량의 공기를 강제로 공급 및 순환시킬 수 있도록 공기 공급 장치가 연결될 수 있다.Here, an air supply device may be connected to the air hole of the top mold to forcibly supply and circulate a predetermined amount of air.

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 봉지 방법은 반도체 다이가 접착되고, 상기 반도체 다이가 도전성 와이어로 연결된 섭스트레이트를 금형에 안착시키는 단계와, 상기 섭스트레이트 위의 반도체 다이 및 도전성 와이어에 고온 고압의 봉지재를 제공하여 일정 형태의 봉지부가 형성되도록 하는 단계와, 상기 섭스트레이트와 봉지부 및 금형의 경계면에 공기를 공급 및 순환시켜 봉지부 및 금형 사이의 열팽창률차로 금형에서 봉지부가 자연스럽게 분리되도록 하는 단계와, 상기 금형에서 섭스트레이트를 분리하는 단계로 이루어진 것을 특징으로 한다.In order to achieve the above object, a method of encapsulating a semiconductor package according to the present invention comprises the steps of: depositing a substrate on which a semiconductor die is bonded and the semiconductor die is connected by a conductive wire to a mold; Providing a high-temperature, high-pressure encapsulant to the wire to form a certain type of encapsulation, and supplying and circulating air at the interface between the substratum, the encapsulation, and the mold, and encapsulating the mold with a difference in thermal expansion between the encapsulation and the mold. It is characterized by consisting of the step of allowing the natural separation and the step of separating the substrate from the mold.

상기와 같이 하여 본 발명은 봉지부와 금형의 경계면 사이에 강제로 공기를 공급 및 순환시킴으로써, 봉지부와 금형의 열팽창률(또는 열 수축률) 차로 인해 상기 봉지부가 금형에서 자연스럽게 분리되고, 따라서 봉지부의 손상 영역이 최소화되는 장점이 있다.As described above, according to the present invention, by forcibly supplying and circulating air between the sealing portion and the interface of the mold, the sealing portion is naturally separated from the mold due to the difference in thermal expansion rate (or thermal shrinkage) between the sealing portion and the mold, and thus the sealing portion There is an advantage that the area of damage is minimized.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 4를 참조하면, 본 발명에 의한 반도체패키지의 봉지를 위한 금형이 도시되어 있다.4, a mold for encapsulation of a semiconductor package according to the present invention is shown.

도시된 바와 같이 본 발명에 의한 금형은 섭스트레이트(170)가 안착되는 미들 금형(110), 미들 금형(110)이 안착되는 바텀 금형(130), 섭스트레이트(170)를 압착시키는 탑 금형(120) 및 상기 미들 금형(110), 바텀 금형(130) 및 탑 금형(120)을 밀착시키는 사이드 금형(150)으로 이루어져 있다.As shown, the mold according to the present invention is the middle mold 110 on which the substrates 170 are seated, the bottom mold 130 on which the middle mold 110 is seated, and the top mold 120 which compresses the substrates 170. ) And the side mold 150 to closely contact the middle mold 110, the bottom mold 130, and the top mold 120.

상기 미들 금형(110)은 섭스트레이트(170)가 안착되는 동시에, 섭스트레이트(170)의 반도체 다이(172) 및 도전성 와이어(174)가 위치될 수 있도록 상부에 일정 공간의 캐비티(112)가 형성되어 있고, 상기 캐비티(112)의 바닥면에는 봉지재(176)가 흘러 들어가는 게이트(114)가 형성되어 있고, 상기 게이트(114)와 연통된 하부에는 봉지재(176)가 흘러 들어가는 런너(116)가 형성되어 있다. 여기서, 봉지재(176)는 런너(116) 및 게이트(114)를 통해 캐비티(112)로 충진된다.In the middle mold 110, the substrate 170 is seated and a cavity 112 having a predetermined space is formed on the substrate die 172 and the conductive wire 174 of the substrate 170. The bottom surface of the cavity 112 is formed with a gate 114 through which an encapsulant 176 flows, and a runner 116 through which an encapsulant 176 flows in a lower portion communicating with the gate 114. ) Is formed. Here, the encapsulant 176 is filled into the cavity 112 through the runner 116 and the gate 114.

상기 바텀 금형(130)은 대략 평판 형태로서, 상기 미들 금형(110)의 런너(116)와 일정 간격 이격된 형태를 한다. 그러나, 실제로 상기 런너(116)를 제외한 미들 금형(110)의 하면과 상기 바텀 금형(130)의 상면은 밀착된 상태이다.The bottom mold 130 has a substantially flat shape and is spaced apart from the runner 116 of the middle mold 110 by a predetermined interval. However, the bottom surface of the middle mold 110 except for the runner 116 and the top surface of the bottom mold 130 are in close contact with each other.

상기 탑 금형(120)은 상기 미들 금형(110)에 안착된 섭스트레이트(170)를 압착할 수 있도록 대략 판상으로 되어 있으며, 섭스트레이트(170) 및 봉지부(174)의 표면을 향해 일정량의 공기가 공급 및 순환될 수 있도록 적어도 하나 이상의 공기 홀이 형성되어 있다. 즉, 상기 공기홀은 상부와 연통된 제1공기홀(121)과, 상기 제1공기홀(121)에 연통되어 수평 방향으로 길게 뻗은 제2공기홀(122)과, 상기 제2공기홀(122)과 연통되어 섭스트레이트(170)로 공기를 공급 및 순환시키는 제3공기홀(123) 등으로 이루어져 있다. 여기서, 상기 공기홀의 형태는 일례일뿐이며, 본 발명에서 상기 공기홀의 형태를 한정하는 것은 아니다.The top mold 120 is substantially plate-shaped so as to compress the substrate 170 seated on the middle mold 110, and a predetermined amount of air toward the surface of the substrate 170 and the encapsulation 174. At least one air hole is formed so that can be supplied and circulated. That is, the air hole is a first air hole 121 communicating with the upper portion, a second air hole 122 extending in the horizontal direction in communication with the first air hole 121 and the second air hole ( And a third air hole 123 communicating with air 122 to supply and circulate air to the substrate 170. Here, the shape of the air hole is only one example, and does not limit the shape of the air hole in the present invention.

한편, 상기 탐 금형의 상부에는 공기홀에 일정량의 공기를 강제로 공급 및 순환시킬 수 있도록 공기 공급 장치(160)가 공기 파이프(162)에 의해 연결되어 있다. 즉, 상기 공기 공급 장치(160)는 파이프(162)를 통해 제1공기홀(121)에 직접 연결되어, 상기 섭스트레이트(170) 또는 봉지부(174)에 공기를 공급 및 순환시키게 된다. 상기와 같은 공기 공급 장치(160)는 반도체 제조 설비에 기본적으로 공급되는 공기압을 이용하거나 또는 별도의 공기 압축기에서 발생되는 공기를 이용할 수 있으며, 여기서 공기 공급원을 한정하는 것은 아니다.On the other hand, the air supply device 160 is connected to the upper portion of the tom mold by the air pipe 162 to forcibly supply and circulate a predetermined amount of air in the air hole. That is, the air supply device 160 is directly connected to the first air hole 121 through the pipe 162 to supply and circulate air to the substrate 170 or the encapsulation 174. The air supply device 160 as described above may use air pressure basically supplied to a semiconductor manufacturing facility, or use air generated by a separate air compressor, and the present disclosure is not limited thereto.

마지막으로, 상기 사이드 금형(150)은 상기 미들 금형(110)의 측부에 형성되어 있으며, 상부 및 하부에는 탑 금형(120) 및 바텀 금형(130)이 밀착되어 있다. 이러한 사이드 금형(150)은 섭스트레이트(170)가 미들 금형(110)의 정확한 위치에 안착되도록 함은 물론, 봉지재(176)가 원하는 방향으로만 흘러가도록 하는 역할을 한다. 물론, 상기 사이드 금형(150)은 상기 탑 금형(120), 미들 금형(110) 및 바텀 금형(130)을 상호 밀착시키는 역할도 한다.Finally, the side mold 150 is formed on the side of the middle mold 110, the top mold 120 and the bottom mold 130 is in close contact with the top and bottom. The side mold 150 serves to allow the substrate 170 to be seated at the correct position of the middle mold 110 and to allow the encapsulant 176 to flow only in a desired direction. Of course, the side mold 150 also serves to closely contact the top mold 120, the middle mold 110, and the bottom mold 130.

도 5를 참조하면, 본 발명에 의한 금형에서 봉지후 공기 공급 및 순환 상태가 도시되어 있다.5, the air supply and circulation state after encapsulation in the mold according to the present invention is shown.

도시된 바와 같이 섭스트레이트(170)에는 반도체 다이(172)가 접착되고, 도전성 와이어(174)로 본딩된 후 뒤집혀진 채 미들 금형(110)에 안착된다. 이때, 미들 금형(110)의 캐비티(112)는 반도체 다이(172) 및 도전성 와이어(174)와 대응되는 영역에 형성되어 있음으로써, 상기 반도체 다이(172) 및 도전성 와이어(174)는 전혀 손상되지 않게 된다.As shown, the semiconductor die 172 is bonded to the substrate 170, bonded to the conductive wire 174, and then seated in the middle mold 110 while being turned over. In this case, the cavity 112 of the middle mold 110 is formed in a region corresponding to the semiconductor die 172 and the conductive wire 174, so that the semiconductor die 172 and the conductive wire 174 are not damaged at all. Will not.

이어서, 탑 금형(120)이 섭스트레이트(170)의 상면을 압착하게 되고, 이 상태에서 미들 금형(110)의 런너(116) 및 게이트(114)를 통해 고온 고압의 봉지재(176)가 캐비티(112) 내측으로 충진된다. 따라서, 상기 캐비티(112) 내측에 는 반도체 다이(172) 및 도전성 와이어(174)를 감싸는 일정 형태의 봉지부(174)가 형성된다.Subsequently, the top mold 120 compresses the upper surface of the substrate 170, and in this state, the encapsulant 176 of high temperature and high pressure is formed through the runner 116 and the gate 114 of the middle mold 110. (112) It is filled inward. Therefore, the encapsulation portion 174 is formed inside the cavity 112 to surround the semiconductor die 172 and the conductive wire 174.

이어서, 소정 시간이 흐른 후, 공기 공급 장치(160)를 통해서 일정량의 공기가 제1공기홀(121), 제2공기홀(122) 및 제3공기홀(123)에 공급되고, 또한 이러한 공기는 섭스트레이트(170), 미들 금형(110), 봉지부(174) 등에 작용함으로써 각각을 냉각시키게 된다. 여기서, 상기 섭스트레이트(170), 미들 금형(110) 및 봉지부(174)의 열팽창 또는 수축률은 모두 다르기 때문에, 냉각 속도도 모두 다르다. 특히, 상기 캐비티(112) 내측에 형성된 봉지부(174)와 미들 금형(110)의 냉각 속도 차이로 인해 상기 캐비티(112)에서 봉지부(174)가 자연스럽게 분리된다. 즉, 섭스트레이트(170)를 강제로 미들 금형(110)에서 떼어내지 않아도, 상기 봉지부(174)는 이미 미들 금형(110)의 캐비티(112)에서 분리된 상태가 된다. 따라서, 미들 금형(110)에서 섭스트레이트(170)의 분리시 상기 봉지부(174)에 형성되는 파손 영역은 최소 영역이 된다.Subsequently, after a predetermined time passes, a predetermined amount of air is supplied to the first air hole 121, the second air hole 122, and the third air hole 123 through the air supply device 160. The coolant is cooled by acting on the substrate 170, the middle mold 110, and the encapsulation 174. Here, since the thermal expansion or shrinkage of the substrates 170, the middle mold 110, and the encapsulation 174 are all different, the cooling rates are also different. In particular, the encapsulation portion 174 is naturally separated from the cavity 112 due to a difference in cooling rates between the encapsulation portion 174 and the middle mold 110 formed inside the cavity 112. That is, even if the substrate 170 is not forcibly removed from the middle mold 110, the encapsulation portion 174 is already separated from the cavity 112 of the middle mold 110. Therefore, the breakage region formed in the encapsulation portion 174 when the substrate 170 is separated from the middle mold 110 becomes the minimum region.

도 6을 참조하면, 본 발명에 의한 반도체패키지의 봉지 방법이 순차적으로 도시되어 있다.6, a method of encapsulating a semiconductor package according to the present invention is shown in sequence.

도시된 바와 같이 본 발명에 의한 반도체패키지의 봉지 방법은 섭스트레이트 안착 단계(S1)와, 봉지부 형성 단계(S2)와, 공기 공급 단계(S3)와, 섭스트레이트 분리 단계(S4)로 이루어져 있다.As shown, the method for encapsulating a semiconductor package according to the present invention includes a substrate seating step S1, an encapsulation forming step S2, an air supply step S3, and a substrate separation step S4. .

먼저 상기 섭스트레이트 안착 단계(S1)에서는, 섭스트레이트에 반도체 다이 를 접착하고, 도전성 와이어를 본딩한 후, 이를 금형에 안착시킨다.First, in the substrate mounting step (S1), the semiconductor die is bonded to the substrate, the conductive wire is bonded, and then it is seated on the mold.

상기 봉지부 형성 단계(S2)에서는, 섭스트레이트의 반도체 다이 및 도전성 와이어에 고온 고압의 봉지재를 제공하여, 일정 형태의 봉지부가 형성되도록 한다.In the encapsulation forming step (S2), an encapsulant having a high temperature and high pressure is provided to the semiconductor die and the conductive wire of the substrate so that a certain encapsulation portion is formed.

상기 공기 공급 단계(S3)에서는, 섭스트레이트와 봉지부 및 금형의 경계면에 공기를 공급 및 순환시켜 봉지부 및 금형 사이의 열팽창률차 또는 수축률차로 금형에서 봉지부가 자연스럽게 분리되도록 한다.In the air supply step (S3), the air is supplied and circulated to the interface between the substrate and the encapsulation part and the mold so that the encapsulation part is naturally separated from the mold due to the difference in thermal expansion or shrinkage between the encapsulation part and the mold.

상기 섭스트레이트 분리 단계(S4)에서는, 금형에서 섭스트레이트를 완전 분리하며, 이러한 공정에 의해 섭스트레이트에 형성된 봉지부의 파손 영역을 최소화할 수 있게 된다.In the substrates separation step (S4), the substrate is completely separated from the mold, and the damage area of the encapsulation portion formed in the substrate may be minimized by this process.

상술한 바와같이, 본 발명에 따른 반도체패키지의 봉지를 위한 금형 및 그 방법은 봉지부와 금형의 경계면 사이에 강제로 공기를 공급 및 순환시킴으로써, 봉지부와 금형의 열팽창률(또는 열 수축률)차로 인해 상기 봉지부가 금형에서 자연스럽게 분리되고, 따라서 봉지부의 손상 영역이 최소화되는 효과가 있다.As described above, the mold and the method for encapsulating the semiconductor package according to the present invention by forcibly supplying and circulating air between the sealing portion and the interface between the mold, the difference in thermal expansion rate (or thermal shrinkage) of the sealing portion and the mold Due to this, the encapsulation portion is naturally separated from the mold, thereby minimizing the damage area of the encapsulation portion.

이상에서 설명한 것은 본 발명에 따른 반도체패키지의 봉지를 위한 금형 및 그 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for carrying out a mold and a method for encapsulating a semiconductor package according to the present invention, the present invention is not limited to the above-described embodiment, it is claimed in the claims As will be apparent to those skilled in the art to which the present invention pertains without departing from the gist of the present invention, the technical spirit of the present invention may be changed to the extent that various modifications can be made.

Claims (3)

상면에 섭스트레이트가 안착되는 동시에, 상기 섭스트레이트의 하면에 부착된 반도체 다이 및 도전성 와이어가 위치되도록 하부 방향으로 일정 깊이의 캐비티가 형성되며, 상기 캐비티의 중앙 하부 방향으로는 게이트가 형성되고, 상기 게이트에 연결되어서는 하면에 런너가 형성된 미들 금형과, 상기 미들 금형의 하면에 봉지재가 흘러가는 런너와 소정 간극을 가지며 위치된 바텀 금형과, 상기 섭스트레이트의 상면 전체를 상부에서 미들 금형쪽으로 압착시키는 탑 금형과, 상기 탑 금형, 미들 금형 및 바텀 금형을 밀착시킬 수 있도록 측부에 형성된 사이드 금형을 포함하고,A cavity having a predetermined depth is formed in a lower direction so that a semiconductor die and a conductive wire attached to a lower surface of the substrate are positioned on the upper surface, and a gate is formed in a central lower direction of the cavity. A middle mold having a runner formed on a lower surface of the middle mold, a runner through which an encapsulant flows on a lower surface of the middle mold, a bottom mold positioned with a predetermined gap, and a whole upper surface of the substrate are pressed from the top toward the middle mold. A top mold, and a side mold formed on the side to closely contact the top mold, the middle mold, and the bottom mold, 상기 탑 금형에는 공기 공급 장치에 파이프로 연결된 동시에 상기 섭스트레이트의 소정 영역에 일정량의 공기가 공급되도록 제1공기홀이 형성되고, 상기 제1공기홀에 연통되어서는 상기 섭스트레이트의 표면과 수평 방향으로 제2공기홀이 형성되며, 상기 제2공기홀에 연통되어서는 상기 섭스트레이트의 다른 영역에 일정량의 공기가 공급되도록 다수의 제3공기홀이 형성된 것을 특징으로 하는 반도체패키지의 봉지를 위한 금형.The top mold is formed with a first air hole which is connected to a pipe to an air supply device and simultaneously supplies a predetermined amount of air to a predetermined region of the substratum, and communicates with the first air hole to be in a horizontal direction with the surface of the substratum. The second air hole is formed, and the plurality of third air holes are formed in communication with the second air hole so as to supply a predetermined amount of air to the other region of the substrate, the mold for encapsulation of the semiconductor package . 삭제delete 상부에 캐비티가 형성되고, 상기 캐비티에 연통되어 하부 방향으로 게이트 및 런너가 형성된 미들 금형, 상기 미들 금형의 하부에 위치된 바텀 금형 및 미들 금형의 상부에 위치된 탑 금형으로 이루어진 금형에 있어서, 상기 탑 금형에는 공기 공급 장치에 파이프로 연결된 동시에 상기 캐비티로 일정량의 공기가 공급되도록 제1공기홀이 형성되고, 상기 제1공기홀에 연통되어서는 상기 캐비티의 표면과 수평 방향으로 제2공기홀이 형성되며, 상기 제2공기홀에 연통되어서는 상기 캐비티의 다른 영역에 일정량의 공기가 공급되도록 다수의 제3공기홀이 형성된 금형을 준비하는 단계;In the mold is formed in the upper portion, the middle mold is formed in communication with the cavity and the gate and runner in the lower direction, the bottom mold located in the lower portion of the middle mold and the top mold located in the middle of the middle mold, In the top mold, a first air hole is formed to be connected to a pipe to an air supply device and to supply a predetermined amount of air to the cavity, and in communication with the first air hole, a second air hole is formed in a horizontal direction with the surface of the cavity. Forming a mold in which a plurality of third air holes are formed to communicate with the second air holes so that a predetermined amount of air is supplied to another area of the cavity; 반도체 다이가 접착되고, 상기 반도체 다이가 도전성 와이어로 연결된 섭스트레이트를 상기 금형중 미들 금형의 캐비티에 뒤집어서 안착시키는 단계;Bonding a semiconductor die to which a semiconductor die is connected, and the semiconductor die connected to the conductive wire by inverting the cavity into a cavity of a middle mold in the mold; 상기 섭스트레이트 아래의 반도체 다이 및 도전성 와이어로 런너 및 게이트를 통해서 고온 고압의 봉지재를 제공하여 일정 형태의 봉지부가 형성되도록 하는 단계;Providing an encapsulant having a high temperature and high pressure through a runner and a gate by using the semiconductor die and the conductive wire under the substrate to form an encapsulation portion of a certain shape; 상기 섭스트레이트, 미들 금형과 탑 금형의 경계면에 공기를 공급 및 순환시켜 봉지부 및 금형 사이의 열팽창률차로 금형에서 봉지부가 자연스럽게 분리되도록 하는 단계; 및,Supplying and circulating air to the interface between the substrate, the middle mold, and the top mold to naturally separate the encapsulation part from the mold due to a difference in thermal expansion between the encapsulation part and the mold; And, 상기 금형에서 섭스트레이트를 분리하는 단계를 포함하여 이루어진 반도체패키지의 봉지를 위한 금형.Mold for encapsulation of a semiconductor package comprising the step of separating the substrate from the mold.
KR1020030030623A 2003-05-14 2003-05-14 Mold for encapsulation of semiconductor package and its method KR100542666B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030030623A KR100542666B1 (en) 2003-05-14 2003-05-14 Mold for encapsulation of semiconductor package and its method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030030623A KR100542666B1 (en) 2003-05-14 2003-05-14 Mold for encapsulation of semiconductor package and its method

Publications (2)

Publication Number Publication Date
KR20040098309A KR20040098309A (en) 2004-11-20
KR100542666B1 true KR100542666B1 (en) 2006-01-11

Family

ID=37376218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030030623A KR100542666B1 (en) 2003-05-14 2003-05-14 Mold for encapsulation of semiconductor package and its method

Country Status (1)

Country Link
KR (1) KR100542666B1 (en)

Also Published As

Publication number Publication date
KR20040098309A (en) 2004-11-20

Similar Documents

Publication Publication Date Title
US8117742B2 (en) Fabrication method of semiconductor integrated circuit device
US20050023583A1 (en) Multi media card formed by transfer molding
US6224360B1 (en) Resin sealing device for chip-size packages
US5079673A (en) Ic card module
JPH1126489A (en) Substrate having gate slot, metal mold for molding semiconductor package, and molding method
JP3194917B2 (en) Resin sealing method
JP2002009096A (en) Method and apparatus for resin sealing
CN106128965A (en) A kind of manufacture method of device without substrate package
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
JP2007088160A (en) Semiconductor device, manufacturing method thereof, and electronic equipment
CN103700596A (en) Compression mold packaging method and device for reducing bubbles in mold packaging colloid
KR100542666B1 (en) Mold for encapsulation of semiconductor package and its method
CN111816577A (en) Method for packaging chip on double sides of substrate and structure of chip packaged on double sides of substrate
JP2004118511A (en) Memory card and its manufacturing method
JP5561072B2 (en) Manufacturing method of semiconductor device
US20090029537A1 (en) Method for forming semiconductor package and mold cast used for the same
JPS609131A (en) Method for resin sealing of semiconductor device and apparatus thereof
JP2021086866A (en) Manufacturing method of resin-molded lead frame, manufacturing method of resin-molded product, and lead frame
JPH1044180A (en) Transfer resin sealing method and resin sealing with the method
JPH1187433A (en) Semiconductor device and its manufacture
JP2000156385A (en) Resin seal molding method of electronic component
CN116364562A (en) Chip packaging method and packaging structure
JPH07130782A (en) Manufacture of package-type semiconductor device having heatsink
JPH11340263A (en) Method for resin-encapsulating electronic component
JP2005150458A (en) Resin sealing and forming method of semiconductor chip and resin sealing and forming die

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 15