KR100541674B1 - 게이트 절연막 형성 방법 - Google Patents

게이트 절연막 형성 방법 Download PDF

Info

Publication number
KR100541674B1
KR100541674B1 KR1020020067036A KR20020067036A KR100541674B1 KR 100541674 B1 KR100541674 B1 KR 100541674B1 KR 1020020067036 A KR1020020067036 A KR 1020020067036A KR 20020067036 A KR20020067036 A KR 20020067036A KR 100541674 B1 KR100541674 B1 KR 100541674B1
Authority
KR
South Korea
Prior art keywords
film
forming
alon
gate insulating
annealing process
Prior art date
Application number
KR1020020067036A
Other languages
English (en)
Other versions
KR20040038157A (ko
Inventor
안병권
이상무
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020067036A priority Critical patent/KR100541674B1/ko
Publication of KR20040038157A publication Critical patent/KR20040038157A/ko
Application granted granted Critical
Publication of KR100541674B1 publication Critical patent/KR100541674B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 높은 유전율과 낮은 누설 전류 특성을 나타내는 게이트 절연막 형성 방법에 관해 개시한 것으로서, 반도체 기판 상에 AlON막을 형성하는 단계와, 구조 기판 전면에 N2O 플라즈마 어닐 공정 및 N2 어닐 공정을 차례로 진행하여 상기 AlON막 내의 불순물 제거 및 결정화되는 단계와, 결정화된 AlON막 상에 Y2O3막을 형성하는 단계와, 결과물 전면에 진공 어닐 공정을 실시하여 상기 Y2O3막의 불순물 제거 및 결정화되어 이중막(AlON/Y2O3) 구조의 게이트 절연막을 형성하는 단계를 포함한다.
따라서, 본 발명에서는 게이트 절연막으로서 AlON막 및 Y2O3막을 형성함으로서, 상기 AlON막에 의해 상기 Y2O3막 형성 후의 후속 열처리 공정에서 Y2O3막과 실리콘 기판 사이에 생기는 저유전율을 가진 물질인 산화물(SiOx) 형성을 억제할 수 있다.

Description

게이트 절연막 형성 방법{method for forming gate insulating layer}
도 1a 내지 도 1f는 본 발명에 따른 게이트 절연막 형성 방법을 설명하기 위한 공정단면도.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 높은 유전율과 낮은 누설 전류 특성을 나타내는 게이트 절연막 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라, 게이트 절연막이 점차 박막화되어 3.0nm 이하의 두께를 갖는 산화물(SiO2)이 요구되고 있으나, 이러한 박막화는 누설 전류 특성을 만족하기가 어렵다. 따라서, 유전율이 높은 물질로서 상기 산화물(SiO2)을 대체하기 위한 연구가 진행되고 있다.
그 대안으로서 유전율이 산화물(SiO2)의 4 내지 5배 이상인 Y2O3이 연구되고 있으나, Y2O3은 높은 누설 전류 특성으로 인해 막질 개선을 위한 후속 열처리 공정이 필수적으로 수반되어야만 한다. 그러나, 이러한 Y2O3 막질 개선을 위한 후속 열처리 공정은 Y2O3막과 실리콘 기판 사이에 저유전율 물질인 산화물(SiOx)이 형성 되어 또다시 두께가 증가되는 문제점이 있다. 이때, 상기 산화물(SiOx)의 형성을 막기 위해 후속 열처리를 하지 않을 경우, 낮은 누설 전류 특성과 박막화를 모두 만족하는 공정 조건을 찾는 데에는 그 한계가 있다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 높은 유전율과 낮은 누설 전류 특성을 나타내는 게이트 절연막 형성 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 게이트 절연막 형성 방법은 반도체 기판 상에 AlON막을 형성하는 단계와, 구조 기판 전면에 N2O 플라즈마 어닐 공정 및 N2 어닐 공정을 차례로 진행하여 상기 AlON막 내의 불순물 제거 및 결정화되는 단계와, 결정화된 AlON막 상에 Y2O3막을 형성하는 단계와, 결과물 전면에 진공 어닐 공정을 실시하여 상기 Y2O3막의 불순물 제거 및 결정화되어 이중막(AlON/Y2O3) 구조의 게이트 절연막을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 AlON막 및 Y2O3막은 PECVD 방법에 의해 증착하며, AlON막은 50∼150Å두께로, Y2O3막은 10∼100Å두께로 각각 형성하는 것이 바람직하다.
상기 AlON막 형성 공정은 상기 기판 온도를 200∼450℃로, 반응로 압력을 0.1∼1.0토르로, 알.에프.파워를 10∼500와트로 셋팅하며, (CH3)3Al을 소오스로 하여 기화시키는 것이 바람직하다. 또한, 상기 AlON막 형성 공정은 H2O 및 NH3가스를 반응가스로 하며, 상기 H2O 및 NH3가스 유량을 각각 10∼500sccm 으로 유지하는 것이 바람직하다.
상기 N2O 플라즈마 어닐 공정은 300∼400℃온도에서 진행하며, 상기 N2 어닐 공정은 600∼650℃온도에서 10∼30분 동안 진행하는 것이 바람직하다.
상기 Y2O3막 형성 공정은, 상기 기판 온도를 250∼500℃로, 증착용 챔버 내의 압력을 0.1∼1.2토르로, 알.에프.파워를 10∼500와트로 셋팅하며, O2를 반응가스로 하며, 상기 O2 가스 유량을 10∼100sccm 으로 유지하는 것이 바람직하다.
상기 진공 어닐 공정은 600∼850℃온도에서 5∼60분 동안 진행하는 것이 바림직하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 따른 게이트 절연막 형성 방법은, 도 2a에 도시된 바와 같이, 먼저 반도체 기판(1) 상에 (CH3)3Al을 소오스로 하여 기화시켜 50∼150Å 두께의 AlON막(3)을 형성한다. 이때, 상기 AlON막(3) 증착 시, 기판(1)은 반응로 내에 인입되어 200∼450℃ 온도로 예열된 상태에 있으며, 반응로 압력은 0.1∼1.0토르(Torr)를 가진다. 또한, 상기 AlON막(3) 증착 시, 반응 물질로서 H2O 및 NH3 를 사용하며, 상기 H2O 및 NH3 유량은 각각 10∼500sccm으로 셋팅하다. 한편, 알.에프.파워(R.F.Power)는 10∼500와트(Watt)로 셋팅한다.
이어서, 도 1b에 도시된 바와 같이, 상기 AlON막을 포함한 기판 전면에 N2O 플라즈마 어닐 공정(10)을 실시하여 AlON막 내의 탄소(C)와 불순물을 제거하고 N2 의 함량을 높인다. 이때, 상기 N2O 플라즈마 어닐 공정(10)은 300∼400℃ 온도에서 진행한다. 도면부호 3a는 AlON막(3)과 차별화한 것으로서, 상기 N2O 플라즈마 어닐 공정(10)이 완료된 AlON막을 나타낸 것이다.
그런 다음, 도 1c에 도시된 바와 같이, 상기 N2O 플라즈마 어닐 공정이 완료된 기판 전면에 N2가스를 이용한 어닐 공정(12)을 실시하여 상기 AlON막(3)을 결정화시킨다. 도면부호 4는 결정화된 AlON막을 도시한 것이다. 이때, 상기 N2 가스를 이용한 어닐 공정(12)은 600∼650℃ 온도에서 10∼30분 동안 진행한다.
도면부호 3b는 N2O 플라즈마 어닐 공정(10)이 완료된 AlON막(3a)와 차별화한 것으로서, N2가스를 이용한 어닐 공정(12)이 완료된 AlON막을 나타낸 것이다.
이 후, 도 1d에 도시된 바와 같이, 상기 결정화된 AlON막(4)을 포함한 기판을 증착용 챔버(미도시) 내로 인입시킨 다음, 상기 기판 온도를 250∼500℃ 로 유지시킨 상태에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법에 의해 10∼100Å두께의 Y2O3막(5)을 형성한다. 이때, 상기 증착용 챔버의 압력을 0.1∼1.2토르로, 알.에프.파워를 10∼500와트로 셋팅시킨다. 또한, Y2O3막(5) 증착 공정은 O2반응가스의 유량을 10∼100sccm로 셋팅시킨다. 한편, Y2O3막(5) 증착 공정은 상기 PECVD 방법 대신 ALD 또는 ICB(Ionized Cluster Beam) 증착 방법을 사용할 수도 있다.
이어, 도 1e에 도시된 바와 같이, 상기 Y2O3막(5)을 포함한 기판을 퍼니스(furnace)(미도시) 내로 인입시켜 진공 어닐 공정(14)을 실시하여 AlON막 및 Y2O3막 내의 탄소와 불순물을 제거하고 결정화시킨다. 이때, 상기 진공 어닐 공정(14)에서, 어닐 가스는 N2를 이용하며, 퍼니스 내부 온도는 600∼850℃를 유지한다. 또한, 진공 어닐 공정 시간은 560분을 유지한다.
도면부호 3c 및 5a는 상기 진공 어닐 공정(14)에 의해 결정화된 최종의 AlON막 및 Y2O3막을 나타낸 것이며, 이들 막은 게이트 절연막(6)이 된다.
그런 다음, 도 1f에 도시된 바와 같이, 상기 게이트 절연막(6) 상에 500∼1500Å두께의 텅스텐(Tungsten)막(7)을 형성한다. 이때, 상기 텅스텐막(7) 형성 공정은, 300∼500℃ 온도 및 20∼60토르 압력을 유지하고, 또한 소오스가스로서 WF6을 200∼600sccm, 반응가스로서 H2를 5∼15slm 공급한다.
본 발명에 따르면, 중유전율을 가진 물질인 Y2O3막을 게이트 절연막으로 사용함으로써, 누설 전류를 낮출 수 있으며, 또한 상기 Y2O3막의 막질 개선하고 후속 열처리 공정에서 Y2O3막과 실리콘 기판 사이에 생기는 저유전율을 가진 물질인 산화물(SiOx) 형성을 억제하기 위해 상기 Y2O3막과 기판 사이에 AlON막을 형성한다.
이상에서와 같이, 본 발명은 게이트 절연막으로서 AlON막 및 Y2O3막을 사용함으로서, 상기 AlON막에 의해 상기 Y2O3막을 형성한 후, 후속 열처리 공정에서 Y2O3막과 실리콘 기판 사이에 생기는 저유전율을 가진 물질인 산화물(SiOx) 형성을 억제할 수 있다.
또한, 본 발명은 AlON막/Y2O3막 구조의 게이트 절연막을 사용함으로써, 1.0 ∼1.5nm 두께의 박막을 유지할 수 있으며, 1e-8 A/㎤ 가량의 양호한 누설 전류 특성을 얻을 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (11)

  1. 반도체 기판 상에 AlON막을 형성하는 단계와,
    상기 구조 기판 전면에 N2O 플라즈마 어닐 공정 및 N2 어닐 공정을 차례로 진행하여 상기 AlON막 내의 불순물 제거 및 결정화되는 단계와,
    상기 결정화된 AlON막 상에 Y2O3막을 형성하는 단계와,
    상기 결과물 전면에 진공 어닐 공정을 실시하여 상기 Y2O3막의 불순물 제거 및 결정화되어 이중막(AlON/Y2O3) 구조의 게이트 절연막을 형성하는 단계를 포함한 것을 특징으로 하는 게이트 절연막 형성 방법.
  2. 제 1항에 있어서, 상기 AlON막은 50∼150Å두께로, 상기 Y2O3막은 10∼100Å두께로 형성하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  3. 제 1항에 있어서, 상기 AlON막 및 Y2O3막은 PECVD 방법에 의해 형성하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  4. 제 1항에 있어서, 상기 AlON막 형성 공정은 상기 기판 온도를 200∼450℃로, 반응로 압력을 0.1∼1.0토르로, 알.에프.파워를 10∼500와트로 셋팅하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  5. 제 1항에 있어서, 상기 AlON막 형성 공정은 (CH3)3Al을 소오스로 하여 기화시키는 것을 특징으로 하는 게이트 절연막 형성 방법.
  6. 제 1항에 있어서, 상기 AlON막 형성 공정은 H2O 및 NH3가스를 반응가스로 하며, 상기 H2O 및 NH3가스 유량을 각각 10∼500sccm 으로 유지하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  7. 제 1항에 있어서, 상기 N2O 플라즈마 어닐 공정은 300∼400℃온도에서 진행하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  8. 제 1항에 있어서, 상기 N2 어닐 공정은 600∼650℃온도에서 10∼30분 동안 진행하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  9. 제 1항에 있어서, 상기 Y2O3막 형성 공정은, 상기 기판 온도를 250∼500℃로, 증착용 챔버 내의 압력을 0.1∼1.2토르로, 알.에프.파워를 10∼500와트로 셋팅하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  10. 제 1항에 있어서, 상기 Y2O3막 형성 공정은 O2를 반응가스로 하며, 상기 O2 가스 유량을 10∼100sccm 으로 유지하는 것을 특징으로 하는 게이트 절연막 형성 방법.
  11. 제 1항에 있어서, 상기 진공 어닐 공정은 600∼850℃온도에서 5∼60분 동안 진행하는 것을 특징으로 하는 게이트 절연막 형성 방법.
KR1020020067036A 2002-10-31 2002-10-31 게이트 절연막 형성 방법 KR100541674B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020067036A KR100541674B1 (ko) 2002-10-31 2002-10-31 게이트 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067036A KR100541674B1 (ko) 2002-10-31 2002-10-31 게이트 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040038157A KR20040038157A (ko) 2004-05-08
KR100541674B1 true KR100541674B1 (ko) 2006-01-11

Family

ID=37336404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067036A KR100541674B1 (ko) 2002-10-31 2002-10-31 게이트 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100541674B1 (ko)

Also Published As

Publication number Publication date
KR20040038157A (ko) 2004-05-08

Similar Documents

Publication Publication Date Title
TWI713608B (zh) 沉積包含SiO及SiN之可流動薄膜的方法
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US7727828B2 (en) Method for fabricating a gate dielectric of a field effect transistor
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
US20140273530A1 (en) Post-Deposition Treatment Methods For Silicon Nitride
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US20070093012A1 (en) Method for fabricating a gate dielectric of a field effect transistor
TWI737612B (zh) 用於均勻且共形之混成氧化鈦薄膜的沉積方法
JP4474068B2 (ja) 半導体素子のアルミニウム酸化膜形成方法
JP4088912B2 (ja) 半導体素子のキャパシタ製造方法
JP2004193409A (ja) 絶縁膜の形成方法
KR100541674B1 (ko) 게이트 절연막 형성 방법
KR100431306B1 (ko) 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법
KR100434709B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100434704B1 (ko) 반도체소자의캐패시터 및 그 제조방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
KR100451507B1 (ko) 반도체 소자의 제조방법
US11367614B2 (en) Surface roughness for flowable CVD film
US20210249263A1 (en) Deposition of hafnium oxide within a high aspect ratio hole
US20050272210A1 (en) Method for manufacturing gate electrode of semiconductor device using aluminium nitride film
KR100395912B1 (ko) 반도체소자의 게이트전극 형성방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100721203B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee