KR100541091B1 - Multilayered ceramic chip capacitor having superior accelerated life of insulation resistration - Google Patents
Multilayered ceramic chip capacitor having superior accelerated life of insulation resistration Download PDFInfo
- Publication number
- KR100541091B1 KR100541091B1 KR1020030073782A KR20030073782A KR100541091B1 KR 100541091 B1 KR100541091 B1 KR 100541091B1 KR 1020030073782 A KR1020030073782 A KR 1020030073782A KR 20030073782 A KR20030073782 A KR 20030073782A KR 100541091 B1 KR100541091 B1 KR 100541091B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- electrode
- multilayer ceramic
- ceramic capacitor
- internal
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract 4
- 238000009413 insulation Methods 0.000 title claims description 9
- 239000003990 capacitor Substances 0.000 title 1
- 239000003985 ceramic capacitor Substances 0.000 claims abstract description 38
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 18
- 239000001301 oxygen Substances 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 229910052755 nonmetal Inorganic materials 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 238000010405 reoxidation reaction Methods 0.000 abstract description 6
- -1 Internal Electrode Substances 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 241001122767 Theaceae Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 비금속의 내부전극과 내환원성 유전체층으로 구성되어 재산화처리되는 적층세라믹 콘덴서에 관한 것이다. 이 적층세라믹 콘덴서는, 비금속의 내부전극 패턴이 형성된 내환원성 유전체층을 교대로 적층하고 재산화처리한 적층소결체와 이 적층소결체의 외측부에 대향하여 제1외부전극과 제2외부전극이 구비된 적층세라믹 콘덴서이고, 상기 내부전극 패턴은 유전체의 동일층내에서 용량형성용의 제1내부전극(11)과 이 제1내부전극(11)과 비접속상태로 형성되어 상기 재산화처리에서 산소의 확산통로가 되는 제2내부전극(21)으로 이루어진다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic capacitor composed of a nonmetal internal electrode and a reducing resistant dielectric layer which is reoxidized. The multilayer ceramic capacitor is a multilayer ceramic having a first sintered electrode and a second external electrode facing the outer side of the sintered sintered body and the outer layer of the sintered dielectric layer in which a non-metal internal electrode pattern is alternately stacked and reoxidized. The internal electrode pattern is formed in a non-connected state with the first internal electrode 11 and the first internal electrode 11 for capacitance formation in the same layer of the dielectric, so that the diffusion passage of oxygen in the reoxidation process The second internal electrode 21 is formed.
적층세라믹 콘덴서, 내부전극, 산소의 확산, 재산화처리Multilayer Ceramic Capacitor, Internal Electrode, Oxygen Diffusion, Reoxidation Treatment
Description
도 1은 종래의 내부전극 패턴을 갖는 적층세라믹 콘덴서의 단면도이며,1 is a cross-sectional view of a multilayer ceramic capacitor having a conventional internal electrode pattern.
도 2는 본 발명의 내부전극 패턴을 갖는 적층세라믹 콘덴서의 단면도이며,2 is a cross-sectional view of a multilayer ceramic capacitor having an internal electrode pattern of the present invention;
도 3은 본 발명의 제1실시예의 적층세라믹 콘덴서의 내부전극 패턴이며,3 is an internal electrode pattern of the multilayer ceramic capacitor according to the first embodiment of the present invention,
도 4는 본 발명의 제2실시예의 적층세라믹 콘덴서의 내부전극 패턴이며,4 is an internal electrode pattern of the multilayer ceramic capacitor according to the second embodiment of the present invention,
도 5는 본 발명의 제3실시예의 적층세라믹 콘덴서의 내부전극 패턴이며,5 is an internal electrode pattern of the multilayer ceramic capacitor according to the third embodiment of the present invention,
도 6은 본 발명에 따라 내부전극을 형성하기 위한 인쇄판의 패턴 일례도이다. 6 is an example of a pattern of a printing plate for forming an internal electrode according to the present invention.
본 발명은 비금속의 내부전극과 내환원성 유전체층으로 구성된 적층세라믹 콘덴서에 관한 것으로, 보다 상세하게는 재산화처리과정에서 산소의 확산경로인 내부전극이 구비되어 절연저항의 가속수명이 증진된 적층세라믹 콘덴서에 관한 것이다. The present invention relates to a multilayer ceramic capacitor composed of a non-metal internal electrode and a reducing dielectric layer, and more particularly, to a multilayer ceramic capacitor having an internal electrode, which is an oxygen diffusion path, during the reoxidation process, and thus having an accelerated insulation resistance. It is about.
컴퓨터 휴대전화기로 대표되는 정보 통신기기의 소형화에 수반하여 전자부품의 고밀도 실장이 진행되면서 적층세라믹 콘덴서에서도 소형화와 동시에 대용량화가 요구되고 있다. With the miniaturization of information and communication equipments represented by computer portable telephones, high-density mounting of electronic components has progressed, leading to the demand for miniaturization and large capacity in multilayer ceramic capacitors.
종래의 적층세라믹 콘덴서의 일례가 도 1에 나타나 있다. 적층 세라믹 콘덴서는 내부전극(1) 패턴이 형성된 유전체층(2)이 교대로 적층된 적층소결체와 이 적층소결체의 외측부에 대향하여 제1외부전극(13)과 제2외부전극(23)이 구비되어 있다. An example of a conventional multilayer ceramic capacitor is shown in FIG. The multilayer ceramic capacitor includes a multilayer sintered body in which
내부전극은 귀금속인 Ag, Pd를 채용하였으나 고가인 관계로 값싼 Ni, Cu 또는 이들의 합금을 사용하고 있다. Ni과 같은 비금속의 내부전극은 대기중에서 유전체층과 동시 소성되면 산화되므로, 환원성분위기에서 소성하여야 한다. 그러나, 환원성분위기에서는 유전체층이 환원되어 비저항이 낮아지므로, (Ca,Sr)(Zr,Ti)O3 와 같은 내환원성 유전체 자기조성물을 사용하고 있다. The internal electrode adopts Ag, Pd, which is a precious metal, but uses inexpensive Ni, Cu, or an alloy thereof. Since internal electrodes of nonmetals such as Ni are oxidized when co-fired with dielectric layers in the air, they should be fired in a reducing atmosphere. However, in the reducing component crisis, since the dielectric layer is reduced to lower the specific resistance, a reducing-resistant dielectric magnetic composition such as (Ca, Sr) (Zr, Ti) O 3 is used.
내환원성 유전체 자기조성물의 적층세라믹 콘덴서를 환원분위기에서 소성하면 소성후에는 유전체 내부에 산소빈자리가 남게 된다. 산소빈자리에 의해 절연저항의 가속수명이 줄어들어 신뢰성이 열악해진다. 따라서, 적층소결체를 환원분위기에서 소성한 후 약산화분위기에서 재산화처리를 해주고 있다.When the laminated ceramic capacitor of the reduction resistant dielectric self composition is fired in a reducing atmosphere, oxygen vacancies remain in the dielectric after firing. Oxygen vacancies reduce the accelerated life of insulation resistance, resulting in poor reliability. Therefore, the laminated sintered body is calcined in a reducing atmosphere and then reoxidized in a weak oxidation atmosphere.
그러나, 동일유전체층에서 도 1(b)와 같이 내부전극이 인쇄되지 않은 마진영역에서는 산소의 확산이 지연되어 산소빈자리가 잔존하게 된다. 산소의 빈자리들은 결정격자(lattice)속에서 +2의 전하를 띄게 되며 신뢰성 평가 또는 실사용시 음극이 걸리는 전극쪽으로 이동하게 되어 국부적인 반도체화를 야기시키게 된다. 반도체화된 부분은 누설전류의 주요 소통 경로로 되어 신뢰성을 저하시키게 되는 것이다. However, in the same dielectric layer, oxygen diffusion is delayed in the margin region where the internal electrode is not printed as shown in FIG. Oxygen vacancies have a +2 charge in the lattice and are moved to the electrode where the cathode is caught during reliability evaluation or practical use, causing localized semiconductorization. The semiconductor part becomes the main communication path of the leakage current, which lowers the reliability.
본 발명에서는 재산화처리하는 적층세라믹 콘덴서에서 산소의 확산지연에 의해 발생하는 절연저항의 가속수명의 열화를 해결하는데 그 목적이 있다.
An object of the present invention is to solve the deterioration of the acceleration life of the insulation resistance caused by the diffusion delay of oxygen in the multilayer ceramic capacitor subjected to reoxidation.
상기 목적을 달성하기 위한 본 발명의 적층세라믹 콘덴서는, Laminated ceramic capacitor of the present invention for achieving the above object,
비금속의 내부전극 패턴이 형성된 내환원성 유전체층을 교대로 적층하고 재산화처리한 적층소결체와 이 적층소결체의 외측부에 대향하여 제1외부전극과 제2외부전극이 구비된 적층세라믹 콘덴서이고, 상기 내부전극 패턴은 유전체의 동일층내에서 용량형성용의 제1내부전극과 이 제1내부전극과 비접속상태로 형성되어 상기 재산화처리에서 산소의 확산통로가 되는 제2내부전극으로 이루어진다. A multilayer ceramic capacitor comprising a laminated sintered body in which a non-metallic internal electrode pattern is formed by alternately stacking and reoxidizing a laminated sintered body and a first external electrode and a second external electrode facing the outer side of the laminated sintered body. The pattern consists of a first internal electrode for capacitive formation and a second internal electrode which is formed in a non-connected state with the first internal electrode in the same layer of the dielectric and becomes a diffusion passage of oxygen in the reoxidation process.
본 발명의 적층세라믹 콘덴서에서 내부전극 패턴의 일례는, An example of the internal electrode pattern in the multilayer ceramic capacitor of the present invention,
상기 제1내부전극이 제1외부전극과 접속하면 상기 2내부전극은 대향하는 제2외부전극에 접속하며, 상기 제2내부전극은 제1내부전극과 비접속상태로서 유전체층의 폭방향 전체에 걸쳐 형성되어 제2외부전극과 접속하는 것이다. When the first inner electrode is connected to the first outer electrode, the second inner electrode is connected to the second outer electrode that faces the second inner electrode, and the second inner electrode is in a non-connected state with the first inner electrode over the entire width direction of the dielectric layer. It is formed to connect with the second external electrode.
본 발명의 적층세라믹 콘덴서에서 내부전극 패턴의 다른 일례는, Another example of the internal electrode pattern in the multilayer ceramic capacitor of the present invention,
상기 제1내부전극이 제1외부전극과 접속하면 상기 제2내부전극은 대향하는 제2외부전극에 접속하며, 상기 제2내부전극은 제1내부전극과 비접속 상태로서 상기 제1내부전극과 동일한 전극폭으로 형성되며, 폭방향으로 양단부에서는 제2외부전극과 비접속상태이다. When the first internal electrode is connected to the first external electrode, the second internal electrode is connected to an opposing second external electrode, and the second internal electrode is disconnected from the first internal electrode and is connected to the first internal electrode. It is formed with the same electrode width and is not connected with the 2nd external electrode in the both ends in the width direction.
본 발명의 적층세라믹 콘덴서에서 내부전극패턴의 또 다른 일례는, Another example of the internal electrode pattern in the multilayer ceramic capacitor of the present invention,
상기 제1내부전극이 제1외부전극과 접속하면 상기 제2내부전극은 대향하는 제2외부전극에 접속하며, 상기 제2내부전극은 유전체층의 폭방향 전체에 걸쳐 제2외부전극과 접속하고, 제2내부전극의 전극폭이 유전체의 내측방향으로 축소되면서 신장된 것으로 제1내부전극과 비접속상태로 되는 것이다. When the first inner electrode is connected to the first outer electrode, the second inner electrode is connected to the opposing second outer electrode, and the second inner electrode is connected to the second outer electrode over the entire width direction of the dielectric layer. The electrode width of the second internal electrode is extended while being reduced in the inward direction of the dielectric to be in a non-connected state with the first internal electrode.
본 발명의 적층세라믹 콘덴서에서 내부전극패턴의 또 다른 일례는, 상기 제1내부전극이 제1외부전극과 접속하면 상기 제2내부전극은 대향하는 제2외부전극에 접속하며, 상기 제2내부전극은 티자(T)형으로 형성되는 것이다. In another example of the internal electrode pattern in the multilayer ceramic capacitor of the present invention, when the first internal electrode is connected to the first external electrode, the second internal electrode is connected to the opposing second external electrode, and the second internal electrode is connected. Is formed in a tea (T) shape.
이러한 본 발명의 적층세라믹 콘덴서에서 상기 제1내부전극과 상기 제2내부전극의 최인접거리(t)는 다음의 관계, 1.0T≤t≤4.0T(T는 내부전극이 형성된 유전체층의 두께)를 만족하는 것이다. 또한, 내부전극은 Ni, Cu 또는 그 합금으로 구성되는 것이다. In the multilayer ceramic capacitor of the present invention, the closest distance t between the first internal electrode and the second internal electrode is represented by the following relationship, 1.0T ≦ t ≦ 4.0T (T is the thickness of the dielectric layer on which the internal electrode is formed). I'm satisfied. In addition, the internal electrode is composed of Ni, Cu, or an alloy thereof.
이하, 본 발명을 구체적으로 설명한다. Hereinafter, the present invention will be described in detail.
본 발명자들은 유전체층의 재산화처리공정에서 산소가 내부전극층을 통해 우선적으로 확산되기 때문에 내부전극이 형성되지 않은 마진영역에서는 산소의 확산이 지연된다는 점에 착안하여 마진영역에 산소의 확산통로용 내부전극을 형성하는데, 특징이 있다. The inventors noticed that oxygen diffusion is delayed in the margin region where no internal electrode is formed because oxygen is preferentially diffused through the internal electrode layer in the reoxidation process of the dielectric layer. It is characterized by.
이러한 본 발명을 도 2~도 6을 통해 설명한다. This invention will be described with reference to FIGS. 2 to 6.
도 2에 나타난 바와 같이, 본 발명의 적층세라믹 콘덴서는 내부전극의 패턴이 형성된 유전체층(3)이 교대로 적층한 적층소결체와 이 적층소결체의 외부에 설치한 외부전극(3)을 구비하고 있다. As shown in Fig. 2, the multilayer ceramic capacitor of the present invention includes a laminated sintered body in which a dielectric layer 3 having a pattern of internal electrodes is alternately stacked, and an external electrode 3 provided outside the laminated sintered body.
내부전극은 용량형성용 제1 내부전극(11)과 산소확산 통로용 제2내부전극(21)을 하나의 동일한 유전체층(2)에 설치되며, 제1 내부전극(11)이 제1외부전극(13)에 접속하는 경우에는 제2내부전극(21)이 제2외부전극(23)에 접속하게 된다. 제1내부전극(11)과 제2내부전극(21)의 패턴형태는 유전체층마다 180°회전하는 형태이며, 이에 따라 외부전극과의 접속도 유전체층마다 바뀌게 된다. 또 한, 본 발명에서는 제1내부전극(11)의 길이가 제2내부전극(21)의 길이 보다 길게 형성된다. The internal electrode is provided with the first
본 발명에서는 산소확산통로용 제2내부전극(21)이 구비되는 인쇄패턴의 바람직한 예들이 도 3~도 4에 나타나 있다. In the present invention, preferred examples of the printing pattern provided with the second
도 3(a)에는 제1내부전극(11)이 제1외부전극과 접속하면 상기 2내부전극(21)은 대향하는 제2외부전극에 접속하는 경우에 상기 제2내부전극(21)은 제1내부전극(11)과 비접속 상태로서 유전체층의 폭방향 전체에 걸쳐서 제2외부전극과 접속한 상태로 형성되는 경우이다. 물론, 도 3(b)와 같이 제2내부전극(21)은 상기 제1내부전극(11)과 동일한 전극폭으로 형성되어 폭방향으로 양단부에서 제2외부전극과 비접속상태을 유지하는 경우도 가능하다. In FIG. 3A, when the first
제2내부전극이 산소의 확산통로가 되므로, 제2내부전극이 유전체층의 폭방향 전체에 걸쳐 형성되는 것이 바람직하다. 도 3(b)와 같이 폭의 양단에 제2내부전극이 형성되지 않는 경우에는 적층시 성형시트간 직접 접합되는 비율이 높아지므로 유전체층간의 접합강도가 증진된다. 이는 유전체층과 내부전극과의 접합이 좋지 않기 때문이다. Since the second inner electrode serves as a diffusion passage for oxygen, it is preferable that the second inner electrode is formed over the entire width direction of the dielectric layer. In the case where the second internal electrodes are not formed at both ends of the width as shown in FIG. 3 (b), the ratio of direct bonding between molded sheets during stacking increases, so that bonding strength between dielectric layers is enhanced. This is because the junction between the dielectric layer and the internal electrode is not good.
도 4에는 상기 제1내부전극(11)이 제1외부전극과 접속하면 상기 제2내부전극(21)은 대향하는 제2외부전극에 접속하며, 상기 제2내부전극(21)은 유 전체층의 폭방향 전체에 걸쳐 제2외부전극(23)과 접속하고, 제2내부전극(21)의 전극폭이 유전체의 내측방향으로 신장되면서 축소되고 제1내부전극(11)과 비접속상태로 형성되는 경우이다. 이 경우는 산소의 확산통로로 넓게 확보하면서 시트간 접합강도도 높이면서 외부전극과 내부전극의 결합력을 높일 수 있다는 장점이 있다. In FIG. 4, when the first
도 5에는 상기 제1내부전극(11)이 제1외부전극과 접속하면 상기 제2내부전극(21)은 대향하는 제2외부전극에 접속하며, 상기 제2내부전극(21)은 티자(T)형으로 형성되는 경우이다. 제2내부전극(21)을 티(T)자형으로 형성하는 경우에는 도 5(a)~도 5(d)와 같은 변경이 가능하다. 즉, 티(T)자의 머리가 제1내부전극(11)과 인접하는 경우(도 5a, b)이고, 티(T)자의 머리가 외부전극에 인접하는 경우(도 5c, d)이다. 이때, 티(T)자의 머리가 유전체층의 폭방향 전체에 걸쳐 형성되는 경우(도 5a, c)와 유전체층의 폭방향 양단부에는 형성되지 않는 경우(도 5b, d)가 있다. In FIG. 5, when the first
본 발명에서 제1내부전극과 상기 제2내부전극의 최인접거리(t)는 다음의 관계, 1.0T≤t≤4.0T(T는 내부전극이 형성된 유전체층의 두께)를 만족하는 것이 바람직하다. 상기 최인접거리(t)가 1.0T미만의 경우에는 제1내부전극과 제2내부전극의 거리가 너무 적어 단수명화될 가능성이 높으며, 4,0T초과의 경우에는 산소가 확산하기에 과대한 유전체영역이 형성되어 단수명될 수 있다. In the present invention, the closest distance t between the first internal electrode and the second internal electrode satisfies the following relationship, 1.0T ≦ t ≦ 4.0T (T is the thickness of the dielectric layer on which the internal electrode is formed). If the closest distance (t) is less than 1.0T, the distance between the first internal electrode and the second internal electrode is too small, which may shorten the lifespan, and in excess of 4,0T, the dielectric may be excessive to diffuse oxygen. The region can be formed and short lived.
본 발명의 내부전극 패턴의 형성방법의 일례를 도 6을 통해 설명한다. 도 6은 본 발명의 내부전극의 패턴을 유전체층에 스크린 인쇄하기 위한 인쇄판의 패턴도이다. 유전체층위에 도 6에 나타낸 패턴의 인쇄판을 이용하여 스크린 인쇄법에 의해 Ni과 같은 비금속 도전성분을 주성분으로 하는 금속페이스트를 내부전극으로 형성한다. 이와 같이 하여 얻은 유전체층을 적층하고 적층체를 절단 분리한 후 통상의 방법에 따라 적층세라믹 콘덴서를 제조한다. An example of a method of forming the internal electrode pattern of the present invention will be described with reference to FIG. 6. 6 is a pattern diagram of a printing plate for screen printing a pattern of an internal electrode of the present invention on a dielectric layer. Using the printing plate of the pattern shown in FIG. 6 on the dielectric layer, the metal paste which mainly consists of nonmetallic electroconductive powders, such as Ni, is formed as an internal electrode by the screen printing method. The dielectric layers thus obtained are laminated, the laminate is cut and separated, and then a multilayer ceramic capacitor is manufactured according to a conventional method.
이하, 본 발명을 실시예를 통하여 보다 구체적으로 설명한다. Hereinafter, the present invention will be described in more detail with reference to Examples.
[실시예 1]Example 1
X7R 유전체상에 도 3, 4와 같은 내부전극 패턴을 형성하기 위하여 내부전극이 반복된 스크린패턴을 사용 성형된 시트위에 Ni 내부전극을 인쇄하고, 인쇄된 시트를 다수개 적층하여 가압하였다. 상기와 같이 적층된 적층물을 일정 크기로 절단하고, 탈바인더처리한 다음, 성형체를 1200~1350℃에서 H2-H2O-N2 분위기에서 소결하였다. 소결후에는 재산화처리하였다. 상기 소결칩의 양단에 구리를 주성분으로 하는 외부전극을 형성하여 적층세라믹콘덴서를 제조하였다. 얻어진 칩샘플은 2.0mm×1.2mm×1.0mm 크기이고 유전체층은 6um, 층수는 10층으로 구성되었다. In order to form the internal electrode patterns as shown in FIGS. 3 and 4 on the X7R dielectric, Ni internal electrodes were printed on the molded sheet using a screen pattern having internal electrodes repeated, and a plurality of printed sheets were stacked and pressed. The laminate laminated as described above was cut to a certain size, debindered, and the molded body was sintered at 1200 to 1350 ° C. in an H 2 -H 2 ON 2 atmosphere. After sintering, it was reoxidized. An external electrode mainly composed of copper was formed on both ends of the sintered chip to manufacture a laminated ceramic capacitor. The obtained chip samples were 2.0 mm x 1.2 mm x 1.0 mm in size, composed of 6um of dielectric layers and 10 layers.
적층세라믹 콘덴서에 대한 절연저항의 가속수명은 150℃, 20V/um의 조건하에 기준이하의 저항이 되기까지의 시간을 측정하여 평균수명으로 하였다. 그 측정결과를 표 1에 나타내었다. The accelerated life of the insulation resistance for the multilayer ceramic capacitor was measured as the average life time by measuring the time until the resistance became less than the reference under the condition of 150 ° C. and 20 V / um. The measurement results are shown in Table 1.
표 1에 나타난 바와 같이, 내부전극패턴에 산소의 확산통로용 내부전극(21)을 형성하는 경우에 평균수명이 증진되는 것을 확인할 수 있었다. As shown in Table 1, it can be seen that the average life span is improved when the
[실시예 2]Example 2
X7R 유전체상에 도 3(a)와 같은 내부전극 패턴을 형성하기 위하여 내부전극이 반복된 스크린패턴을 사용 성형된 시트위에 Ni 내부전극을 인쇄하고, 인쇄된 시트를 다수개 적층하여 가압하였다. 상기와 같이 적층된 적층물을 일정 크기로 절단하고, 탈바인더처리한 다음, 성형체를 1200~1350℃에서 H2-H2O-N2 분위기에서 소결하였다. 이어 재산화처리하였다. 상기 소결칩의 양단에 구리를 주성분으로 하는 외부전극을 형성하여 적층세라믹콘덴서를 제조하였다. 얻어진 칩샘플은 2.0mm×1.2mm×1.0mm 크기이고 유전체층은 6um, 층수는 10층으로 구성되었다. In order to form an internal electrode pattern as shown in FIG. 3A on the X7R dielectric, a Ni internal electrode was printed on a molded sheet using a screen pattern in which the internal electrodes were repeated, and a plurality of printed sheets were stacked and pressed. The laminate laminated as described above was cut to a certain size, debindered, and the molded body was sintered at 1200 to 1350 ° C. in an H 2 -H 2 ON 2 atmosphere. It was then reprocessed. An external electrode mainly composed of copper was formed on both ends of the sintered chip to manufacture a laminated ceramic capacitor. The obtained chip samples were 2.0 mm x 1.2 mm x 1.0 mm in size, composed of 6um of dielectric layers and 10 layers.
적층세라믹 콘덴서에 대한 절연저항의 가속수명은 150℃, 20V/um의 조건하에 기준이하의 저항이 되기까지의 시간을 측정하여 평균수명으로 하였다. 그 측정결과를 표 2에 나타내었다. The accelerated life of the insulation resistance for the multilayer ceramic capacitor was measured as the average life time by measuring the time until the resistance became less than the reference under the condition of 150 ° C. and 20 V / um. The measurement results are shown in Table 2.
표 2에 나타난 바와 같이, 제1(11)내부전극과 제2내부전극(21)의 최인접거리(t)는 내부전극이 형성된 유전체층 두께(T)에 대해 1.0T~4.0T를 만족하는 경우에 평균수명이 가장 우수함을 알 수 있었다.As shown in Table 2, the closest distance t between the first (11) internal electrode and the second
본 발명에 따르면 니켈 또는 구리와 같은 비금속의 내부전극으로 한 적층세라믹 콘덴서의 마진부분에서 취약한 신뢰성을 보강함으로써 가속수명평가에서 평균수명이 최소 3배이상 증가시킬 수 있다. 또한, 마진부분의 미인쇄층을 보완할 수 있으므로 칩의 내구성 및 신뢰성을 증가시킬 수 있는 유용한 효과가 있는 것이다. According to the present invention, the average lifetime can be increased by at least three times in the accelerated life evaluation by reinforcing a weak reliability in the margin of the multilayer ceramic capacitor made of a non-metal internal electrode such as nickel or copper. In addition, since the unprinted layer of the margin can be compensated, there is a useful effect to increase the durability and reliability of the chip.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030073782A KR100541091B1 (en) | 2003-10-22 | 2003-10-22 | Multilayered ceramic chip capacitor having superior accelerated life of insulation resistration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030073782A KR100541091B1 (en) | 2003-10-22 | 2003-10-22 | Multilayered ceramic chip capacitor having superior accelerated life of insulation resistration |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050038438A KR20050038438A (en) | 2005-04-27 |
KR100541091B1 true KR100541091B1 (en) | 2006-01-10 |
Family
ID=37240881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030073782A KR100541091B1 (en) | 2003-10-22 | 2003-10-22 | Multilayered ceramic chip capacitor having superior accelerated life of insulation resistration |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100541091B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102101703B1 (en) * | 2018-08-01 | 2020-04-20 | 삼성전기주식회사 | Multilayered capacitor |
US20230080124A1 (en) * | 2020-02-11 | 2023-03-16 | Amotech Co., Ltd. | Broadband capacitor |
-
2003
- 2003-10-22 KR KR1020030073782A patent/KR100541091B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050038438A (en) | 2005-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101035882B1 (en) | Laminated ceramic electronic component | |
KR101565640B1 (en) | A multilayer ceramic capacitor and a method for manufactuaring the same | |
KR101496814B1 (en) | Multilayered ceramic capacitor, the method of the same and board for mounting the same | |
US11004604B2 (en) | Ceramic electronic device with inflected external electrodes and manufacturing method of ceramic electronic device with reverse pattern slurry | |
KR102101933B1 (en) | Multi-layered ceramic electronic componentthe | |
KR20120133716A (en) | Multilayer ceramic capacitor | |
US11569034B2 (en) | Multi-layered ceramic electronic component and manufacturing method thereof | |
US11699554B2 (en) | Multi-layered ceramic electronic component | |
KR101950715B1 (en) | Multilayer ceramic capacitor | |
KR20230156282A (en) | Multi-layered ceramic electronic component | |
KR20190066769A (en) | Multilayered Capacitor | |
KR101968286B1 (en) | Electronic component | |
KR102115955B1 (en) | Multi-layered ceramic electronic componentthe | |
JP2022091960A (en) | Multilayer capacitor and mounting board of the same | |
JP2014003269A (en) | Multilayer chip electronic component | |
KR100541091B1 (en) | Multilayered ceramic chip capacitor having superior accelerated life of insulation resistration | |
KR101565725B1 (en) | A multilayer ceramic capacitor and a method for manufactuaring the same | |
KR102107026B1 (en) | Multi-layered ceramic electronic component and method for manufacturing the same | |
KR102449364B1 (en) | Multi-layered ceramic electronic component | |
KR102473419B1 (en) | Multi-layered ceramic electronic componentthe | |
US20230368976A1 (en) | Multilayer ceramic electronic component | |
JP3383558B2 (en) | Multilayer ceramic capacitors | |
KR20220048221A (en) | Multilayer capacitor | |
KR20200040738A (en) | Multi-layered ceramic electronic componentthe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |